JPH025483A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体装置に係り、特に瞬時に大電流が流れ
るような負荷を接続することのできる半導体装置に関す
る。

（従来の技術） 従来、大電流用のパワーＭＯＳＦＥＴとしてはｎチャネ
ル形縦型ＤＭＯＳＦＥＴが一般的に用いられており、例
えば電球の駆動回路にはこのようなｎチャネル型パワー
ＭＯＳＦＥＴを用い、電球と直列接続して駆動すること
が多い、このような場合、電球は負荷としては単純な抵
抗であるが、その抵抗値はフィラメントの温度により大
幅に変化し、常温では極めて低抵抗であるのに対し、温
度が上昇すると抵抗値は大幅に上昇する。このため、電
球が冷えた状態で、このパワーＭＯＳＦＥＴをオンにす
ると、当初大電流が流れ、フィラメントが熱せられて抵
抗値が上昇するにつれて、電流値は減少して電球の定格
電流値に落ち着く、この当初流れる大電流を突入電流と
いい、例えば、定格電流が６Ａであるときに突入電流は
４０Ａにも達することがある。このため、数十ｌｌｌ５
ｅＣ程度の短時間ではあるが、大幅な過電流がこのパワ
ーＭＯＳＦＥＴに流れ、接合温度の上昇を招く結果とな
り破壊に至ることがしばしばあった。

このような理由から、パワーＭＯＳ　Ｆ　ＥＴを用いて
電球を駆動する場合は通常の負荷の場合と異なり、定格
電流よりも数倍も大電流容量の素子を使用する必要があ
り、コストの高騰は免れ得ないものであった。

そこで、いわゆる“ソフトスタート”方式とよばれる始
動方式が提案されており、この方式では、ドレイン電流
検出手段およびゲート電圧調整手段を設け、スイッチ投
入後フィラメントが加熱されて十分に抵抗値が上昇する
まで約１０１ｓｅｃの間、ドレイン電流の検出値に応じ
てゲート電圧を調整し、ドレイン電流を約２Ａ程度に保
ち、抵抗値が十分に上昇した時点でＭＯＳＦＥＴを完全
にオンするようにしている。

この方式では、突入電流を約２ＯＡに抑えることができ
、結果として素子温度は約１５０℃以下に保たれる。従
って、この“ソフトスタート”方式を用いない場合の約
半分の電流容量の素子でよいことになり、チップ面積も
約半分にすることができる上、コスト的にも有利である
。

（発明が解決しようとする課題） しかしながらこのような始動方式を用いる場合、ドレイ
ン電流検出手段、ゲート電圧調整手段等の付加機能が必
要であり、これを１チツプで実現するいわゆるスマート
パワーデバイスで構成しようとすると、極めて複雑なデ
バイス構造となる。このため、調整回路部分が多大な面
積を要する上、製造工程も複雑で製造に要する時間も長
くなるという問題があった。

このようにスマートパワーデバイスは、単に電球の点灯
用のみに用いる素子としては、実用的ではない、このた
め、より簡単で、チップ面積を大幅に増大させることの
ない電球始動装置の実現が望まれていた。

本発明は、前記実情に鑑みてなされたもので、素子破壊
防止機能を備え、瞬時に大電流が流れるような負荷を接
続することのできる半導体装置を提供することを目的と
する。

〔発明の構成〕

（課題を解決するための手段） そこで本発明では、パワーＭＯＳＦＥＴのゲート電極を
複数の小電極に分割して複数の小ＦＥＴに分割し、各小
電極間に抵抗を接続し、各ＦＥＴのオン特性の時定数を
調整することにより、順次率ＦＥＴ毎にオンするように
し、ＭＯＳＦＥＴ全体としてのオン特性を制御している
。

（作用） 上記構成により、冬季ＦＥＴのゲート容量と各小電極間
に接続される抵抗とを調整して冬季ＦＢＴのオン特性の
時定数を調整し、順次オン状態となるようにし、−時に
大電流が流れるのを防止することができる。

（実施例） 以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。

このソフトスタート型ＭＯＳＦＥＴは、第１図および第
２図に示すように（第２図は、第１図のＡ−Ａ断面図を
示す）縦型パワーＭＯＳＦＥＴのゲート電極Ｇをコの字
状に重なるように例えば４つの小電、ｆ！Ｇ１、Ｇ２、
Ｇ３、Ｇ４に分割し、各小電極の始端部を夫々抵抗Ｒ１
、Ｒ２、Ｒ３、Ｒ４を介して隣接小電極の始端部に接続
し、４つの小Ｔ”ＥＴ７１〜小ＦＥＴＴ４に分割して、
始動時刻を順次遅延させるようにしたことを特徴とする
もので、端部の小電極Ｇ１抵抗Ｒ１の端部は入力端子Ｉ
Ｎに接続されている。ここでは４つの小電極Ｇ１、Ｇ２
、Ｇ３、Ｇ４は夫々同一面積を有するものとする。また
他部については従来の縦型ＭＯＳＦＥＴと何等変わりな
い。

すなわち、このソフトスタート型ＭＯＳＦＥＴは、ｎ→
形シリコン基板１およびこの表面に形成されたｎ−形エ
ピタキシャル層２とからなるドレイン領域りと、このｎ
−形エピタキシャル層２内に形成されたｐ膨拡散層から
なるＰ形チャネル領域３と、このｐ形拡散層内に形成さ
れたｎ＋十形拡散層らなるｎ十形ソース領域４およびｐ
十形拡散層からなるチャネルコンタクト領域５と、ｎ−
形エピタキシャル層２の表面にゲート絶縁Ｍ６を介して
形成されたポリシリコン層からなる４つの小電！Ｅ！Ｇ
１、Ｇ２、Ｇ３、Ｇ４　（ゲート電極７）および抵抗Ｒ
１、Ｒ２、Ｒ３、Ｒ４と、Ｈ＋十形リコン基板１の裏面
全体に形成されたドレイン電極８とから構成されている
。９はソース電極、１０は眉間絶縁膜である。そして、
第３図に示すように、電源（図示せず）端子にこのソフ
トスタート型ＭＯＳＦＥＴの抵抗Ｒ１を介してゲート電
極（小電極Ｇｉ　）を接続すると共に、ドレイン電極８
を駆動すべき電球りの一端子に接続している。

Ｒｓはリース抵抗である。

なお、このソフトスタート型ＭＯ８ＦＥＴは、通常の縦
型ＭＯＳＦＥＴと同様にして形成することができるが、
ゲート電極は高濃度にドープされたポリシリコン層から
構成されるが、バターニングに際し、分割形状をなすよ
うにすると同時に抵抗を形成するようにすると共に、抵
抗を構成する領域はドーピング濃度を小さくし、高抵抗
となるようにすればよい。したがって、ゲート電極のバ
ターニングに際してのマスクを変更すると共に、ドーピ
ング工程を２工程に分けるのみで、他には何等付加工程
なし′に形成可能である。

次に、このソフトスタート型ＭＯＳＦＥＴの動作につい
て説明する。

まず、このソフトスタート型ＭＯＳＦＥＴはゲート電ｉ
＃ｌｃをコの字状に重なるように４つの小電極Ｇ１、Ｇ
２、Ｇ３、Ｇ４に分割することによって形成される４つ
の小ＦＥＴＴ１〜小ＦＥＴＴ４は夫々固有のゲート容量
０１〜Ｃ４をもっている。そして、第３図に等価回路を
示すように、入力端子ＩＮと冬季ＦＥＴの各小電極との
間には、Ｒ１、Ｒ，１＋４２　、Ｒ１＋Ｒ２十Ｒ３、Ｒ
１＋Ｒ２＋Ｒ３＋Ｒ４の値の抵抗が夫々挿入されており
、前記各ゲート容ｆｆ１ｃ１〜Ｃ４と合わせて、夫々異
なる時定数を持つ積分回路を構成している。

そして、今、時刻１＝０において、入力端子電圧をＶｉ
ｎとすると、その後の冬季ＦＥＴの各小電極Ｇｌ　、Ｇ
２　、Ｇ３　、Ｇ４に印加されるゲート電圧Ｖ　Ｇｓ１
〜ＶＧＳ４の時間特性は第４図（ａ）に示すごとく、順
次遅れて立ち上がるようになっている。このなめ、小Ｆ
ＥＴＴ１−小ＦＥＴＴ２−小ＦＥＴＴ３−小ＦＥＴＴ４
の順にオンとなり、電流が流れ出す、この時の各小ＦＥ
ＴＴｌ〜小ＦＥＴＴ４に流れるドレイン電流ＩＯは、第
４図（ｂ）に夫々１１〜Ｉ４で示すようになり、小ＦＥ
ＴＴｌのみ最初に小さな突入電流を示すピークがある。

しかしこのピークは、始端に形成された抵抗Ｒ１の効果
によりゲート電圧Ｖ　Ｇｓｌの立ち上がりが遅くなって
いるため、抵抗Ｒ１のない場合に比べて小さく抑えられ
ている。また、他の３つの小ＦＥＴＴ２〜小ＦＥＴＴ４
については、すでにドレイン電流■１によりフィラメン
トが加熱されているため、突入電流は順次小さくなって
いる。ここで、突入電流を制御する小ＦＥＴＴ１は他に
比べて発熱量が多いので、一番外側に配置して、放熱し
やすくしている。また、小ＦＥＴＴ１に突入電流が流れ
る時、他の小ＦＥＴＴ２〜小ＦＥＴＴ４のドレイン電流
Ｉ２〜工４の値は極めて小さいため、小ＦＥＴＴ１〜小
ＦＥＴＴ４のドレイン電流１１〜■４の和Ｉ　ｔｏｔａ
ｌは大きなピークを持たず、いわゆるソフトスタートを
達成している。

このようにして、チップ面積の増大を招くことなく、小
形で製造の容易なソフトスタート型ＭＯＳＦＥＴを得る
ことができる。

また、上記実施例の変形例として、第５図に等価回路図
を示すように、縦型パワーＭＯ８ＦＥＴのゲートな極Ｇ
をｎ個の小型ｆｆｆｌ　Ｇ　１〜Ｇｎに分割し、各小電
極の始端部を夫々抵抗Ｒ１〜Ｒｎを介して隣接小を極の
始端部に接続し、ｎ個の小ＦＥＴＨ〜小ＦＥＴＴｎに分
割して、始動時刻を順次遅延させるようにした上記実施
例のソフトスタート型ＭＯＳＦＥＴの構造に加え、小Ｆ
ＥＴ月のソース電極のみを、他のソース電極と分離して
形成し、抵抗Ｒ３１を介してソース端子に接続してもよ
い。

このときのドレイン電流ＩＱの時間特性は第６図に示す
ように、小ＦＥＴＴ１の突入電流（ドレイン電流１１）
はさらに低減されている。これは、抵抗Ｒｓ１が電流リ
ミッタとして作用することによる。

なお、この構造では、抵抗Ｒｓｌの存在による電圧降下
分だけ定常動作時の小ＦＥＴＴ１のドレイン電流１１は
減少するが、このソフトスタート型ＭＯＳＦＥＴ全体の
ドレイン電流Ｉ　Ｄ　ｔｏｔａｌ中に占める割合はわず
かであるため、特性への影響は少ない。

このように、最初に始動される小ＦＥＴＴｌのソース電
極のみを、他のソース電極と分離して形成し、抵抗Ｒｓ
ｌを介してソース端子に接続することにより、さらに良
好なソフトスタート型ＭＯＳＦＥＴを得ることができる
。

なお、冬季ＦＥＴのゲート容量は、その面積に比例する
ため、分割数ｎおよび分割面積比を変えることにより、
任意の値に設定することができる。

また、ゲート抵抗Ｒ１〜Ｒｎの値は全く任意に設定する
ことができる。従って、ＭＯＳＦＥＴ全体としてのドレ
イン電流の時間特性も冬季ＦＥＴのゲート容量とゲート
抵抗Ｒ１〜Ｒｎの値との２つのパラメータの組み合すせ
によって、負荷となる電球の特性に合わせたソフトスタ
ート特性を得、素子の発熱を最少限に抑えることができ
る。

また、予熱時間としては、１０　ｎ５ｅｃ程度が適当で
ある。一方、パワーＭＯＳＦＥＴのゲート容量は、定格
１０Ａの素子で１００ＯＰＦ程度であるため、ゲート抵
抗Ｒ１〜Ｒｎの値は夫々約１０ＭΩ程度とするのが適当
である。さらにまた、このゲート抵抗Ｒ１〜Ｒｎにはゲ
ート充放電電流しか流れないため、大きな電流容量は不
要である。従って、その面積は小さくてよく、チップ面
積を増大させることもない。

〔発明の効果〕

以上説明してきたように、本発明によれば、パワ、−Ｍ
ＯＳＦＥＴのゲート電極を複数の小電極に分割して複数
の小ＦＥＴに分割し、各小電極間に抵抗を接続するよう
にしているため、各ＦＥＴのオン特性の時定数を調整す
ることにより、順次率ＦＥＴ毎にオンするようにし、Ｍ
ＯＳＦＥＴ全体としてのオン特性を制御し、構造が簡単
でチップ面積の小さいソフト・スタート式パワーＭＯ３
ＰＥＴを提供することが可能となる。

【図面の簡単な説明】

第１図は本発明実施例の半導体装置を示す図、第２図は
、第１図に示した半導体装置のＡ−Ａｉｉ面図、第３図
は同装置の等価回路図、第４図（ａ）および第４図（ｂ
）は夫々同装置におけるゲート電圧およびドレイン電流
の時間特性を示す図、第５図は本発明実施例の半導体装
置の変形例を示す図、第６図は同装置のドレイン電流Ｉ
Ｏの時間特性図である。 １・・・ｎ十形シリコン基板、２・・・ｎ−形エピタキ
シャル層、Ｄ・・・ドレイン領域、３・・・ｐ形チャネ
ル領域、４・・・ｎ＋十形−ス領域、５・・・チャネル
コンタクト領域、６・・・ゲート絶縁膜、８・・・ドレ
イン電極、９・・・ソース電極、１０・・・層間絶縁膜
。 代理人弁理士・・・・・・三　好　保　男第１図 第２図 第４図（ａ）

Claims (1)

1. 【特許請求の範囲】 ゲート電極と、ゲート電極下に形成されるチャネル領域
   と、このチャネル領域の両側に位置するソースおよびド
   レイン領域と、ソース電極と、ドレイン電極とを備えた
   縦型パワーＭＯＳＦＥＴにおいて、 前記ゲート電極は複数の小電極に分割され、各小電極間
   にはゲート抵抗が挿入されていることを特徴とする半導
   体装置。