CN115078968A - 芯片测试电路、自测试芯片及芯片测试*** - Google Patents

芯片测试电路、自测试芯片及芯片测试*** Download PDF

Info

Publication number
CN115078968A
CN115078968A CN202210676408.5A CN202210676408A CN115078968A CN 115078968 A CN115078968 A CN 115078968A CN 202210676408 A CN202210676408 A CN 202210676408A CN 115078968 A CN115078968 A CN 115078968A
Authority
CN
China
Prior art keywords
test
chip
module
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210676408.5A
Other languages
English (en)
Other versions
CN115078968B (zh
Inventor
历广绪
张俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Analog Semiconductor Technology Co ltd
Original Assignee
Shanghai Analog Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Analog Semiconductor Technology Co ltd filed Critical Shanghai Analog Semiconductor Technology Co ltd
Priority to CN202210676408.5A priority Critical patent/CN115078968B/zh
Publication of CN115078968A publication Critical patent/CN115078968A/zh
Application granted granted Critical
Publication of CN115078968B publication Critical patent/CN115078968B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请实施例提供一种芯片测试电路、自测试芯片及芯片测试***，该芯片测试电路包括：控制模块，模式生成模块，激励生成模块和检测模块。控制模块根据外部设备发来的测试信号生成激励源和测试模式信号，激励生成模块模块根据激励源生成激励信号并作用于被测试芯片的模拟电路模块，模式生成模块根据测试模式信号生成测试模式并作用于被测试芯片的数字电路模块，检测模块可以根据数字电路模块的第一测试结果得到第一运行状态，并根据模拟电路模块的第二测试结果得到第二运行状态，从而根据外部设备输入的测试信号，自动完成对被测试芯片的老化测试并得到测试结果，简化了测试复杂度，提高了测试效率。

Description

芯片测试电路、自测试芯片及芯片测试***
技术领域
本申请实施例涉及芯片测试技术领域，尤其涉及一种芯片测试电路、自测试芯片及芯片测试***。
背景技术
集成电路芯片为满足可靠性要求，在出厂前必须进行老化(Burn in)测试。老化测试是指在一定时间内对芯片施加一定的应力，如电流、电压和温度等，以剔除有缺陷的产品，保证产品的可靠性。
如图1所示，传统的老化测试***包括MCU/ASIC控制器，MCU/ASIC控制器中运行Burn in控制软件，通过I/O通信信号线与被测试芯片通信连接，输出控制信号，以控制被测试芯片完成测试。
然而，在传统的老化测试***中，需要开发复杂的测试控制软件和硬件板级***，投入较高的人力和物力。
发明内容
鉴于上述问题，本申请实施例提供了一种芯片测试电路、自测试芯片及芯片测试***，解决了芯片的老化测试***需要开发复杂的测试控制软件和硬件板级***的问题，简化了芯片老化测试***。
本申请实施例的第一方面，提供了一种芯片测试电路，包括：控制模块、模式生成模块、激励生成模块和检测模块；
其中，所述控制模块，用于接收来自外部设备的测试信号；根据所述测试信号，生成激励源和测试模式信号；将所述激励源输出至所述激励生成模块，并将所述测试模式信号输出至所述模式生成模块；
所述模式生成模块，用于接收所述测试模式信号，并根据所述测试模式信号生成测试模式，并输出至被测试芯片的数字电路模块；
所述激励生成模块，用于接收所述激励源，并根据所述激励源生成激励信号，并输出至所述被测试芯片的模拟电路模块；
所述检测模块，用于接收来自所述被测试芯片的数字电路模块的第一测试结果，以及来自所述被测试芯片的模拟电路模块的第二测试结果；根据所述第一测试结果，得到所述数字电路模块的第一运行状态，根据所述第二测试结果得到所述模拟电路模块的第二运行状态；将所述第一运行状态和所述第二运行状态输出至所述外部设备。
可选地，所述芯片测试电路还包括：
测试设计模块，连接于所述控制模块和所述被测试芯片之间；
所述控制模块还用于根据所述测试信号，生成控制信号，并输出至所述测试设计模块；
所述测试设计模块，用于接收所述控制信号，并根据所述控制信号生成测试设计调试信号，根据所述测试设计调试信号对所述被测试芯片进行测试；
所述检测模块还用于接收来自所述被测试芯片的第三运行状态，并将所述第三运行状态输出至所述外部设备。
可选地，所述测试设计模块包括测试设计控制器和测试设计控制电路；
所述测试设计控制器，用于接收所述控制信号，根据所述控制信号生成所述测试设计调试信号，将所述测试设计调试信号输出至所述测试设计控制电路；
所述测试设计控制电路，用于接收所述测试设计调试信号，并根据所述测试设计调试信号对所述被测试芯片进行测试。
可选地，所述检测模块根据所述第一测试结果，得到所述数字电路模块的第一运行状态，进一步包括：
所述检测模块将所述第一测试结果与预设第一结果进行比较；在所述第一测试结果与所述预设第一结果相匹配的情况下，得到的所述第一运行状态。
可选地，所述检测模块根据所述第二测试结果得到所述模拟电路模块的第二运行状态，进一步包括：
所述检测模块将所述第二测试结果与预设第二结果进行比较；在所述第二测试结果与所述预设第二结果相匹配的情况下，得到所述第二运行状态。
可选地，所述模式生成模块根据所述测试模式信号生成的所述测试模式，至少包括：未启动老化测试模式，自动老化测试模式，老化测试设计调试模式和老化功能调试模式中的一种。
可选地，所述控制模块包括多个输入端，每个所述输入端用于接收所述外部设备输出的高电平信号或低电平信号，多个所述高电平信号或所述低电平信号按照接收顺序组合为电平信号序列，将所述电平信号序列确定为所述测试信号。
本申请实施例的第二方面，还提供一种自测试芯片，包括被测试芯片，以及如本申请实施例的第一方面中任一项所述的芯片测试电路，所述芯片测试电路设置在所述被测试芯片内部。
本申请实施例还提供一种芯片测试***，包括：上位机以及至少一个如本申请实施例的第二方面所述的自测试芯片；
其中，所述上位机与所述自测试芯片的控制模块和检测模块连接；
所述上位机用于向所述控制模块输出测试信号；并接收所述检测模块发送的所述自测试芯片的运行状态；所述运行状态至少包括所述自测试芯片的数字电路模块的第一运行状态，所述自测试芯片的模拟电路模块的第二运行状态，以及所述自测试芯片的第三运行状态。
本申请实施例的技术方案，通过设置控制模块，模式生成模块，激励生成模块和检测模块，使得控制模块根据外部设备发来的测试信号生成激励源和测试模式信号，激励生成模块根据激励源生成激励信号并作用于被测试芯片的模拟电路模块，模式生成模块根据测试模式信号生成测试模式并作用于被测试芯片的数字电路模块，检测模块可以根据数字电路模块的第一测试结果得到第一运行状态，并根据模拟电路模块的第二测试结果得到第二运行状态。从而实现了根据外部设备输入的测试信号，自动完成对被测试芯片的老化测试并得到测试结果，无需针对被测试芯片开发复杂的测试控制软件和硬件板级***，简化了测试复杂度，提高了测试效率。
上述说明仅是本申请实施例技术方案的概述，为了能够更清楚了解本申请实施例的技术手段，而可依照说明书的内容予以实施，并且为了让本申请实施例的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中老化测试***的示意图；
图2为本申请实施例的芯片测试电路的示意图；
图3为本申请实施例的另一芯片测试电路的示意图；
图4为本申请实施例的自测试芯片的示意图；
图5为本申请实施例的芯片测试***的示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同；本文中在申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请；本申请的说明书和权利要求书及附图说明中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语“实施例”并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
此外，本申请的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序，可以明示或者隐含地包括一个或者更多个该特征。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，电路结构的“相连”或“连接”除了可以是指物理上的连接，还可以是指电连接或信号连接，例如，可以是直接相连，即物理连接，也可以通过中间至少一个元件间接相连，只要达到电路相通即可，还可以是两个元件内部的连通；信号连接除了可以通过电路进行信号连接外，也可以是指通过媒体介质进行信号连接，例如，无线电波。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
为了使本技术领域的人员更好地理解本申请方案，下面将结合附图，对本申请实施例中的技术方案进行清楚、完整地描述。
集成电路芯片的生产工艺具有一定的复杂性、精密性等特性，使得集成电路芯片在制造过程中会留下缺陷，对于一些可靠性要求较为严格的芯片而言，为了避免该类芯片在应用到电路中出现早期失效的问题，在出厂前通常需要对其进行老化测试。
例如，对于车规芯片，在出厂前进行老化测试，可以及时发现和筛选出问题芯片，保证最终产品的高可靠性。其中，高温操作寿命(High Temperature Operating Life，HTOL)是老化测试中用于评估芯片在超热情况下一段时间的耐久力。
而在传统的老化测试***中，被测试芯片通常需要通过I/O通信信号线与MCU/ASIC控制器连接，MCU/ASIC控制器中运行Burn in控制软件，用于输出测试信号，以对被测试芯片进行测试。可以看出，在传统的老化测试***中，需要使用专业的测试设备，且需要根据被测试芯片的功能开发对应的测试控制软件，且在进行高温操作寿命测试时，会损坏测试设备，这导致测试设备的损耗也随着被测试芯片的数量而显著增加。
基于上述传统老化测试***的缺陷，本申请实施例提出一种芯片测试电路1，可以根据外部设备输入的测试信号，自动完成对被测试芯片的老化测试并得到测试结果，无需针对被测试芯片开发复杂的测试控制软件和硬件板级***。在此需要说明的是，被测试芯片通常包括数字电路模块80和模拟电路模块70，在芯片测试时，需要分别对数字电路模块80和模拟电路模块70进行测试。
参照图2，本实施例的芯片测试电路1可以包括：控制模块10、模式生成模块30、激励生成模块20和检测模块40。
其中，所述控制模块10，用于接收来自外部设备的测试信号；根据所述测试信号，生成激励源和测试模式信号；将所述激励源输出至所述激励生成模块20，并将所述测试模式信号输出至所述模式生成模块30。
具体的，所述控制模块10可以包括多个输入端，如图2所示，所述控制模块10包括输入端I/O1～I/Om，输入端I/O1～I/Om与所述外部设备连接，每个所述输入端用于接收所述外部设备输出的高电平信号或低电平信号，多个所述高电平信号或所述低电平信号按照接收顺序组合为电平信号序列，将所述电平信号序列确定为所述测试信号。
示例性的，假设输入端包括I/O1、I/O2、I/O3和I/O4，若所述外部设备通过I/O1向所述控制模块10输出的是低电平0，通过I/O2向所述控制模块10输出的是高电平1，通过I/O3向所述控制模块10输出的是高电平1，通过I/O4向所述控制模块10输出的是高电平1，则说是控制模块10将4个输入端接收到的电平信号进行组合，得到的电平信号序列为0111，即，所述控制模块10接收到的所述测试信号即为0111。
所述控制模块10在接收到所述测试信号后，会根据所述测试信号分别生成转换为发送给所述激励生成模块20的激励源，以及，发送给所述模式生成模块30的测试模式信号。其具体的转换方式例如可以根据预设的转换对应关系进行转换，或者直接转发，本实施例对此不做具体限定。
所述模式生成模块30接收到所述测试模式信号后，会根据所述测试模式信号生成测试模式，并将所述测试模式输出至被测试芯片的数字电路模块80。
其中，所述测试模式是根据不同的芯片测试需求生成的。可选地，所述模式生成模块30根据所述测试模式信号生成的所述测试模式，至少包括：未启动老化测试模式，自动老化测试模式，老化测试设计调试模式和老化功能调试模式中的一种。
所述激励生成模块20在接收到所述激励源后，根据所述激励源生成激励信号，并输出至所述被测试芯片的模拟电路模块70。本实施例中，模拟电路模块70中可以包括一个或多个模拟电路，例如，模拟电路1、模拟电路n、模拟电路m。所述激励信号可以包括方波信号、正弦波信号或脉冲信号等，所述激励生成模块20可以根据不同的模拟电路的需求，生成不同形式的激励信号，在此不做具体限定。
所述被测试芯片根据所述激励信号和所述测试模式完成测试后，所述数字电路模块80输出第一测试结果，所述模拟电路模块70会输出第二测试结果。在实际应用中，在外部设备通过多个I/O输入端输入测试信号的情况下，所述数字电路模块80的第一测试结果可以通过多个I/O输出端输出至外部设备，同样的，所述模拟电路模块70的第二测试结果也可以通过多个I/O输出端输出至外部设备。所述外部设备根据不同I/O输出端的输出得到数字电路模块80中各数字电路的运行状态，并得到模拟电路模块70中各模拟电路的运行状态。
所述检测模块40在接收到来自所述被测试芯片的数字电路模块80的第一测试结果，以及来自所述被测试芯片的模拟电路模块70的第二测试结果后；可以根据所述第一测试结果，得到所述数字电路模块80的第一运行状态，根据所述第二测试结果得到所述模拟电路模块70的第二运行状态；将所述第一运行状态和所述第二运行状态输出至所述外部设备。
可以理解的是，所述第一运行状态和所述第二运行状态均可以包括运行异常或运行正常的状态。具体的，所述检测模块40根据所述第一测试结果，得到所述数字电路模块80的第一运行状态，进一步包括：所述检测模块40将所述第一测试结果与预设第一结果进行比较；在所述第一测试结果与所述预设第一结果相匹配的情况下，得到的所述第一运行状态。所述检测模块40根据所述第二测试结果得到所述模拟电路模块70的第二运行状态，进一步包括：所述检测模块40将所述第二测试结果与预设第二结果进行比较；在所述第二测试结果与所述预设第二结果相匹配的情况下，得到所述第二运行状态。
在本实施例中，如图3所示，所述的芯片测试电路1还可以包括：测试设计模块，连接于所述控制模块10和所述被测试芯片之间；所述控制模块10还用于根据所述测试信号，生成控制信号，并输出至所述测试设计模块；所述测试设计模块，用于接收所述控制信号，并根据所述控制信号生成测试设计调试信号，根据所述测试设计调试信号对所述被测试芯片进行测试。
具体的，所述测试设计模块可以包括测试设计控制器50和测试设计控制电路60；所述测试设计控制器50，用于接收所述控制信号，根据所述控制信号生成所述测试设计调试信号，将所述测试设计调试信号输出至所述测试设计控制电路60；所述测试设计控制电路60，用于接收所述测试设计调试信号，并根据所述测试设计调试信号对所述被测试芯片进行测试。
被测试芯片的测试结果即为所述被测试芯片的第三运行状态，所述第三运行状态也输出至所述检测模块40，以使所述检测模块40将所述第三运行状态输出至所述外部设备。
在一个例子中，假设使用I/O0、I/O1定义4种测试模式，如表1所示，则4种测试模式可以包括：未启动老化测试模式(No Burn in active Mode)，自动老化测试模式(AutoBurn in mode Mode)，老化测试设计调试模式(Burn in DFT Debug Mode)和老化功能调试模式(Burn in FUNC Debug Mode)。
表1
I/O0，I/O1 测试模式
00 No Burn in active
01 Auto Burn in mode
10 Burn in DFT Debug Mode
11 Burn in FUNC Debug Mode
其中，未启动老化测试模式是指不进入老化测试。自动老化测试模式中，自动轮循测试老化测试设计调试模式和老化功能调试模式，交替完成DFT(Design For Test)测试和功能测试。老化测试设计调试模式，是控制数字电路模块80对模拟电路模块70进行测试，其中可以控制产生出n种功能模式，每种功能模式运行m时间，并对这些功能模式进行调试。老化功能调试模式是对数字电路模块80进行测试和调试。
需要说明的是，本实施例并不限于采用4种测试模式，具体的测试模式的数量可以根据不同的被测试芯片进行配置，可以通过m个I/O输入端输入的高低电平信号定义2m种测试模式。
本实施例的芯片测试电路1，通过设置控制模块10，模式生成模块30，激励生成模块20和检测模块40，使得控制模块10根据外部设备发来的测试信号生成激励源和测试模式信号，激励生成模块20模块根据激励源生成激励信号并作用于被测试芯片的模拟电路模块70，模式生成模块30根据测试模式信号生成测试模式并作用于被测试芯片的数字电路模块80，检测模块40可以根据数字电路模块80的第一测试结果得到第一运行状态，并根据模拟电路模块70的第二测试结果得到第二运行状态。从而实现了根据外部设备输入的测试信号，自动完成对被测试芯片的老化测试并得到测试结果，无需针对被测试芯片开发复杂的测试控制软件和硬件板级***，简化了测试复杂度，提高了测试效率。
如图4所示，本申请实施例还提供一种自测试芯片，其包括被测试芯片，以及如上述实施例中所述的芯片测试电路1，所述芯片测试电路1设置在所述被测试芯片内部。
本实施例的自测试芯片，将芯片测试电路1内置在被测试芯片内部，使得被测试芯片和芯片测试电路1可以同时设计和仿真，并可以通过芯片测试电路1的仿真结果在被测试芯片流片前及时发现被测试芯片在电流、功耗设计的薄弱环节并作出修改，从而能够提高芯片的可靠性及合格率。
如图5所示，本申请实施例还提供一种芯片测试***，包括：上位机，以及至少一个如上述实施例中所述的自测试芯片；其中，所述上位机与所述自测试芯片的控制模块和检测模块连接；所述上位机用于向所述控制模块输出测试信号；并接收所述检测模块发送的所述自测试芯片的运行状态；所述运行状态至少包括所述自测试芯片的数字电路模块的第一运行状态，所述自测试芯片的模拟电路模块的第二运行状态，以及所述自测试芯片的第三运行状态。
在实际应用中，所述芯片测试***中的自测试芯片可以是多个，如图5中所示的，包括自测试芯片1～6，每个自测试芯片内部都设置有如上述实施例中所述的芯片测试电路1～6，每个芯片测试电路的输入端均与一块测试电路板(图中未示出)连接，使得测试电路板可以同时对多个自测试芯片进行老化测试，每个自测试芯片的测试过程和测试模式相同。
可见，本实施例的芯片测试***，仅需要一块测试电路板，上位机通过测试电路板向芯片测试电路的输入端输入控制信号，从而完成自测试芯片的老化测试，无需针对被测试芯片开发复杂的测试控制软件和硬件板级***，简化了测试复杂度，且本实施例的芯片测试***可以支持更多的芯片级联同步测试，提高了测试效率。
在本申请所提供的几个实施例中，应该理解到，所揭露的***、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
在本申请各个实施例中的各功能单元或模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (9)

1.一种芯片测试电路，其特征在于，包括：控制模块、模式生成模块、激励生成模块和检测模块；
其中，所述控制模块，用于接收来自外部设备的测试信号；根据所述测试信号，生成激励源和测试模式信号；将所述激励源输出至所述激励生成模块，并将所述测试模式信号输出至所述模式生成模块；
所述模式生成模块，用于接收所述测试模式信号，并根据所述测试模式信号生成测试模式，并输出至被测试芯片的数字电路模块；
所述激励生成模块，用于接收所述激励源，并根据所述激励源生成激励信号，并输出至所述被测试芯片的模拟电路模块；
所述检测模块，用于接收来自所述被测试芯片的数字电路模块的第一测试结果，以及来自所述被测试芯片的模拟电路模块的第二测试结果；根据所述第一测试结果，得到所述数字电路模块的第一运行状态，根据所述第二测试结果得到所述模拟电路模块的第二运行状态；将所述第一运行状态和所述第二运行状态输出至所述外部设备。
2.根据权利要求1所述的芯片测试电路，其特征在于，还包括：
测试设计模块，连接于所述控制模块和所述被测试芯片之间；
所述控制模块还用于根据所述测试信号，生成控制信号，并输出至所述测试设计模块；
所述测试设计模块，用于接收所述控制信号，并根据所述控制信号生成测试设计调试信号，根据所述测试设计调试信号对所述被测试芯片进行测试；
所述检测模块还用于接收来自所述被测试芯片的第三运行状态，并将所述第三运行状态输出至所述外部设备。
3.根据权利要求2所述的芯片测试电路，其特征在于，所述测试设计模块包括测试设计控制器和测试设计控制电路；
所述测试设计控制器，用于接收所述控制信号，根据所述控制信号生成所述测试设计调试信号，将所述测试设计调试信号输出至所述测试设计控制电路；
所述测试设计控制电路，用于接收所述测试设计调试信号，并根据所述测试设计调试信号对所述被测试芯片进行测试。
4.根据权利要求1所述的芯片测试电路，其特征在于，所述检测模块根据所述第一测试结果，得到所述数字电路模块的第一运行状态，进一步包括：
所述检测模块将所述第一测试结果与预设第一结果进行比较；在所述第一测试结果与所述预设第一结果相匹配的情况下，得到的所述第一运行状态。
5.根据权利要求1所述的芯片测试电路，其特征在于，所述检测模块根据所述第二测试结果得到所述模拟电路模块的第二运行状态，进一步包括：
所述检测模块将所述第二测试结果与预设第二结果进行比较；在所述第二测试结果与所述预设第二结果相匹配的情况下，得到所述第二运行状态。
6.根据权利要求1所述的芯片测试电路，其特征在于，所述模式生成模块根据所述测试模式信号生成的所述测试模式，至少包括：未启动老化测试模式，自动老化测试模式，老化测试设计调试模式和老化功能调试模式中的一种。
7.根据权利要求1所述的芯片测试电路，其特征在于，所述控制模块包括多个输入端，每个所述输入端用于接收所述外部设备输出的高电平信号或低电平信号，多个所述高电平信号或所述低电平信号按照接收顺序组合为电平信号序列，将所述电平信号序列确定为所述测试信号。
8.一种自测试芯片，其特征在于，包括被测试芯片，以及如权利要求1～7中任一项所述的芯片测试电路，所述芯片测试电路设置在所述被测试芯片内部。
9.一种芯片测试***，其特征在于，包括：上位机以及至少一个如权利要求8所述的自测试芯片；
其中，所述上位机与所述自测试芯片的控制模块和检测模块连接；
所述上位机用于向所述控制模块输出测试信号；并接收所述检测模块发送的所述自测试芯片的运行状态；所述运行状态至少包括所述自测试芯片的数字电路模块的第一运行状态，所述自测试芯片的模拟电路模块的第二运行状态，以及所述自测试芯片的第三运行状态。
CN202210676408.5A 2022-06-15 2022-06-15 芯片测试电路、自测试芯片及芯片测试*** Active CN115078968B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210676408.5A CN115078968B (zh) 2022-06-15 2022-06-15 芯片测试电路、自测试芯片及芯片测试***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210676408.5A CN115078968B (zh) 2022-06-15 2022-06-15 芯片测试电路、自测试芯片及芯片测试***

Publications (2)

Publication Number Publication Date
CN115078968A true CN115078968A (zh) 2022-09-20
CN115078968B CN115078968B (zh) 2024-06-25

Family

ID=83253604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210676408.5A Active CN115078968B (zh) 2022-06-15 2022-06-15 芯片测试电路、自测试芯片及芯片测试***

Country Status (1)

Country Link
CN (1) CN115078968B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117422029A (zh) * 2023-12-18 2024-01-19 成都电科星拓科技有限公司 eFuse控制模块的验证方法

Citations (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212075A (ja) * 1988-03-31 1990-01-17 Hewlett Packard Co <Hp> インサーキット試験装置および方法
CN1248101A (zh) * 1998-09-14 2000-03-22 日本电气株式会社 半导体集成电路及其测试方法
KR20020042162A (ko) * 2000-11-30 2002-06-05 박종섭 번인 테스트 회로
US20030101376A1 (en) * 2001-11-27 2003-05-29 Sanghani Amit Dinesh Built-in self-testing for double data rate input/output
US20030237025A1 (en) * 2002-06-19 2003-12-25 Lee Song Automatic test equipment for test and analysis of analog DFT/BIST circuitry
US20050065747A1 (en) * 2003-09-08 2005-03-24 Amit Premy Mixed-signal core design for concurrent testing of mixed-signal, analog, and digital components
WO2010075815A1 (zh) * 2009-01-03 2010-07-08 上海芯豪微电子有限公司 集成电路并行测试方法、装置和***
CN101852839A (zh) * 2010-05-19 2010-10-06 中国科学院计算技术研究所 老化预测和超速时延测试双功能的***及方法
CN101858956A (zh) * 2010-05-27 2010-10-13 北京新润泰思特测控技术有限公司 老化测试***
CN102879729A (zh) * 2012-09-25 2013-01-16 江苏物联网研究发展中心 针对微机电集成***的内建自测试***
CN105988077A (zh) * 2015-02-06 2016-10-05 中国科学院微电子研究所 内建自测试方法、装置及片上***
US20170102431A1 (en) * 2015-10-07 2017-04-13 Lantiq Beteiligungs-GmbH & Co., KG On-Chip Test Pattern Generation
CN106802388A (zh) * 2016-12-23 2017-06-06 北京时代民芯科技有限公司 一种数模混合集成电路的测试模块
WO2017185247A1 (zh) * 2016-04-27 2017-11-02 深圳市汇顶科技股份有限公司 芯片测试方法及装置
CN108519548A (zh) * 2018-03-21 2018-09-11 杭州可靠性仪器厂 集成电路老化试验装置
CN111381148A (zh) * 2018-12-29 2020-07-07 无锡华润矽科微电子有限公司 实现芯片测试的***及方法
CN111880073A (zh) * 2020-06-28 2020-11-03 北京旋极信息技术股份有限公司 机内测试设计方法及***
CN112198423A (zh) * 2020-09-25 2021-01-08 杭州加速科技有限公司 Fpga芯片内的测试激励生成单元
CN112578266A (zh) * 2020-11-27 2021-03-30 杭州长川科技股份有限公司 应用于半导体测试设备的自检***
CN113049939A (zh) * 2019-12-27 2021-06-29 中移物联网有限公司 一种芯片老化自测试方法及***
CN113238145A (zh) * 2021-06-16 2021-08-10 无锡中微腾芯电子有限公司 一种数模混合集成电路测试装置及测试方法
CN113671348A (zh) * 2021-08-18 2021-11-19 北京博清科技有限公司 一种电路板的测试方法、装置、设备、***及存储介质
CN113866604A (zh) * 2021-09-26 2021-12-31 合肥甘尧电子科技有限公司 一种芯片测试模式控制***及控制方法
CN114137385A (zh) * 2021-10-19 2022-03-04 深圳市紫光同创电子有限公司 芯片老化测试设备及方法
CN114545194A (zh) * 2021-12-27 2022-05-27 航天科工防御技术研究试验中心 一种通用电路验证测试***以及方法

Patent Citations (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212075A (ja) * 1988-03-31 1990-01-17 Hewlett Packard Co <Hp> インサーキット試験装置および方法
CN1248101A (zh) * 1998-09-14 2000-03-22 日本电气株式会社 半导体集成电路及其测试方法
KR20020042162A (ko) * 2000-11-30 2002-06-05 박종섭 번인 테스트 회로
US20030101376A1 (en) * 2001-11-27 2003-05-29 Sanghani Amit Dinesh Built-in self-testing for double data rate input/output
US20030237025A1 (en) * 2002-06-19 2003-12-25 Lee Song Automatic test equipment for test and analysis of analog DFT/BIST circuitry
US20050065747A1 (en) * 2003-09-08 2005-03-24 Amit Premy Mixed-signal core design for concurrent testing of mixed-signal, analog, and digital components
WO2010075815A1 (zh) * 2009-01-03 2010-07-08 上海芯豪微电子有限公司 集成电路并行测试方法、装置和***
CN101852839A (zh) * 2010-05-19 2010-10-06 中国科学院计算技术研究所 老化预测和超速时延测试双功能的***及方法
CN101858956A (zh) * 2010-05-27 2010-10-13 北京新润泰思特测控技术有限公司 老化测试***
CN102879729A (zh) * 2012-09-25 2013-01-16 江苏物联网研究发展中心 针对微机电集成***的内建自测试***
CN105988077A (zh) * 2015-02-06 2016-10-05 中国科学院微电子研究所 内建自测试方法、装置及片上***
US20170102431A1 (en) * 2015-10-07 2017-04-13 Lantiq Beteiligungs-GmbH & Co., KG On-Chip Test Pattern Generation
WO2017185247A1 (zh) * 2016-04-27 2017-11-02 深圳市汇顶科技股份有限公司 芯片测试方法及装置
CN106802388A (zh) * 2016-12-23 2017-06-06 北京时代民芯科技有限公司 一种数模混合集成电路的测试模块
CN108519548A (zh) * 2018-03-21 2018-09-11 杭州可靠性仪器厂 集成电路老化试验装置
CN111381148A (zh) * 2018-12-29 2020-07-07 无锡华润矽科微电子有限公司 实现芯片测试的***及方法
CN113049939A (zh) * 2019-12-27 2021-06-29 中移物联网有限公司 一种芯片老化自测试方法及***
CN111880073A (zh) * 2020-06-28 2020-11-03 北京旋极信息技术股份有限公司 机内测试设计方法及***
CN112198423A (zh) * 2020-09-25 2021-01-08 杭州加速科技有限公司 Fpga芯片内的测试激励生成单元
CN112578266A (zh) * 2020-11-27 2021-03-30 杭州长川科技股份有限公司 应用于半导体测试设备的自检***
CN113238145A (zh) * 2021-06-16 2021-08-10 无锡中微腾芯电子有限公司 一种数模混合集成电路测试装置及测试方法
CN113671348A (zh) * 2021-08-18 2021-11-19 北京博清科技有限公司 一种电路板的测试方法、装置、设备、***及存储介质
CN113866604A (zh) * 2021-09-26 2021-12-31 合肥甘尧电子科技有限公司 一种芯片测试模式控制***及控制方法
CN114137385A (zh) * 2021-10-19 2022-03-04 深圳市紫光同创电子有限公司 芯片老化测试设备及方法
CN114545194A (zh) * 2021-12-27 2022-05-27 航天科工防御技术研究试验中心 一种通用电路验证测试***以及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LI, GX等: "An Improved Peel Stress-Based Correlation to Predict Solder Joint Reliability of Lidded Flip Chip Ball Grid Array Packages", 《2015 IEEE 65TH ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE (ECTC)》, 31 December 2015 (2015-12-31) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117422029A (zh) * 2023-12-18 2024-01-19 成都电科星拓科技有限公司 eFuse控制模块的验证方法
CN117422029B (zh) * 2023-12-18 2024-02-13 成都电科星拓科技有限公司 eFuse控制模块的验证方法

Also Published As

Publication number Publication date
CN115078968B (zh) 2024-06-25

Similar Documents

Publication Publication Date Title
JPS63153483A (ja) 半導体集積回路
JP3645578B2 (ja) スマート・メモリの組込み自己検査のための装置と方法
CN115078968B (zh) 芯片测试电路、自测试芯片及芯片测试***
CN112067978A (zh) 一种基于fpga的fpga筛选测试***及方法
CN115877182A (zh) 芯片老化测试装置及方法
TW201901167A (zh) 元件之檢查方法
KR100856079B1 (ko) 반도체 검사장치
KR100459698B1 (ko) 병렬검사되는 개수를 증가시키는 반도체 소자의 전기적검사방법
US6459290B1 (en) Test apparatus of integrated circuit
US11953550B2 (en) Server JTAG component adaptive interconnection system and method
US20180136270A1 (en) Product self-testing method
JP2002107412A (ja) 半導体装置及び半導体装置の検査方法
KR20010070275A (ko) 자기진단 테스트 기능을 갖는 반도체 집적회로장치 및 그테스트 방법
CN114675169A (zh) 一种用于反熔丝型fpga器件的老炼筛选装置
JPH1164454A (ja) 半導体試験装置用同時測定制御回路
JP7150676B2 (ja) 半導体集積回路及びそのテスト方法
JP2001265616A (ja) モニタードバーンインテスト装置及びマイクロコンピュータのモニタードバーンインテスト方法
CN112462246A (zh) 边界扫描测试***及其方法
JPH08107185A (ja) 半導体記憶装置
JP3490661B2 (ja) 半導体モジュールのバーン・インテストのための回路装置
CN116400205B (zh) 芯片时钟网络延时交叉验证测试方法
JP2004069642A (ja) 半導体集積回路装置
EP4279931A1 (en) Method and apparatus for dynamically forming scan chains
JP2006201005A (ja) 半導体装置とそのテスト装置及びテスト方法。
KR100480561B1 (ko) 합산검사부를가지는마이크로-롬구조

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant