CN115877182A - 芯片老化测试装置及方法 - Google Patents
芯片老化测试装置及方法 Download PDFInfo
- Publication number
- CN115877182A CN115877182A CN202211682941.9A CN202211682941A CN115877182A CN 115877182 A CN115877182 A CN 115877182A CN 202211682941 A CN202211682941 A CN 202211682941A CN 115877182 A CN115877182 A CN 115877182A
- Authority
- CN
- China
- Prior art keywords
- aging
- chip
- test
- signal
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本申请提供一种芯片老化测试装置及方法,所述装置包括连接状态检测模块、测试控制模块和老化控制模块,其中,所述连接状态检测模块与芯片电连接,用于在所述芯片放置于老化板的测试座上时检测芯片与老化板之间的连接状态是否正常,在检测为正常时生成触发信号;所述测试控制模块,用于根据所述触发信号生成老化确认信号;以及,所述老化控制模块,用于根据所述老化确认信号,允许所述芯片老化测试装置对所述芯片进行老化测试。本申请增加芯片老化测试装置检测芯片与老化板之间的连接状态,可以有效避免老化板和芯片在连接失效的情况下进行老化测试,优化芯片老化测试效果,提高老化覆盖率。
Description
技术领域
本申请涉及芯片测试生产技术领域,尤其涉及一种芯片老化测试装置,以及一种芯片老化测试方法。
背景技术
为了在芯片交付使用之前剔除可能在早期失效的产品,通常需要进行老化测试。老化测试是在封装后进行的加速寿命测试,主要包括在高温高压条件下进行的电压测试,电流测试,时序特性测试和功能测试等,老化测试能够保证很高的老化覆盖率。
随着芯片规模的增大,老化测试过程中芯片与老化板的测试座连接问题也不断增多,而目前在芯片老化测试过程中通常忽略了芯片老化测试的连接性问题,导致老化板和芯片在连接失效的情况下,依然进行老化测试,因而造成芯片的老化测试效果不佳,影响老化覆盖率。
发明内容
本申请提供一种芯片老化测试装置及方法,以至少解决目前老化板和芯片在连接失效的情况下进行老化测试,所造成的芯片老化测试效果不佳,影响老化覆盖率等问题。
根据本申请的一方面,提供一种芯片老化测试装置,包括连接状态检测模块、测试控制模块和老化控制模块,其中,
所述连接状态检测模块与芯片电连接,用于在所述芯片放置于老化板的测试座上时检测芯片与老化板之间的连接状态是否正常,在检测为正常时生成触发信号;
所述测试控制模块,用于根据所述触发信号生成老化确认信号;以及,
所述老化控制模块,用于根据所述老化确认信号,允许所述芯片老化测试装置对所述芯片进行。
在一种实施方式中,所述连接状态检测模块具体用于,在所述芯片放置于老化板的测试座上时基于接收到的测试指令序列获取所述芯片的译码信息,并基于所述译码信息检测芯片与老化板之间的连接状态是否正常。
在一种实施方式中,所述连接状态检测模块包括控制器、有限状态机和控制发生器,所述控制器分别与所述芯片、所述有限状态机和所述控制发生器电连接;
所述控制器,用于在所述芯片放置于老化板的测试座上时测试指令序列,并校验所述测试指令序列是否与用于启动老化测试的预设测试指令序列相同,当校验结果为相同时获取所述芯片的译码信息,并根据所述译码信息检测所述芯片各管脚与所述老化板之间的连接状态是否均为正常,在均为正常时生成控制信号,所述控制信号用于驱动所述有限状态机工作;
所述控制发生器用于在所述有限状态机达到预设工作状态时生成触发信号,并将所述触发信号发送至所述测试控制模块中。
在一种实施方式中,所述测试控制模块包括时钟门控、与门和触发器,并且具有用于接收所述触发信号的信号端和用于接收老化信号的使能信号端,所述信号端和使能信号端通过与门连接至触发器;所述使能信号端还连接时钟门控,当所述使能信号端接收到老化信号时,所述时钟门控导通;所述触发器,用于在时钟门控导通后根据所述触发信号和所述老化信号生成老化确认信号。
在一种实施方式中,还包括屏蔽模块,
所述屏蔽模块,用于发出屏蔽信号,以屏蔽除了进行老化测试所产生的信号之外的其它信号。
根据本申请的另一方面,提供一种芯片老化测试方法,包括连接状态检测模块、测试控制模块和老化控制模块,其中,所述连接状态检测模块与芯片电连接,所述方法包括:
所述连接状态检测模块在所述芯片放置于老化板的测试座上时检测芯片与老化板之间的连接状态是否正常,在检测为正常时生成触发信号;
所述测试控制模块根据所述触发信号生成老化确认信号;以及,
所述老化控制模块根据所述老化确认信号生成老化测试信号,并基于所述老化测试信号,允许所述芯片老化测试装置对所述芯片进行。
在一种实施方式中,所述连接状态检测模块在所述芯片放置于老化板的测试座上时检测芯片与老化板之间的连接状态是否正常,包括:
所述连接检测模块在所述芯片放置于老化板的测试座上时基于接收到的测试指令序列获取所述芯片的译码信息,并基于所述译码信息检测芯片与老化板之间的连接状态是否正常。
在一种实施方式中,所述连接状态检测模块包括控制器、有限状态机和控制发生器,所述控制器分别与所述芯片、所述有限状态机和所述控制发生器电连接,基于所述译码信息检测芯片与老化板之间的连接状态是否正常,在检测为正常时生成触发信号,包括:
所述控制器在所述芯片放置于老化板的测试座上时测试指令序列,并校验所述测试指令序列是否与用于启动老化测试的预设测试指令序列相同,当校验结果为相同时获取所述芯片的译码信息,并根据所述译码信息检测所述芯片各管脚与所述老化板之间的连接状态是否均为正常,在均为正常时生成控制信号,所述控制信号用于驱动所述有限状态机工作;以及,
所述控制发生器判断所述有限状态机是否达到预设工作状态,若是,则生成触发信号,并将所述触发信号发送至所述测试控制模块中。
在一种实施方式中,所述测试控制模块包括时钟门控、与门和触发器,并且具有用于接收所述触发信号的信号端和用于接收老化信号的使能信号端,所述信号端和所述使能信号端通过所述与门连接至所述触发器,所述使能信号端还连接时钟门控,当所述使能信号端接收到老化信号时,所述时钟门控导通;
其中,所述测试控制模块根据所述触发信号生成老化确认信号,包括:所述信号端接收所述触发信号;
所述使能信号端接收老化信号;
所述触发器在时钟门控导通后根据所述触发信号和所述老化信号生成老化确认信号。
在一种实施方式中,还包括屏蔽模块,在所述连接状态检测模块生成触发信号之后,所述方法还包括:
所述屏蔽模块发出屏蔽信号,以屏蔽除了进行老化测试所产生的信号之外的其它信号。
本申请提供的芯片老化测试装置及方法,通过连接状态检测模块与芯片电连接,在所述芯片放置于老化板的测试座上时检测芯片与老化板之间的连接状态是否正常,在检测为正常时生成触发信号,进而由所述测试控制模块根据所述触发信号生成老化确认信号,再通过所述老化控制模块根据所述老化确认信号控制启动所述芯片与老化板之间的老化测试,可以实现芯片老化测试过程中检测芯片与老化板之间的连接状态检测,可以有效避免老化板和芯片在连接失效的情况下进行老化测试,优化芯片老化测试效果,提高老化覆盖率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。
图1为本申请实施例可能的一种芯片老化测试装置的应用场景示意图;
图2为本申请实施例提供的一种芯片老化测试装置的结构示意图之一;
图3为图2中连接状态检测模块131的结构示意图;
图4为图2中测试控制模块132的结构示意图;
图5(a)为相关技术中芯片老化测试的示意图;
图5(b)为本申请实施例中芯片老化测试包括检测芯片连接状态测试模式和非检测芯片连接状态测试模式的示意图;
图6为本申请实施例提供的一种芯片老化测试装置的结构示意图之二;
图7为本申请实施例提供的一种芯片老化测试方法的流程示意图之一;
图8为本申请实施例提供的一种芯片老化测试方法的流程示意图之二。
通过上述附图,已示出本申请明确的实施例,后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围,而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
随着芯片规模的增大,芯片管脚数量越来越多,造成老化测试过程中芯片与测试座连接问题也逐渐增多。芯片的老化测试问题主要可以体现在两个方面,第一控制管脚数多,第二非测试核的频率点多,这两个特点会导致老化板与芯片连接失效。为了避免老化板和芯片在连接失效的情况下,依然进行老化测试,造成芯片的老化测试效果不佳,影响老化覆盖率等问题,对老化板和芯片的连接检测显得尤为重要。
相关技术中,在老炼测试模式下同时进行或循环进行逻辑翻转测试和存储器(RAM)翻转测试完成芯片老化测试。老炼的状态只通过TDO(Test Data Output,测试数据输出)进行观测,通过配置core-configure-chain选择通过TDO观测扫描链的移位输出结果,或者存储器测试MBIST运行结果。而逻辑翻转测试和存储器(RAM)翻转测试模式下无法通过扫描测试检测控制端口以外的IO与老化板的连接状态,只通过TDO检测老炼测试模式下使用的IO与老化板的连接状态,即,老炼测试模式下只能通过TDO的观测结果检测出部分IO与老化板的连接状态。此种情况下无法根据老化板与芯片的连接状态灵活启动与暂停老化测试,难以达到避免老化板和芯片在连接失效时进行老化测试的技术效果。
在另一相关技术中,对于芯片的其他测试模式,虽然提出了芯片与测试板之间的连接检测方式,但是,ATE(Automatic Test Equipment,集成电路自动测试机)上检测芯片与测试板连接状态的方法通常需要配置测试协议,并由ATE生成并输出激励信号,导致其测试成本和激励施加数量很难在老化板上实现。也就是说,普通的芯片测试模式中芯片与测试板之间的连接检测方式无法适用至老化测试中。
有鉴于此,本申请实施例提出在芯片和老化板之间增加一种芯片老化测试装置,结合图1所示,图1为本申请实施例中可能的一种芯片老化测试装置的应用场景示意图,包括老化板110、芯片120和芯片老化测试装置130,其中老化板110上可以包括若干测试座111,芯片120通过放置于测试座111上与老化板进行电连接,本申请实施例通过在老化测试过程中,采用芯片老化测试装置检测芯片与老化板之间的连接状态,进而控制启动芯片和老化板之间的老化测试,可以有效避免老化板和芯片在连接失效的情况下进行老化测试,优化芯片老化测试效果,提高老化覆盖率。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图,对本申请的实施例进行描述。
请参照图2,图2为本申请实施例提供的一种芯片老化测试装置130,包括连接状态检测模块131、测试控制模块132和老化控制模块133,其中,
所述连接状态检测模块131与芯片电连接,用于在所述芯片放置于老化板的测试座上时检测芯片与老化板之间的连接状态是否正常,在检测为正常时生成触发信号。
本实施例中,可以通过在芯片放置于老化板的测试座上时根据接收到的测试指令序列获取并处理芯片的译码信息,并根据芯片的译码信息来检测检测芯片与老化板之间的连接状态。
可以理解的,芯片的译码信息即可以通过译码器解析得到的译码信息,根据该译码信息可以检测出芯片各管脚的电压、电流等连接状态信息是否正常;考虑到芯片除了进行老化测试之外,还可能同步进行多种测试,本实施例根据接收到的测试指令序列获取芯片的译码信息,其中该测试指令序列可以是测试人员输入的序列信息,在一可实现中,通过对接收到的测试指令序列进行校验,如果接收到的测试指令序列为预设测试指令序列信息则获取芯片的译码信息,该预设指令序列信息为***预设的用以启动老化测试流程的功能指令序列信息。示例性的,工作人员在连接检测模式下输入该预设指令序列信息进入到芯片连接状态的检测,如果工作人员输入的指令序列信息非该预设指令序列信息,则不进入芯片连接状态的检测,而根据其输入的相应功能指令序列信息启动其它测试流程。此种设计方式可以便于芯片除了进行老化测试之外还可以同步进行多种测试,不同测试之间相互不影响。
需要说明的是,本领域技术人员可以结合实际应用对预设指令序列信息进行适应性设定;此外,上述芯片放置于测试座上,可以是芯片直接放置于测试座上,也可以是通过线路连接于测试座。
在一种实施方式中,如图3所示,所述连接状态检测模块131包括控制器1311、有限状态机1312和控制发生器1313,所述控制器1311分别与所述芯片、所述有限状态机1312和所述控制发生器1313电连接。
可以理解的是,有限状态机即有限状态自动机(Finite State Machine,简称FSM),是为研究有限内存的计算过程和某些语言类而抽象出的一种计算模型。有限状态自动机拥有有限数量的状态,每个状态可以迁移到零个或多个状态,输入字串决定执行哪个状态的迁移,有限状态自动机可以表示为一个有向图。所述控制器1311,用于在所述芯片放置于老化板的测试座上时接收测试指令序列,并校验所述测试指令序列是否与用于启动老化测试的预设测试指令序列相同,当校验结果为相同时获取所述芯片的译码信息,并根据所述译码信息检测所述芯片各管脚与所述老化板之间的连接状态是否均为正常,在均为正常时生成控制信号,所述控制信号用于驱动所述有限状态机1312工作。
所述控制发生器1313用于在所述有限状态机达到预设工作状态时生成触发信号,并将所述触发信号发送至所述测试控制模块中。
本实施例中,通过校验接收到的测试指令序列是否与用于启动老化测试的预设测试指令序列相同,据此判断用户是否发起了老化测试流程,并根据获取的译码信息中芯片管脚的电压等信息,来检测芯片各管管脚状态是否均正常,在均为正常情况下生成控制信号来驱动有限状态机1312工作,其中有限状态机1312和控制发生器1313组成状态分析模块,状态分析模块分析出有限状态机达到预设状态时生成触发信号送入测试控制模块132中。
其中,有限状态机在接收到控制信号后开始工作,在其迁移到预设工作状态时,控制发生器即生成触发信号,可以理解的是,本领域技术人员可以结合实际应用对预设工作状态进行适应性设定。示例性的,有限状态机包括两种状态:现态和次态,在达到条件(接收到控制信号)时,执行对应的动作,由现态迁移到次态,次态即为预设工作状态。在一些示例中,有限状态机在接收到控制信号后,也可以不执行任何动作,直接迁移到次态。
所述测试控制模块132,用于根据所述触发信号生成老化确认信号。
相较于相关技术中,通过使能开关或者功能指令形式直接进行芯片老化测试,而忽略了芯片与老化板之间的连接问题。本实施例只有在接收到连接状态检测模块131的触发信号时,才生成老化确认信号以进而控制启动芯片与老化板之间的老化测试,有效避免了老化板和芯片在连接失效的情况下进行老化测试。
在一种实施方式中,如图4所示,所述测试控制模块132包括
时钟门控CG、与门AND和触发器D,并且具有用于接收所述触发信号的信号端a和用于接收老化信号的使能信号端b,所述信号端a和使能信号端b通过与门连接至触发器D;所述使能信号端b还连接时钟门控CG,当所述使能信号端b接收到老化信号时,所述时钟门控导通;
所述触发器D,用于在时钟门控CG导通后根据所述触发信号和所述老化信号生成老化确认信号。
在该示例下,测试控制模块132由一个带复位的触发器D、一个时钟门控CG、一个与门AND组成,其触发器D的时钟受时钟门控CG的控制,CG的使能端b由老化信号BURNIN_EN直接控制。其它模式下,CG使能无效,D触发器的输出值为复位后的值0,老化确认信号burnin_connect为1。老化信号BURNIN_EN和触发信号Trigger共同控制与门AND的输出,且AND输出端同触发器的D端连接。也就是说,在老化测试模式下,触发器的时钟有效,老化确认信号burnin_connect由触发信号Trigger和老化信号BURNIN_EN共同决定。
所述老化控制模块133,用于根据所述老化确认信号,允许所述芯片老化测试装置对所述芯片进行老化测试。
本实施例中,老化控制模块133在接收到老化确认信号后,控制启动芯片与老化板之间的老化测试,即产生测试信号进入扫描链/存储器开始老化(测试)模式,芯片中触发器的值或者MBIST运行结果可以通过扫描链移出检测,并输出观测信号结果。相对应的,如果芯片管脚与老化板链接状态验证失败,芯片将进入非老化测试模式,老化观测结果会被置为其他指定状态。
在一具体示例中,可以将老化测试模式分为检测芯片连接状态测试模式和非检测芯片连接状态测试模式,如图5(a)和图5(b)所示,采用本申请的技术后,由触发信号Trigger和老化信号BURNIN_EN共同控制电路的老化模式。当BURNIN_EN由0跳变到1时,芯片进入到老化测试模式,此时如果Trigger信号为1,则进入检测芯片连接状态测试模式,如果Trigger信号为0,则进入非检测芯片连接状态测试模式。当BURNIN_EN信号由1跳变为0时,芯片退出老化(测试)模式。
请参照图6,图6为本申请实施例提供的一种芯片老化测试装置的结构示意图之二,在上述实施例的基础上,本示例还考虑到芯片老化测试过程中的信号干扰等问题,通过设置屏蔽模块屏蔽除了进行老化测试所产生的的信号之外的其它信号,使经过处理后的信号更加清晰、准确。如图6所示,所述芯片老化测试装置包括连接状态检测模块131、测试控制模块132、老化控制模块133、屏蔽模块134及扫描链/存储器,其中扫描链/存储器用于进行老化测试并生成观测信号。
需要说明的是,扫描链/存储器是本领域中芯片测试的常用手段,通过在普通触发器前增加一个选择器的方式,将其串联成一条由多个触发器组成的长链。选择器的两个输入,一个来自于扫描输入,另一个来自于组合逻辑,由扫描使能信号控制选择器选择触发器的数据输入来源,在老化测试模式下,扫描使能为1时,芯片处于移位模式。移位模式下,多拍时钟后可以将扫描输入值移入链上触发器中或者将链上触发器中的值移出观测。
此外,芯片的测试设计包含多种测试模式,例如针对IO(Input/Output,输入输出)电参数特性的JTAG测试,IOMAP测试及Nand-Tree测试等,这些测试模式的控制可以使用JTAG设计,对于每种测试模式,需要配置不同的JTAG指令和完成相应指令的数据寄存器的初始化来实现,本实施例对此不再多作赘述。
所述屏蔽模块134,用于发出屏蔽信号,以屏蔽除了进行老化测试所产生的信号之外的其它信号。
在一示例中,测试控制模块在生成老化确认信号后,将该老化确认信号同步传输至屏蔽模块134中,屏蔽模块134可以根据老化确认信号的情况确定是否向老化控制模块133发送屏蔽信号,老化控制模块133可以根据测试控制模块和屏蔽模块发送的信号发出测试信号来控制启动扫描链/存储器的老化测试进程。
基于相同的技术构思,本申请实施例相应还提供一种芯片老化测试方法之一,包括连接状态检测模块、测试控制模块和老化控制模块,其中,所述连接状态检测模块与芯片电连接,如图7所示,所述方法包括步骤S701-S704。
步骤S701、连接状态检测模块在所述芯片放置于老化板的测试座上时检测芯片与老化板之间的连接状态是否正常;若正常,则执行步骤S702,否则结束流程,在一些实施例中,进入非检测芯片连接状态检测模式,此在装置实施例已进行描述,此处不再赘述。
步骤S702、所述连接状态检测模块生成触发信号;
步骤S703、所述测试控制模块根据所述触发信号生成老化确认信号;以及,
步骤S704、所述老化控制模块根据所述老化确认信号生成老化测试信号,并基于所述老化测试信号,允许所述芯片老化测试装置对所述芯片进行老化测试。
在一种实施方式中,步骤S701中连接状态检测模块在所述芯片放置于老化板的测试座上时检测芯片与老化板之间的连接状态是否正常,包括以下步骤:
所述连接检测模块在所述芯片放置于老化板的测试座上时基于接收到的测试指令序列获取所述芯片的译码信息,并基于所述译码信息检测芯片与老化板之间的连接状态是否正常。
在一种实施方式中,所述连接状态检测模块包括控制器、有限状态机和控制发生器,所述控制器分别与所述芯片、所述有限状态机和所述控制发生器电连接,基于所述译码信息检测芯片与老化板之间的连接状态是否正常,在检测为正常时生成触发信号(步骤S701),包括以下步骤:
所述控制器在所述芯片放置于老化板的测试座上时接收测试指令序列,并校验所述测试指令序列是否与用于启动老化测试的预设测试指令序列相同,当校验结果为相同时获取所述芯片的译码信息,并根据所述译码信息检测所述芯片各管脚与所述老化板之间的连接状态是否均为正常,在均为正常时生成控制信号,所述控制信号用于驱动所述有限状态机工作;以及,
所述控制发生器判断所述有限状态机是否达到预设工作状态,若是,则生成触发信号,并将所述触发信号发送至所述测试控制模块中。
在一种实施方式中,所述测试控制模块包括
所述测试控制模块包括时钟门控、与门和触发器,并且具有用于接收所述触发信号的信号端和用于接收老化信号的使能信号端,所述信号端和所述使能信号端通过所述与门连接至所述触发器,所述使能信号端还连接时钟门控,当所述使能信号端接收到老化信号时,所述时钟门控导通;
,其中,所述测试控制模块根据所述触发信号生成老化确认信号(步骤S702),包括以下步骤:
所述信号端接收所述触发信号;
所述使能信号端接收老化信号;
所述触发器在时钟门控导通后根据所述触发信号和所述老化信号生成老化确认信号。
在一种实施方式中,还包括屏蔽模块,在所述连接状态检测模块生成触发信号之后,所述方法还包括以下步骤:
所述屏蔽模块发出屏蔽信号,以屏蔽除了进行老化测试所产生的信号之外的其它信号。
需要说明的是,本申请实施例所提供的方法各步骤的原理在上述装置实施例中已进行详述,此处不再赘述。
结合上述装置实施例的内容,请参照图8,图8为本申请实施例提供的芯片老化测试方法的流程示意图之二,首先对芯片进行上电,用户进行模式选择,如果输出信号为BURNIN_EN=1则选择老化(测试)模式,如果输出信号为BURNIN_EN=0则选择其他模式,在老化模式下,首先进行管脚状态验证(即连接状态检测),如果验证通过则进入检测芯片连接状态老化模式,未通过则进入非检测芯片连接状态老化模式。具体而言,
芯片完成上电操作进入工作模式后,将BURNIN_EN信号置为0,芯片会进入非老化的模式。非老化的模式下的操作与管脚状态验证无关,无论使用者是否进行管脚状态验证,或者是否验证通过,管脚状态验证模块产生的触发信号都不会对当前操作造成影响。
芯片上电后,若想进入检测芯片连接状态老化模式,将BURNIN_EN信号置为1进入老化模式,使用者在老化模式下进行管脚状态验证,并且在管脚状态验证通过后,芯片将切换至检测芯片连接状态的老化模式。
在进入检测芯片连接状态老化模式过程中,连接状态检测模块产生的触发信号会送入测试控制模块中,测试控制模块产生相应的老化确认信号,屏蔽模块可以进一步判断是否需要对老化输出结果处理。可见,检测芯片连接状态老化模式下测试输出结果为经过信号屏蔽的原始结果,非检测芯片连接状态老化模式下测试输出结果为需要经过处理的结果。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本申请的真正范围和精神由下面的权利要求书指出。
应当理解的是,本申请并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。
Claims (10)
1.一种芯片老化测试装置,其特征在于,包括连接状态检测模块、测试控制模块和老化控制模块,其中,
所述连接状态检测模块与芯片电连接,用于在所述芯片放置于老化板的测试座上时检测芯片与老化板之间的连接状态是否正常,在检测为正常时生成触发信号;
所述测试控制模块,用于根据所述触发信号生成老化确认信号;以及,
所述老化控制模块,用于根据所述老化确认信号,允许所述芯片老化测试装置对所述芯片进行老化测试。
2.根据权利要求1所述的装置,其特征在于,所述连接状态检测模块具体用于,在所述芯片放置于老化板的测试座上时基于接收到的测试指令序列获取所述芯片的译码信息,并基于所述译码信息检测芯片与老化板之间的连接状态是否正常。
3.根据权利要求2所述的装置,其特征在于,所述连接状态检测模块包括控制器、有限状态机和控制发生器,所述控制器分别与所述芯片、所述有限状态机和所述控制发生器电连接;
所述控制器,用于在所述芯片放置于老化板的测试座上时接收测试指令序列,并校验所述测试指令序列是否与用于启动老化测试的预设测试指令序列相同,当校验结果为相同时获取所述芯片的译码信息,并根据所述译码信息检测所述芯片各管脚与所述老化板之间的连接状态是否均为正常,在均为正常时生成控制信号,所述控制信号用于驱动所述有限状态机工作;
所述控制发生器用于在所述有限状态机达到预设工作状态时生成触发信号,并将所述触发信号发送至所述测试控制模块中。
4.根据权利要求1所述的装置,其特征在于,所述测试控制模块包括时钟门控、与门和触发器,并且具有用于接收所述触发信号的信号端和用于接收老化信号的使能信号端,所述信号端和使能信号端通过与门连接至触发器;所述使能信号端还连接时钟门控,当所述使能信号端接收到老化信号时,所述时钟门控导通;
所述触发器,用于在时钟门控导通后根据所述触发信号和所述老化信号生成老化确认信号。
5.根据权利要求1所述的装置,其特征在于,还包括屏蔽模块,
所述屏蔽模块,用于发出屏蔽信号,以屏蔽除了进行老化测试所产生的信号之外的其它信号。
6.一种芯片老化测试方法,其特征在于,包括连接状态检测模块、测试控制模块和老化控制模块,其中,所述连接状态检测模块与芯片电连接,所述方法包括:
所述连接状态检测模块在所述芯片放置于老化板的测试座上时检测芯片与老化板之间的连接状态是否正常,在检测为正常时生成触发信号;
所述测试控制模块根据所述触发信号生成老化确认信号;以及,
所述老化控制模块根据所述老化确认信号生成老化测试信号,并根据所述老化测试信号允许所述芯片老化测试装置对所述芯片进行老化测试。
7.根据权利要求6所述的方法,其特征在于,所述连接状态检测模块在所述芯片放置于老化板的测试座上时检测芯片与老化板之间的连接状态是否正常,包括:
所述连接检测模块在所述芯片放置于老化板的测试座上时基于接收到的测试指令序列获取所述芯片的译码信息,并基于所述译码信息检测芯片与老化板之间的连接状态是否正常。
8.根据权利要求7所述的方法,其特征在于,所述连接状态检测模块包括控制器、有限状态机和控制发生器,所述控制器分别与所述芯片、所述有限状态机和所述控制发生器电连接,基于所述译码信息检测芯片与老化板之间的连接状态是否正常,在检测为正常时生成触发信号,包括:
所述控制器在所述芯片放置于老化板的测试座上时接收测试指令序列,并校验所述测试指令序列是否与用于启动老化测试的预设测试指令序列相同,当校验结果为相同时获取所述芯片的译码信息,并根据所述译码信息检测所述芯片各管脚与所述老化板之间的连接状态是否均为正常,在均为正常时生成控制信号,所述控制信号用于驱动所述有限状态机工作;以及,
所述控制发生器判断所述有限状态机是否达到预设工作状态,若是,则生成触发信号,并将所述触发信号发送至所述测试控制模块中。
9.根据权利要求6所述的方法,其特征在于,所述测试控制模块包括时钟门控、与门和触发器,并且具有用于接收所述触发信号的信号端和用于接收老化信号的使能信号端,所述信号端和所述使能信号端通过所述与门连接至所述触发器,所述使能信号端还连接时钟门控,当所述使能信号端接收到老化信号时,所述时钟门控导通;
其中,所述测试控制模块根据所述触发信号生成老化确认信号,包括:
所述信号端接收所述触发信号;
所述使能信号端接收老化信号;
所述触发器在时钟门控导通后根据所述触发信号和所述老化信号生成老化确认信号。
10.根据权利要求6所述的方法,其特征在于,还包括屏蔽模块,在所述连接状态检测模块生成触发信号之后,所述方法还包括:
所述屏蔽模块发出屏蔽信号,以屏蔽除了进行老化测试所产生的信号之外的其它信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211682941.9A CN115877182A (zh) | 2022-12-27 | 2022-12-27 | 芯片老化测试装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211682941.9A CN115877182A (zh) | 2022-12-27 | 2022-12-27 | 芯片老化测试装置及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115877182A true CN115877182A (zh) | 2023-03-31 |
Family
ID=85754715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211682941.9A Pending CN115877182A (zh) | 2022-12-27 | 2022-12-27 | 芯片老化测试装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115877182A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116699372A (zh) * | 2023-08-08 | 2023-09-05 | 北京燧原智能科技有限公司 | 一种芯片老化测试电路 |
CN117521588A (zh) * | 2024-01-08 | 2024-02-06 | 深圳中安辰鸿技术有限公司 | 预防集成电路的非均匀老化的控制方法及装置和处理芯片 |
-
2022
- 2022-12-27 CN CN202211682941.9A patent/CN115877182A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116699372A (zh) * | 2023-08-08 | 2023-09-05 | 北京燧原智能科技有限公司 | 一种芯片老化测试电路 |
CN116699372B (zh) * | 2023-08-08 | 2023-11-07 | 北京燧原智能科技有限公司 | 一种芯片老化测试电路 |
CN117521588A (zh) * | 2024-01-08 | 2024-02-06 | 深圳中安辰鸿技术有限公司 | 预防集成电路的非均匀老化的控制方法及装置和处理芯片 |
CN117521588B (zh) * | 2024-01-08 | 2024-05-10 | 深圳中安辰鸿技术有限公司 | 预防集成电路的非均匀老化的控制方法及装置和处理芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115877182A (zh) | 芯片老化测试装置及方法 | |
US5937154A (en) | Manufacturing functional testing of computing devices using microprogram based functional tests applied via the devices own emulation debug port | |
EP0882239B1 (en) | Assembly and method for testing integrated circuit devices | |
US7934134B2 (en) | Method and apparatus for performing logic built-in self-testing of an integrated circuit | |
US7036062B2 (en) | Single board DFT integrated circuit tester | |
CN109406902B (zh) | 逻辑扫描老化测试*** | |
US7761751B1 (en) | Test and diagnosis of semiconductors | |
US7272767B2 (en) | Methods and apparatus for incorporating IDDQ testing into logic BIST | |
US5487074A (en) | Boundary scan testing using clocked signal | |
WO2018144561A1 (en) | Automatic test equipment method for testing system in a package devices | |
US20180340977A1 (en) | Efficient test architecture for multi-die chips | |
CN110907798A (zh) | 集成SoC的交换芯片的测试验证板、测试装置及方法 | |
US7096397B2 (en) | Dft technique for avoiding contention/conflict in logic built-in self-test | |
EP0849678B1 (en) | A system and method for testing electronic devices | |
US20090228751A1 (en) | method for performing logic built-in-self-test cycles on a semiconductor chip and a corresponding semiconductor chip with a test engine | |
KR20070086393A (ko) | 고전압 기능부를 가진 핀 전자기기 | |
EP0120446A2 (en) | Digital equipment tester | |
US7089473B2 (en) | Method and apparatus for testing a circuit using a die frame logic analyzer | |
US20120137187A1 (en) | System and method for scan testing integrated circuits | |
CN112527710B (zh) | 一种jtag数据捕获分析*** | |
CN115078968A (zh) | 芯片测试电路、自测试芯片及芯片测试*** | |
US20070186131A1 (en) | Low cost imbedded load board diagnostic test fixture | |
US7120842B2 (en) | Mechanism to enhance observability of integrated circuit failures during burn-in tests | |
Eklow et al. | IEEE 1149.6-a practical perspective | |
Ungar et al. | Effective use of Reconfigurable Synthetic Instruments in Automatic Testing of Input/Output (I/O) Buses |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |