CN113238145A - 一种数模混合集成电路测试装置及测试方法 - Google Patents
一种数模混合集成电路测试装置及测试方法 Download PDFInfo
- Publication number
- CN113238145A CN113238145A CN202110667196.XA CN202110667196A CN113238145A CN 113238145 A CN113238145 A CN 113238145A CN 202110667196 A CN202110667196 A CN 202110667196A CN 113238145 A CN113238145 A CN 113238145A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- module
- test
- digital
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 260
- 239000000523 sample Substances 0.000 claims abstract description 34
- 239000011111 cardboard Substances 0.000 claims abstract description 12
- 230000002093 peripheral effect Effects 0.000 claims description 19
- 238000004088 simulation Methods 0.000 claims description 14
- 238000007664 blowing Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000005070 sampling Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000011990 functional testing Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101000766246 Homo sapiens Probable E3 ubiquitin-protein ligase MID2 Proteins 0.000 description 1
- 102100026310 Probable E3 ubiquitin-protein ligase MID2 Human genes 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000013112 stability test Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/3167—Testing of combined analog and digital circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及集成电路测试技术领域,具体公开了一种数模混合集成电路测试装置,其中,包括:测试***、DUT板、针卡板和探针台,DUT板安装在测试***上,针卡板安装在探针台上,探针台设置在测试***内,DUT板通过针卡板与探针台电连接,DUT板能够承载被测集成电路数字模块和被测集成电路模拟模块;测试***用于存储并提供测试资源;探针台能够获取测试***内的测试资源;DUT板能够通过针卡板获取所述测试资源,以实现对被测集成电路数字模块和被测集成电路模拟模块的单独测试。本发明提供的数模混合集成电路测试方法。本发明提供的数模混合集成电路测试装置提高了测试效率,降低了测试成本。
Description
技术领域
本发明涉及集成电路测试技术领域,尤其涉及一种数模混合集成电路测试装置及一种数模混合集成电路测试方法。
背景技术
随着集成电路应用场景复杂程度增加,单纯的数字电路和模拟电路难以满足应用场景的需求,集成电路设计技术朝着数模混合的方向发展,给集成电路测试量产带来极大的挑战。
ATE(Automatic Test Equipment)测试***内部的模拟测试板卡和数字测试板卡的数量是恒定的,假如需要在测试过程中最大化地减少成本,就需要最大化地增加集成电路测试的site数量,但是ATE测试***测试资源有限,有部分ATE测试***模拟测试板卡偏多,有部分ATE测试***数字测试板卡偏多,假如集成电路中模数模块同时测试时,由于测试site数有限,会导致测试成本增加。
因此,如何提供一种测试效率高且测试成本低的测试方式成为本领域技术人员亟待解决的技术问题。
发明内容
本发明提供了一种数模混合集成电路测试装置及一种数模混合集成电路测试方法,解决相关技术中存在的测试效率低且成本高的问题。
作为本发明的第一个方面,提供一种数模混合集成电路测试装置,其中,包括:测试***、DUT板、针卡板和探针台,所述DUT板安装在所述测试***上,所述针卡板安装在所述探针台上,所述探针台设置在所述测试***内,所述DUT板通过所述针卡板与所述探针台电连接,所述DUT板能够承载被测集成电路数字模块和被测集成电路模拟模块;
所述测试***用于存储并提供测试资源;
所述探针台能够获取所述测试***内的测试资源;
所述DUT板能够通过所述针卡板获取所述测试资源,以实现对被测集成电路数字模块和被测集成电路模拟模块的单独测试。
进一步地,所述DUT板包括:羊角模块、继电器模块、熔丝模块和测试***模块,所述羊角模块与所述继电器模块电连接,所述继电器模块与所述测试***模块电连接,所述熔丝模块与所述测试***模块电连接,
所述羊角模块用于连接所述DUT板和所述测试***,并能够使得所述测试***内的测试资源和被测集成电路数字模块或被测集成电路模拟模块连接;
所述继电器模块用于根据预设测试规范选择熔丝烧断的点;
所述熔丝模块用于烧断熔丝;
所述测试***模块用于保护被测集成电路数字模块和被测集成电路模拟模块。
进一步地,所述测试***模块包括由电容、电阻、双刀双掷开关和单刀双掷开关组成的电路结构。
进一步地,所述DUT板与所述针卡板之间通过连接线连接。
进一步地,所述测试***的型号与所述被测集成电路数字模块和被测集成电路模拟模块的测试数量相关。
进一步地,当所述被测集成电路数字模块为20site时,所述测试***包括型号为Chroma3380P的测试***;当所述被测集成电路模拟模块为4site时,所述测试***包括型号为Acco8200的测试***。
进一步地,所述探针台包括型号为UF3000的探针台。
作为本发明的另一个方面,提供一种数模混合集成电路测试方法,用于实现前文所述的数模混合集成电路测试装置,其中,包括:
DUT板根据被测集成电路的类型获取测试***的测试资源,所述被测集成电路的类型包括被测集成电路数字模块和被测集成电路模拟模块;
当被测集成电路的类型为被测集成电路数字模块时,所述DUT板根据获取到的对应测试资源实现对所述被测集成电路数字模块的测试;
当被测集成电路的类型为被测集成电路模拟模块时,所述DUT板根据获取到的对应测试资源实现对所述被测集成电路模拟模块的测试;
所述DUT板单独实现对被测集成电路数字模块和被测集成电路模拟模块的测试。
本发明提供的数模混合集成电路测试装置,通过DUT板实现单独对被测集成电路数字模块和被测集成电路模拟模块的测试,也就是由原来的被测集成电路数字模块和被测集成电路模拟模块的并行测试改进为现在的串行测试,可以实现同时测试被测集成电路数字模块20site的测试,或者同时测试被测集成电路模拟模块4site的测试。与现有技术相比,提高了测试效率,降低了测试成本。
附图说明
附图是用来提供对本发明的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本发明,但并不构成对本发明的限制。
图1为本发明提供的数模混合集成电路测试装置的结构示意图。
图2为本发明提供的DUT板的电路结构图。
图3为本发明提供的20site测试流程示意图。
图4为本发明提供的4site测试流程示意图。
图5为本发明提供的集成电路数字模块输出波形采样示意图。
图6为本发明提供的集成电路数字模块输出波形异常示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包括,例如,包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本实施例中提供了一种数模混合集成电路测试装置,图1是根据本发明实施例提供的数模混合集成电路测试装置的结构示意图,如图1所示,包括:
测试***100、DUT(Device Under Test)板200、针卡板300和探针台400,所述DUT板200安装在所述测试***100上,所述针卡板300安装在所述探针台400上,所述探针台400设置在所述测试***100内,所述DUT板200通过所述针卡板300与所述探针台400电连接,所述DUT板200能够承载被测集成电路数字模块和被测集成电路模拟模块(图1中所示的被测集成电路600其具体可以为数字模块,也可以为模拟模块);
所述测试***100用于存储并提供测试资源;
所述探针台400能够获取所述测试***内的测试资源;
所述DUT板200能够通过所述针卡板300获取所述测试资源,以实现对被测集成电路数字模块和被测集成电路模拟模块的单独测试。
需要说明的是,在本发明实施例中,所需要的测试资源包括:模拟电源,数字电源,数字通道,模拟通道。
本发明实施例提供的数模混合集成电路测试装置,通过DUT板实现单独对被测集成电路数字模块和被测集成电路模拟模块的测试,也就是由原来的被测集成电路数字模块和被测集成电路模拟模块的并行测试改进为现在的串行测试,可以实现同时测试被测集成电路数字模块20site的测试,或者同时测试被测集成电路模拟模块4site的测试。与现有技术相比,提高了测试效率,降低了测试成本。
需要说明的是,所述DUT板200与所述针卡板300之间通过连接线500连接。
具体地,如图2所示,所述DUT板200包括:羊角模块210、继电器模块220、熔丝模块230和测试***模块240,所述羊角模块210与所述继电器模块220电连接,所述继电器模块220与所述测试***模块240电连接,所述熔丝模块230与所述测试***模块240电连接,
所述羊角模块用于连接所述DUT板和所述测试***,并能够使得所述测试***内的测试资源和被测集成电路数字模块或被测集成电路模拟模块连接;
所述继电器模块用于根据预设测试规范选择熔丝烧断的点;
所述熔丝模块用于烧断熔丝;
所述测试***模块用于保护被测集成电路数字模块和被测集成电路模拟模块。
进一步具体地,如图2所示,所述测试***模块包括由电容、电阻、双刀双掷开关和单刀双掷开关组成的电路结构。
通过对继电器上电,对熔丝模块进行选择,选择需要烧断的熔丝,完成参数的修调。在本发明实施例中熔丝、***模块、继电器模块由2site升级为8site;依据新构建的DUT板,对熔丝、***模块、继电器模块等进行重新布局,以利于连接布线,减少成本。
具体地,所述测试***的型号与所述被测集成电路数字模块和被测集成电路模拟模块的测试数量相关。
优选地,当所述被测集成电路数字模块为20site时,所述测试***包括型号为Chroma3380P的测试***;当所述被测集成电路模拟模块为4site时,所述测试***包括型号为Acco8200的测试***。
优选地,所述探针台包括型号为UF3000的探针台。
应当理解的是,由于现有技术中的测试***数字测试资源较多,模拟测试资源较少,因此,在本发明实施例中,将集成电路数字模块和模拟模块分开测试,提高测试效率,将集成电路数字模块放置在Chroma3380P上测试,测试site数达到20site;将集成电路的模拟模块放置在Acco8200上测试,测试site数达到4site。
综上,本发明实施例提供的数模混合集成电路测试装置,通过改进DUT板,使得数模混合集成电路2site同测,升级为集成电路数字模块20site同测,集成电路模拟模块4site同测,从而提高了集成电路的量产测试效率。
作为本发明的另一实施例,提供一种数模混合集成电路测试方法,用于实现前文所述的数模混合集成电路测试装置,其中,包括:
DUT板根据被测集成电路的类型获取测试***的测试资源,所述被测集成电路的类型包括被测集成电路数字模块和被测集成电路模拟模块;
当被测集成电路的类型为被测集成电路数字模块时,所述DUT板根据获取到的对应测试资源实现对所述被测集成电路数字模块的测试;
当被测集成电路的类型为被测集成电路模拟模块时,所述DUT板根据获取到的对应测试资源实现对所述被测集成电路模拟模块的测试;
所述DUT板单独实现对被测集成电路数字模块和被测集成电路模拟模块的测试。
具体地,在本发明实施例中,所述数模混合集成电路测试方法具体可以包括:
设计集成电路数字模块20site测试DUT板,开发20site测试程序;设计集成电路模拟模块4site测试DUT板,开发4site测试程序,具体的测试装置如图1所示,所述测试装置包括测试***、DUT(Device Under Test)板、连接线、针卡板、探针台;DUT板安装在测试***上,DUT板通过连接线与针卡板连接,针卡板安装在探针台上,通过操作探针台实现被测晶圆获取测试***的测试资源。
所述数模混合高端集成电路2site测试硬件板卡、测试程序包括:
2site测试硬件板卡、测试程序是基于Chroma3380P测试***完成的,测试硬件板卡主要包括DUT(Device Under Test)板、探针卡等,测试程序包括集成电路模拟模块和数字模块的测试。
测试程序所需要的测试资源包括:模拟电源,数字电源,数字通道,模拟通道。
20site测试程序包括:
20site测试硬件板卡、测试程序是基于Chrma3380P测试***完成的,测试硬件板卡主要包括DUT(Device Under Test)板、探针卡等,测试程序主要针对集成电路数字模块进行测试。测试流程如图3所示,具体包括Test_OS、MCU_DFT_TEST、Digital_DFT_TEST、IFR_BIST等。
由于集成电路数字模块的DUT板无***模块,因此只需要基于PCB板中的布线,直接将测试电路和测试***的资源连接即可。
开发4site测试程序包括:
4site测试硬件板卡、测试程序是基于Acco8200测试***完成,测试硬件板卡主要包括DUT(Device Under Test)板、探针卡等,测试程序主要针对集成电路数字模块进行测试。测试流程如图4所示,具体包括Test_OS、Test_Vrefcv_bef、Test_Vrefcv_TRIM1等。
集成电路模拟模块的DUT板***电路、元器件较多,具体包括继电器、电容、电阻、单刀双掷开关、双刀双掷开关等。
所述Chrma3380P测试***包括:512个通道,32个电源;
所述Acco8200测试***包括:4块FOVI板卡,32个电源;
所述集成电路数字模块进行测试,主要进行测试向量验证测试,其中综合运用内建自测试(BIST)、DFT等测试手段实现数字模块的高故障覆盖率测试,实现EEP、MTP、MCU等多个模块的测试。
所述开发20site测试程序包括:通过迭代法更换采样点技术手段,具体如图5所示,通过迭代更换采样点,实现20site程序功能稳定测试;在功能测试过程中由于多site同测,部分site的基准电压会随着其它site的波形翻转而上升,导致了部分功能测试不准确,具体如图6所示,应用Chroma3380P测试***软件,通过改进测试算法,将部分功能由并行测试改成串行测试,保证测试稳定性。
本发明提供的数模混合集成电路测试方法,针对现有技术中的基于Chroma3380P测试***开发2site数字、模拟模块测试程序;在此基础上,基于Chroma3380P测试***开发集成电路数字模块20site测试程序;基于Acco8200测试***开发集成电路模拟模块4site测试程序;从2site测试程序升级为20site数字模块、4site模拟模块测试程序,提高了测试效率,降低了测试成本。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (8)
1.一种数模混合集成电路测试装置,其特征在于,包括:测试***、DUT板、针卡板和探针台,所述DUT板安装在所述测试***上,所述针卡板安装在所述探针台上,所述探针台设置在所述测试***内,所述DUT板通过所述针卡板与所述探针台电连接,所述DUT板能够承载被测集成电路数字模块和被测集成电路模拟模块;
所述测试***用于存储并提供测试资源;
所述探针台能够获取所述测试***内的测试资源;
所述DUT板能够通过所述针卡板获取所述测试资源,以实现对被测集成电路数字模块和被测集成电路模拟模块的单独测试。
2.根据权利要求1所述的数模混合集成电路测试装置,其特征在于,所述DUT板包括:羊角模块、继电器模块、熔丝模块和测试***模块,所述羊角模块与所述继电器模块电连接,所述继电器模块与所述测试***模块电连接,所述熔丝模块与所述测试***模块电连接,
所述羊角模块用于连接所述DUT板和所述测试***,并能够使得所述测试***内的测试资源和被测集成电路数字模块或被测集成电路模拟模块连接;
所述继电器模块用于根据预设测试规范选择熔丝烧断的点;
所述熔丝模块用于烧断熔丝;
所述测试***模块用于保护被测集成电路数字模块和被测集成电路模拟模块。
3.根据权利要求2所述的数模混合集成电路测试装置,其特征在于,所述测试***模块包括由电容、电阻、双刀双掷开关和单刀双掷开关组成的电路结构。
4.根据权利要求1所述的数模混合集成电路测试装置,其特征在于,所述DUT板与所述针卡板之间通过连接线连接。
5.根据权利要求1所述的数模混合集成电路测试装置,其特征在于,所述测试***的型号与所述被测集成电路数字模块和被测集成电路模拟模块的测试数量相关。
6.根据权利要求5所述的数模混合集成电路测试装置,其特征在于,当所述被测集成电路数字模块为20site时,所述测试***包括型号为Chroma3380P的测试***;当所述被测集成电路模拟模块为4site时,所述测试***包括型号为Acco8200的测试***。
7.根据权利要求1所述的数模混合集成电路测试装置,其特征在于,所述探针台包括型号为UF3000的探针台。
8.一种数模混合集成电路测试方法,用于实现权利要求1至7中任意一项所述的数模混合集成电路测试装置,其特征在于,包括:
DUT板根据被测集成电路的类型获取测试***的测试资源,所述被测集成电路的类型包括被测集成电路数字模块和被测集成电路模拟模块;
当被测集成电路的类型为被测集成电路数字模块时,所述DUT板根据获取到的对应测试资源实现对所述被测集成电路数字模块的测试;
当被测集成电路的类型为被测集成电路模拟模块时,所述DUT板根据获取到的对应测试资源实现对所述被测集成电路模拟模块的测试;
所述DUT板单独实现对被测集成电路数字模块和被测集成电路模拟模块的测试。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110667196.XA CN113238145A (zh) | 2021-06-16 | 2021-06-16 | 一种数模混合集成电路测试装置及测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110667196.XA CN113238145A (zh) | 2021-06-16 | 2021-06-16 | 一种数模混合集成电路测试装置及测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113238145A true CN113238145A (zh) | 2021-08-10 |
Family
ID=77140056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110667196.XA Pending CN113238145A (zh) | 2021-06-16 | 2021-06-16 | 一种数模混合集成电路测试装置及测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113238145A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115078968A (zh) * | 2022-06-15 | 2022-09-20 | 上海类比半导体技术有限公司 | 芯片测试电路、自测试芯片及芯片测试*** |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1385710A (zh) * | 2001-05-11 | 2002-12-18 | 株式会社鼎新 | 用于混合信号测试的事件测试器结构 |
US6625557B1 (en) * | 1998-07-10 | 2003-09-23 | Ltx Corporation | Mixed signal device under test board interface |
CN102214552A (zh) * | 2011-05-10 | 2011-10-12 | 北京确安科技股份有限公司 | 一种用于多site并行测试的site良率统计方法 |
CN203658400U (zh) * | 2013-12-25 | 2014-06-18 | 北京确安科技股份有限公司 | 一种数模混合芯片晶圆级测试的探卡公板 |
CN108333395A (zh) * | 2018-03-29 | 2018-07-27 | 无锡品测科技有限公司 | 一种基于晶圆测试设计的探针卡基板 |
CN108878306A (zh) * | 2018-08-02 | 2018-11-23 | 江苏七维测试技术有限公司 | 一种多工位集成电路熔丝修调测试***及其修调方法 |
CN111044878A (zh) * | 2018-10-15 | 2020-04-21 | 紫光同芯微电子有限公司 | 一种基于ate***的集成电路测试与监控方法 |
-
2021
- 2021-06-16 CN CN202110667196.XA patent/CN113238145A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6625557B1 (en) * | 1998-07-10 | 2003-09-23 | Ltx Corporation | Mixed signal device under test board interface |
CN1385710A (zh) * | 2001-05-11 | 2002-12-18 | 株式会社鼎新 | 用于混合信号测试的事件测试器结构 |
CN102214552A (zh) * | 2011-05-10 | 2011-10-12 | 北京确安科技股份有限公司 | 一种用于多site并行测试的site良率统计方法 |
CN203658400U (zh) * | 2013-12-25 | 2014-06-18 | 北京确安科技股份有限公司 | 一种数模混合芯片晶圆级测试的探卡公板 |
CN108333395A (zh) * | 2018-03-29 | 2018-07-27 | 无锡品测科技有限公司 | 一种基于晶圆测试设计的探针卡基板 |
CN108878306A (zh) * | 2018-08-02 | 2018-11-23 | 江苏七维测试技术有限公司 | 一种多工位集成电路熔丝修调测试***及其修调方法 |
CN111044878A (zh) * | 2018-10-15 | 2020-04-21 | 紫光同芯微电子有限公司 | 一种基于ate***的集成电路测试与监控方法 |
Non-Patent Citations (2)
Title |
---|
徐彦峰等: "一种混合信号测试***的设计及实现", 《电子与封装》 * |
魏淑华等: "SoC中混合信号测试与可测性设计研究", 《第六届中国测试学会会议论文集(CTC2010》 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115078968A (zh) * | 2022-06-15 | 2022-09-20 | 上海类比半导体技术有限公司 | 芯片测试电路、自测试芯片及芯片测试*** |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60200992T2 (de) | "Timing"-Kalibrierung und -Verifikation von Testern für elektronische Schaltungen | |
CN110268277B (zh) | 用于印刷电路板的功能性测试器,以及相关的***和方法 | |
US7112969B1 (en) | Electrical interconnect interface and wire harness test and test development system and method | |
TWI418792B (zh) | 便利待測裝置之電氣或電子測試的設備 | |
US11592464B2 (en) | Universal mate-in cable interface system | |
CN210380880U (zh) | 一种车载以太网测试*** | |
CN101315411A (zh) | 用于测试电路组合的***、方法和装置 | |
US7511517B2 (en) | Semi-automatic multiplexing system for automated semiconductor wafer testing | |
US7378862B2 (en) | Method and apparatus for eliminating automated testing equipment index time | |
CN106896318B (zh) | 直接数字频率合成器电路动态参数测试***及方法 | |
CN113238145A (zh) | 一种数模混合集成电路测试装置及测试方法 | |
US5751151A (en) | Integrated circuit test apparatus | |
EP1836501A1 (en) | Allocating device testing resources | |
US6876214B2 (en) | Method and apparatus for configurable hardware augmented program generation | |
US5936415A (en) | Method and apparatus for a pin-configurable integrated circuit tester board | |
CN101403765A (zh) | 用于在线测试***的节点扩展器 | |
US6784675B2 (en) | Wireless test fixture adapter for printed circuit assembly tester | |
Ćatić et al. | An automated environment for hardware testing using PXI instrumentation and LabVIEW software | |
US20150168482A1 (en) | Configurable test equipment | |
CN221633778U (zh) | 一种车载网络自动化测试*** | |
KR102601061B1 (ko) | 브레이크 아웃 박스 | |
CN114325341B (zh) | 电路板的测试设备以及测试*** | |
US8044675B2 (en) | Testing apparatus with high efficiency and high accuracy | |
ES2864729T3 (es) | Banco y software para probar un equipo eléctrico, en especial un ordenador | |
US20060087331A1 (en) | System and method for a multisite, integrated, combination probe card and spider card |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210810 |