CN115064488B - 一种芯片互连封装结构及其制备方法 - Google Patents
一种芯片互连封装结构及其制备方法 Download PDFInfo
- Publication number
- CN115064488B CN115064488B CN202210990786.0A CN202210990786A CN115064488B CN 115064488 B CN115064488 B CN 115064488B CN 202210990786 A CN202210990786 A CN 202210990786A CN 115064488 B CN115064488 B CN 115064488B
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- plastic packaging
- interconnection
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明公开了一种芯片互连封装结构及其制备方法,属于芯片封装技术领域,包括:在载板上分离贴装正反面颠倒的第一芯片、第二芯片;对两颗芯片进行第一次塑封;对第一塑封层两侧贯穿开孔,并对第一芯片的背面、第二芯片正面的第一焊盘处对应的第一塑封层开设盲孔;向第一通孔中填充导电块;对导电块、第一芯片的背面、第二芯片正面的第一焊盘进行互连;进行第二次塑封;去除载板;进行第三次塑封;对第三塑封层开孔,以引出引脚以及第三焊盘。本发明能够实现多芯片双面互连,且封装结构产品更加薄型化;通过导电块引出第三焊盘,实现了多芯片的一体化互连,芯片互连寄生电阻更小。
Description
技术领域
本发明涉及芯片封装技术领域,尤其涉及一种芯片互连封装结构及其制备方法。
背景技术
双面互连封装技术是将芯片背面贴装在引线框架上,芯片正面通过布线连接到相邻引线框架,使芯片正面与相邻引线框架上贴装的芯片背面连通,以此实现芯片双面互连。然而采用上述方法进行芯片互连封装后的产品不能做到很薄(包含引线框架厚度),且由于引线框架面积有限限制了互连的芯片数量,进而无法扩充更多芯片;另外,基于引线键合方式连接两个芯片,会导致最后形成的互连结构寄生阻值较大,影响产品整体特性。
此外,现有技术将第一芯片贴装于载板上,并将第一芯片塑封形成第一塑封层,为实现第一芯片与第二芯片间的互连,此时需在第一塑封层上开设凹槽并重新布线,使第一芯片正面与第二芯片背面经第一重布线层实现互连,然而跨凹槽布线金属容易断裂,可靠性不佳;且通过重布线方式实现芯片互连仍会在一定程度上增大整个互连结构的寄生电阻。
发明内容
本发明的目的在于克服现有技术的问题,提供一种芯片互连封装结构及其制备方法。
本发明的目的是通过以下技术方案来实现的:一种芯片互连封装结构的制备方法,所述方法包括以下步骤:
在载板上分离贴装正反面颠倒的第一芯片、第二芯片,第一芯片的背面朝上,第二芯片的正面朝上;
对第一芯片、第二芯片进行第一次塑封,形成第一塑封层;
对第一塑封层两侧贯穿开孔,得到停留于载板表面的第一通孔;对第一塑封层中间部分开孔,得到停留在第一芯片的背面的第一盲孔以及停留在第二芯片正面的第一焊盘的第二盲孔;
向第一通孔中填充导电块;
对导电块、第一芯片的背面、第二芯片正面的第一焊盘进行互连,形成互连布线金属;
在当前封装结构的表面进行第二次塑封,得到第二塑封层;
去除载板;
在当前封装结构的底面进行第三次塑封,得到第三塑封层;
对第三塑封层开孔,得到露出导电块的第二通孔以及露出第一芯片正面的第二焊盘的第三通孔;
从导电块、第一芯片正面的第二焊盘处依次引出芯片的引脚以及第三焊盘。
在一示例中,所述第一塑封层高度大于第一芯片、第二芯片的厚度。
在一示例中,所述第一芯片、第二芯片经临时键合胶贴装于载板表面。
在一示例中,采用镭射工艺在第一塑封层两侧、第一芯片的背面、第二芯片的正面开孔。
在一示例中,所述向第一通孔中填充导电块包括以下子步骤:
在当前封装结构表面溅射第一种子层;
采用第一光刻胶对第一种子层进行掩膜处理,露出第一通孔位置对应的第一种子层;
在第一通孔位置对应的第一种子层上进行电镀处理;
去除第一光刻胶以及第一通孔位置外多余的第一种子层。
在一示例中,所述对导电块、第一芯片的背面、第二芯片正面的第一焊盘进行互连包括以下子步骤:
在当前封装结构表面溅射第二种子层;
采用第二光刻胶对第二种子层进行掩膜处理,露出导电块、第一芯片的背面以及第二芯片正面的第一焊盘位置处对应的第二种子层;
在导电块、第一芯片的背面以及第二芯片正面的第一焊盘位置对应的第二种子层上进行电镀处理;
去除第二光刻胶以及导电块、第一芯片的背面和第二芯片正面的第一焊盘位置外多余的第二种子层。
在一示例中,所述第二塑封层包裹互连布线金属。
在一示例中,所述去除载板后还包括:
对当前封装结构进行翻转,并进行第三次塑封。
在一示例中,所述第三塑封层覆盖第一芯片、第二芯片以及导电块。
需要进一步说明的是,上述方法各示例对应的技术特征可以相互组合或替换构成新的技术方案。
本发明还包括一种芯片互连封装结构,基于上述任一示例或者多个示例组合形成的方法制备得到,该封装结构包括正反面颠倒的第一芯片和第二芯片,第一芯片、第二芯片经第一塑封层进行塑封;
第一塑封层两侧上开设有第一通孔,第一通孔中填充有导电块;第一塑封层上开设有停留在第一芯片的背面的第一盲孔;第一塑封层上开设有停留在第二芯片正面的第一焊盘的第二盲孔;
第一塑封层上设有互连布线金属,用于互连导电块、第一芯片的背面、第二芯片正面的第一焊盘;
互连布线金属上设有第二塑封层;
远离第二塑封层的第一塑封层表面设有第三塑封层;
第三塑封层开设有停留在导电块表面的第二通孔以及停留在第一芯片正面的第二焊盘的第三通孔。
与现有技术相比,本发明有益效果是:
本发明制备的封装结构不包含引线框架,一方面突破了引线框架面积对芯片互连数量的限制,另一方面大大减薄了封装结构厚度;另外,相邻两颗芯片正反颠倒设置并通过互连布线金属实现正反互连,最后通过导电块引出第三焊盘,实现了(多)芯片的一体化互连,无需额外引入引线对芯片进行键合,芯片互连寄生电阻更小,导通电气连接特性稳定。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明,此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,在这些附图中使用相同的参考标号来表示相同或相似的部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。
图1为本发明一示例中的方法流程图;
图2为本发明一示例步骤S1制备得到的封装结构示意图;
图3为本发明一示例步骤S2制备得到的封装结构示意图;
图4为本发明一示例步骤S3制备得到的封装结构示意图;
图5为本发明一示例步骤S4制备得到的封装结构示意图;
图6为本发明一示例步骤S5制备得到的封装结构示意图;
图7为本发明一示例步骤S6制备得到的封装结构示意图;
图8为本发明一示例步骤S7制备得到的封装结构示意图;
图9为本发明一示例步骤S8制备得到的封装结构示意图;
图10为本发明一示例步骤S9制备得到的封装结构示意图;
图11为本发明一示例步骤S10制备得到的封装结构示意图。
图中:1-载板;2-第一芯片;3-第二芯片;4-第一塑封层;5-第一通孔;6-第一盲孔;7-第二盲孔;8-导电块;9-第一焊盘;10-互连布线金属;11-第二塑封层;12-第三塑封层;13-第二通孔;14-第三通孔;15-第二焊盘;16-引脚;17-第三焊盘。
具体实施方式
下面结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,使用序数词 (例如,“第一和第二”、“第一至第四”等 )是为了对物体进行区分,并不限于该顺序,而不能理解为指示或暗示相对重要性。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,属于“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
在一示例中,如图1所示,一种芯片互连封装结构的制备方法,具体包括以下步骤:
S1:如图2所示,在载板1上至少分离贴装正反面颠倒的第一芯片2、第二芯片3,第一芯片2的背面朝上,第二芯片3的正面朝上;其中,载板1包括不限于钢板、玻璃板等。分离贴装表示两颗芯片不直接接触;芯片的正面即刻蚀有电路图形的一面,另一面为芯片背面,当封装结构中封装多颗芯片时,相邻芯片正反面颠倒设置。另外,第一芯片2的背面朝上,即第一芯片2的正面贴装于载板1上;第二芯片3的正面朝上,即第二芯片3的背面贴装于载板1上。
S2:如图3所示,对第一芯片2、第二芯片3进行第一次塑封,形成第一塑封层4;其中,第一塑封层4材料优选为环氧树脂。
S3:如图4所示,对第一塑封层4两侧进行贯穿开孔,得到停留于载板1表面的第一通孔5;对第一塑封层4中间部分(第一芯片2的背面、第二芯片正面的第一焊盘9出对应的第一塑封层4)开孔,得到停留在第一芯片2的背面的第一盲孔6以及停留在第二芯片正面的第一焊盘9的第二盲孔7;
S4:如图5所示,向第一通孔中填充导电块8;
S5:如图6所示,对导电块8、第一芯片2的背面、第二芯片正面的第一焊盘9进行互连,形成互连布线金属10,实现第一芯片2、第二芯片3的双面一体化互连;
S6:如图7所示,在当前封装结构的表面进行第二次塑封,即在互连布线金属10表面进行第二次塑封,得到第二塑封层11;其中,第二塑封层11材料优选为环氧树脂。
S7:如图8所示,去除载板1,具体通过去除临时键合胶进而去除载板1;
S8:如图9所示,在当前封装结构的底面进行第三次塑封,得到第三塑封层12;其中,第三塑封层12材料优选为环氧树脂。
S9:如图10所示,对第三塑封层12开孔,得到露出导电块8的第二通孔13以及露出第一芯片正面的第二焊盘15的第三通孔14;
S10:如图11所示,从导电块8、第一芯片正面的第二焊盘15处依次引出芯片的引脚16以及第三焊盘17。具体地,引脚16设于第二通孔13、第三通孔14中,第三焊盘17设于第三塑封层12表面。其中,第三焊盘17为锡层或铜层,优选为锡层。
本发明制备的封装结构不包含引线框架,一方面突破了引线框架面积对芯片互连数量的限制,另一方面大大减薄了封装结构厚度;另外,相邻两颗芯片正反颠倒设置并通过互连布线金属10实现正反互连,最后通过导电块8引出第三焊盘17,实现了芯片的一体化互连,无需额外引入引线对芯片进行键合,芯片互连寄生电阻更小,导通电气连接特性稳定。
当然,当需要封装多颗互连芯片时,仅需使相邻芯片正反面颠倒设置,第一通孔5仍然设于第一塑封层4两侧,即两个第一通孔5之间设有多个间隔正反颠倒的芯片,相邻芯片依次经互连布线金属10连接,最后通过第一通孔5、第二通孔13、第三通孔14在第三塑封层12表面引出多个第三焊盘17,以此实现多芯片的一体化互连。
在一示例中,第一塑封层4高度大于第一芯片2、第二芯片3的厚度,即第一塑封层4包裹第一芯片2、第二芯片3,甚至更多的芯片。优选地,第一塑封层4一平面与第一芯片正面的第二焊盘15、第二芯片3的背面水平。
在一示例中,第一芯片2、第二芯片3经临时键合胶贴装于载板1表面。具体地,通过临时键合胶临时固定芯片,待芯片经第一塑封层4完成第一次塑封后,可进一步去除临时键合胶,进而去除封装结构中的载板1,以此减薄整个封装结构的厚度。
在一示例中,步骤S3中采用镭射工艺在第一塑封层4两侧、第一芯片2的背面对应的第一塑封层、第二芯片3的正面对应的第一塑封层开孔,进而得到第一通孔5、第一盲孔6和第二盲孔7。
在一示例中,导电块8为Au、Ti、Al、Ni、Cu中任意一种材质或多种材质组合形成的导电块8。其中,多种材质组合表示导电块8分为多个层次导电体,各层导电体可以为相同材质金属或不同材质金属,当然导电块8材质也可以为合金金属。作为一实施例,导电块8包括上层导电体(对应电镀层)与下层导电体(对应第一种子层),上层导电体为Cu材质导电体,下层导电体为Ti材质导电体。作为另一实施例,上层导电体与下层导电体均为Cu材质导电体。
在一示例中,向第一通孔5中填充导电块8包括以下子步骤:
S41:在当前封装结构表面溅射第一种子层,优选为Ti/Cu材质的第一种子层。
S42:采用第一光刻胶对第一种子层进行掩膜处理,露出第一通孔5位置对应的第一种子层;
S43:在第一通孔5位置对应的第一种子层上进行电镀处理,优选电镀Cu;
S44:去除第一光刻胶以及第一通孔5位置外多余的第一种子层,得到贯穿第一塑封层4的导电块8(导电柱)。其中,优选采用湿法刻蚀去除第一光刻胶。
在一示例中,对导电块8、第一芯片2的背面、第二芯片正面的第一焊盘9进行互连包括以下子步骤:
S51:在当前封装结构表面溅射第二种子层,优选为Ti/Cu材质的第二种子层。
S52:采用第二光刻胶对第二种子层进行掩膜处理,露出导电块8、第一芯片2的背面以及第二芯片正面的第一焊盘9位置处对应的第二种子层;
S53:在导电块8、第一芯片2的背面以及第二芯片正面的第一焊盘9位置对应的第二种子层上进行电镀处理,优选电镀Cu。
S54:去除第二光刻胶以及导电块8、第一芯片2的背面以及第二芯片正面的第一焊盘9位置外多余的第二种子层。其中,优选采用湿法刻蚀去除第二光刻胶。
在一示例中,第二塑封层11包裹互连布线金属10,以此保护互连布线金属10。其中,互连布线金属10为Au、Ti、Al、Ni、Cu中任意一种或者任意多种的组合,优先为Cu层。
在一示例中,去除载板1后还包括:
对当前封装结构进行翻转,此时第一芯片2的正面朝上,第二芯片3的背面朝上,并进行第三次塑封。具体地,在远离第三塑封层12的第一塑封层4表面进行第三次塑封,至此通过三个塑封层完成芯片封装,避免芯片受到外界作用力而损坏。
在一示例中,第三塑封层12覆盖第一芯片2、第二芯片3以及导电块8,以此保护芯片以及导电块8。
本发明还包括一种芯片互连封装结构,与上述一种芯片互连封装结构的制备方法具有相同的发明构思,如图11所示,包括正反面颠倒的第一芯片2和第二芯片3,第一芯片2、第二芯片3经第一塑封层4进行塑封;
其中,第一塑封层4两侧上开设有第一通孔5,第一通孔5中填充有导电块8;第一塑封层4上开设有停留在第一芯片2的背面的第一盲孔6;第一塑封层4上开设有停留在第二芯片正面的第一焊盘9的第二盲孔7;
进一步地,第一塑封层4上设有互连布线金属10,用于互连导电块8、第一芯片2的背面、第二芯片正面的第一焊盘9;
进一步地,互连布线金属10上设有第二塑封层11;
进一步地,远离第二塑封层11的第一塑封层4表面设有第三塑封层12;
更进一步地,第三塑封层12开设有停留在导电块8表面的第二通孔13以及停留在第一芯片正面的第二焊盘15的第三通孔14;第二通孔13、第三通孔14内填充有芯片的引脚16,引脚16上制备有第三焊盘17。
在一示例中,第一塑封层4内塑封有若干芯片(理论上互连芯片的数量不受限制),各芯片间隔正反颠倒设置于两个第一通孔5之间,并依次经互连布线金属10连接,通过第一通孔5、第二通孔13、第三通孔14在第三塑封层12表面引出多个第三焊盘17即锡层。
以上具体实施方式是对本发明的详细说明,不能认定本发明的具体实施方式只局限于这些说明,对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演和替代,都应当视为属于本发明的保护范围。
Claims (10)
1.一种芯片互连封装结构的制备方法,其特征在于:其包括以下步骤:
在载板上分离贴装正反面颠倒的第一芯片、第二芯片,第一芯片的背面朝上,第二芯片的正面朝上;
对第一芯片、第二芯片进行第一次塑封,形成第一塑封层;
对第一塑封层两侧贯穿开孔,得到停留于载板表面的第一通孔;对第一塑封层中间部分开孔,得到停留在第一芯片的背面的第一盲孔以及停留在第二芯片正面的第一焊盘的第二盲孔;
向第一通孔中填充导电块;
对导电块、第一芯片的背面、第二芯片正面的第一焊盘进行互连,形成互连布线金属;
在当前封装结构的表面进行第二次塑封,得到第二塑封层;
去除载板;
在当前封装结构的底面进行第三次塑封,得到第三塑封层;
对第三塑封层开孔,得到露出导电块的第二通孔以及露出第一芯片正面的第二焊盘的第三通孔;
从导电块、第一芯片正面的第二焊盘处依次引出芯片的引脚以及第三焊盘。
2.根据权利要求1所述的一种芯片互连封装结构的制备方法,其特征在于:所述第一塑封层高度大于第一芯片、第二芯片的厚度。
3.根据权利要求1所述的一种芯片互连封装结构的制备方法,其特征在于:所述第一芯片、第二芯片经临时键合胶贴装于载板表面。
4.根据权利要求1所述的一种芯片互连封装结构的制备方法,其特征在于:采用镭射工艺在第一塑封层两侧、第一芯片的背面、第二芯片的正面开孔。
5.根据权利要求1所述的一种芯片互连封装结构的制备方法,其特征在于:所述向第一通孔中填充导电块包括以下子步骤:
在当前封装结构表面溅射第一种子层;
采用第一光刻胶对第一种子层进行掩膜处理,露出第一通孔位置对应的第一种子层;
在第一通孔位置对应的第一种子层上进行电镀处理;
去除第一光刻胶以及第一通孔位置外多余的第一种子层。
6.根据权利要求1所述的一种芯片互连封装结构的制备方法,其特征在于:所述对导电块、第一芯片的背面、第二芯片正面的第一焊盘进行互连包括以下子步骤:
在当前封装结构表面溅射第二种子层;
采用第二光刻胶对第二种子层进行掩膜处理,露出导电块、第一芯片的背面以及第二芯片正面的第一焊盘位置处对应的第二种子层;
在导电块、第一芯片的背面以及第二芯片正面的第一焊盘位置对应的第二种子层上进行电镀处理;
去除第二光刻胶以及导电块、第一芯片的背面和第二芯片正面的第一焊盘位置外多余的第二种子层。
7.根据权利要求1所述的一种芯片互连封装结构的制备方法,其特征在于:所述第二塑封层包裹互连布线金属。
8.根据权利要求1所述的一种芯片互连封装结构的制备方法,其特征在于:所述去除载板后还包括:
对当前封装结构进行翻转,并进行第三次塑封。
9.根据权利要求1所述的一种芯片互连封装结构的制备方法,其特征在于:所述第三塑封层覆盖第一芯片、第二芯片以及导电块。
10.一种芯片互连封装结构,其特征在于:采用权利要求1-9任一项所述方法进行制备,包括正反面颠倒的第一芯片和第二芯片,第一芯片、第二芯片经第一塑封层进行塑封;
第一塑封层两侧上开设有第一通孔,第一通孔中填充有导电块;第一塑封层上开设有停留在第一芯片的背面的第一盲孔;第一塑封层上开设有停留在第二芯片正面的第一焊盘的第二盲孔;
第一塑封层上设有互连布线金属,用于互连导电块、第一芯片的背面、第二芯片正面的第一焊盘;
互连布线金属上设有第二塑封层;
远离第二塑封层的第一塑封层表面设有第三塑封层;
第三塑封层开设有停留在导电块表面的第二通孔以及停留在第一芯片正面的第二焊盘的第三通孔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210990786.0A CN115064488B (zh) | 2022-08-18 | 2022-08-18 | 一种芯片互连封装结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210990786.0A CN115064488B (zh) | 2022-08-18 | 2022-08-18 | 一种芯片互连封装结构及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115064488A CN115064488A (zh) | 2022-09-16 |
CN115064488B true CN115064488B (zh) | 2022-11-01 |
Family
ID=83208329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210990786.0A Active CN115064488B (zh) | 2022-08-18 | 2022-08-18 | 一种芯片互连封装结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115064488B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017049928A1 (zh) * | 2015-09-24 | 2017-03-30 | 中芯长电半导体(江阴)有限公司 | 一种芯片封装结构及封装方法 |
CN113937013A (zh) * | 2020-07-13 | 2022-01-14 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
CN114171397A (zh) * | 2021-12-01 | 2022-03-11 | 矽磐微电子(重庆)有限公司 | 芯片互连封装结构及芯片互连的封装方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9184117B2 (en) * | 2010-06-18 | 2015-11-10 | Alpha And Omega Semiconductor Incorporated | Stacked dual-chip packaging structure and preparation method thereof |
TWI481001B (zh) * | 2011-09-09 | 2015-04-11 | Dawning Leading Technology Inc | 晶片封裝結構及其製造方法 |
WO2018098647A1 (zh) * | 2016-11-30 | 2018-06-07 | 深圳修远电子科技有限公司 | 集成电路多芯片层叠封装结构以及方法 |
US11177220B2 (en) * | 2017-04-01 | 2021-11-16 | Intel Corporation | Vertical and lateral interconnects between dies |
US10861821B2 (en) * | 2018-05-03 | 2020-12-08 | Ningbo Semiconductor International Corporation | Packaging method and package structure of wafer-level system-in-package |
TWI691040B (zh) * | 2018-08-29 | 2020-04-11 | 英屬開曼群島商鳳凰先驅股份有限公司 | 半導體裝置之封裝結構及其製造方法 |
KR20200062666A (ko) * | 2018-11-27 | 2020-06-04 | 삼성전자주식회사 | 반도체 패키지 |
-
2022
- 2022-08-18 CN CN202210990786.0A patent/CN115064488B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017049928A1 (zh) * | 2015-09-24 | 2017-03-30 | 中芯长电半导体(江阴)有限公司 | 一种芯片封装结构及封装方法 |
CN113937013A (zh) * | 2020-07-13 | 2022-01-14 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
CN114171397A (zh) * | 2021-12-01 | 2022-03-11 | 矽磐微电子(重庆)有限公司 | 芯片互连封装结构及芯片互连的封装方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115064488A (zh) | 2022-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106129041B (zh) | 具有面阵单元连接体的可堆叠模塑微电子封装 | |
CN102067310B (zh) | 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法 | |
US6984880B2 (en) | Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device | |
KR101653856B1 (ko) | 반도체 장치 및 그 제조방법 | |
US6876074B2 (en) | Stack package using flexible double wiring substrate | |
KR100800478B1 (ko) | 적층형 반도체 패키지 및 그의 제조방법 | |
US7511371B2 (en) | Multiple die integrated circuit package | |
US6552416B1 (en) | Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring | |
US7829990B1 (en) | Stackable semiconductor package including laminate interposer | |
CN109841606A (zh) | 封装结构及其制造方法 | |
JP2012253392A (ja) | モールド再構成ウェハーを利用したスタックパッケージ及びその製造方法 | |
US10790225B1 (en) | Chip package structure and chip package method including bare chips with capacitor polar plate | |
CN103229293A (zh) | 半导体芯片封装、半导体模块及其制造方法 | |
KR100914987B1 (ko) | 몰드 재형상 웨이퍼 및 이를 이용한 스택 패키지 | |
KR20160093248A (ko) | 반도체 패키지 및 제조 방법 | |
JP3972182B2 (ja) | 半導体装置の製造方法 | |
CN115064488B (zh) | 一种芯片互连封装结构及其制备方法 | |
CN218039181U (zh) | 一种芯片双面互连的封装结构 | |
JP2003273281A (ja) | チップパッケージ及びその製造方法 | |
JP2006202997A (ja) | 半導体装置およびその製造方法 | |
CN218975446U (zh) | 一种叠层双芯片封装子结构及多芯片封装结构 | |
CN214429778U (zh) | 一种电子模组及电子设备 | |
KR20010073946A (ko) | 딤플 방식의 측면 패드가 구비된 반도체 소자 및 그제조방법 | |
JPS63204635A (ja) | メモリ−モジユ−ル | |
CN105590920B (zh) | 半导体封装 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |