KR20160093248A - 반도체 패키지 및 제조 방법 - Google Patents

반도체 패키지 및 제조 방법 Download PDF

Info

Publication number
KR20160093248A
KR20160093248A KR1020150014001A KR20150014001A KR20160093248A KR 20160093248 A KR20160093248 A KR 20160093248A KR 1020150014001 A KR1020150014001 A KR 1020150014001A KR 20150014001 A KR20150014001 A KR 20150014001A KR 20160093248 A KR20160093248 A KR 20160093248A
Authority
KR
South Korea
Prior art keywords
package substrate
contact
contact portion
semiconductor die
package
Prior art date
Application number
KR1020150014001A
Other languages
English (en)
Inventor
남종현
배필순
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150014001A priority Critical patent/KR20160093248A/ko
Priority to US14/748,037 priority patent/US20160225744A1/en
Priority to CN201510522738.9A priority patent/CN105845640A/zh
Publication of KR20160093248A publication Critical patent/KR20160093248A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85423—Magnesium (Mg) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

내측 제1접촉부를 제공하는 반도체 다이(die), 반도체 다이가 삽입될 캐비티 구조(cavity structure)를 제공하며 내측 제2접촉부를 제공하는 패키지 기판, 내측 제1접촉부 및 내측 제2접촉부를 상호 연결시키는 본딩 와이어(bonding wire), 및 반도체 다이 및 패키지 기판을 덮고 본딩 와이어의 일부 부분을 외측 제1접촉부로 노출하는 오프닝부(opening portion)을 제공하는 봉지부를 포함하는 반도체 패키지를 제시한다.

Description

반도체 패키지 및 제조 방법{Semiconductor package and fabrication method of the same}
본 출원은 패키지 기술에 관한 것으로, 특히 반도체 패키지 및 제조 방법에 관한 것이다.
모바일(mobile) 기기와 같은 전자 제품이 점점 소형화되면서도 고용량의 데이터(data) 처리를 요구하고 있다. 전자 제품의 경량 및 소형화에 따라 이들 제품에 요구되는 반도체 소자의 패키지(package) 또한 얇은 두께 및 작은 크기의 제품이 요구되고 있다. 또한, 단일 패키지 제품에 고용량 또는 다기능을 요구하고 있어, 다층으로 반도체 칩(chip) 또는 집적회로 칩들을 적층한 적층 패키지 형태를 보다 얇고 작은 크기로 구현하고자 노력하고 있다.
본 출원은 반도체 패키지 및 제조 방법을 제시하고자 한다.
본 출원은 적층형 반도체 패키지 및 제조 방법을 제시하고자 한다.
본 출원의 일 관점은, 내측 제1접촉부를 제공하는 반도체 다이(die); 상기 반도체 다이가 삽입될 캐비티 구조(cavity structure)를 제공하며 내측 제2접촉부를 제공하는 패키지 기판; 상기 내측 제1접촉부 및 내측 제2접촉부를 상호 연결시키는 본딩 와이어(bonding wire); 및 상기 반도체 다이 및 상기 패키지 기판을 덮고 상기 본딩 와이어의 일부 부분을 외측 제1접촉부로 노출하는 오프닝부(opening portion)을 제공하는 봉지부를 포함하는 반도체 패키지를 제시할 수 있다.
본 출원의 일 관점은, 제1내측 제1접촉부를 제공하는 제1반도체 다이(die); 상기 제1반도체 다이가 삽입될 제1캐비티 구조(cavity structure)를 제공하며 제1내측 제2접촉부를 제공하는 제1패키지 기판; 상기 제1내측 제1접촉부 및 제1내측 제2접촉부를 상호 연결시키는 제1본딩 와이어(bonding wire); 및 상기 제1반도체 다이 및 상기 제1패키지 기판을 덮고 상기 제1본딩 와이어의 일부 부분을 제1외측 제1접촉부로 노출하는 제1오프닝부(opening portion)를 제공하는 제1봉지부;를 포함하는 제1서브 패키지(sub package); 및 상기 제1서브 패키지 상에 적층되고 상기 제1외측 제1접촉부에 체결되는 제2접속재를 포함하는 제2서브 패키지를 포함하는 반도체 패키지를 제시할 수 있다.
본 출원의 일 관점은, 캐비티 구조(cavity structure)들을 제공하며 내측 제2접촉부들을 제공하는 패키지 기판부; 상기 패키지 기판부의 상기 캐비티 구조들 각각에 내측 제1접촉부들을 제공하는 반도체 다이(die)들을 삽입시키는 단계; 상기 내측 제1접촉부들 및 내측 제2접촉부들을 각각 상호 연결시키는 본딩 와이어(bonding wire)들을 형성하는 단계; 상기 반도체 다이들 및 상기 패키지 기판부를 덮고 상기 본딩 와이어들 각각의 일부 부분들을 각각 외측 제1접촉부들로 노출하는 오프닝부(opening portion)들을 제공하는 봉지부를 형성하는 단계; 및 상기 봉지부 및 상기 패키지 기판부의 일부 부분을 제거하여 개별 패키지들로 분리하는 단계를 포함하는 반도체 패키지 제조 방법을 제시한다.
본 출원의 실시예들에 따르면, 얇은 두께를 가지는 반도체 패키지를 제시할 수 있다. 본 출원의 실시예들에 따르면, 얇은 두께를 가지는 적층형 반도체 패키지를 제시할 수 있다.
도 1은 일 예에 따른 반도체 패키지를 보여주는 단면도이다.
도 2는 일 예에 따른 반도체 패키지의 패키지 기판을 보여주는 사시도이다.
도 3은 일 예에 따른 반도체 다이와 패키지 기판의 연결 구조를 보여주는 평면도이다.
도 4 내지 도 8은 일 예에 따른 반도체 패키지의 본딩 와이어(bonding wire) 연결 구조를 보여주는 도면이다.
도 9는 일 예에 따른 반도체 패키지를 보여주는 단면도이다.
도 10은 일 예에 따른 반도체 패키지를 보여주는 단면도이다.
도 11은 일 예에 따른 반도체 패키지를 보여주는 단면도이다.
도 12 내지 도 17은 일 예에 다른 반도체 패키지 제조 방법을 보여주는 도면들이다.
본 출원의 예의 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "상부", "하부", "측면" 또는 "내부"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다. "직접적으로 연결"되거나 "직접적으로 접속"되는 경우는 중간에 다른 구성 요소들이 존재하지 않은 것으로 해석될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들에서도 마찬가지의 해석이 적용될 수 있다.
반도체 칩은 전자 회로가 집적된 반도체 기판이 다이(die) 형태로 절단 가공된 형태를 포함할 수 있다. 반도체 칩은 다수의 반도체 반도체 다이가 관통실리콘비아(TSV: Through Silicon Via)와 같은 관통 비아로 적층된 형태를 포함할 수 있다. 반도체 칩은 DRAM이나 SRAM, FLASH, MRAM, ReRAM, FeRAM 또는 PcRAM과 같은 메모리(memory) 집적회로가 집적된 메모리 칩이나, 또는 반도체 기판에 논리 회로가 집적된 로직(logic) 칩을 의미할 수 있다.
도 1은 일 예에 따른 반도체 패키지를 보여준다.
도 1을 참조하여 반도체 패키지(10)를 예시하여 설명한다. 반도체 패키지(10)는 반도체 다이(100)와 패키지 기판(200), 봉지부(300) 및 본딩 와이어(bonding wire: 900)를 포함하는 패키지로 구비될 수 있다. 반도체 다이(100)는 제1표면(101)에 전기적 또는 신호적 접속을 위한 내측 제1접촉부(400)를 제공하도록 구비될 수 있다. 내측 제1접촉부(400)는 연결 부재의 체결 연결(bonding)을 위한 연결 패드(pad) 형태로 반도체 다이(100)의 제1표면(101) 상에 위치하도록 구비될 수 있다. 반도체 다이(100)는 반도체 다이의 가장자리 부분(105)의 제1표면(101) 상에 내측 제1접촉부(400)를 구비할 수 있다.
반도체 다이(100)는 제1표면(101)에 반대되는 제2표면(103)을 가지는 다이로 구비될 수 있다. 반도체 다이(100)의 제2표면(103)은 봉지부(300) 및 패키지 기판(200)에 의해 봉지되지 않고 외부로 노출된 표면으로 제공될 수 있다. 봉지부(300)는 에폭시몰딩재(EMC)와 같은 봉지재 또는 유전 물질을 포함하는 층으로 구비될 수 있다. 봉지부(300)는 몰딩(molding) 과정에 의해 그 형상이 구비될 수 있다. 봉지부(300)는 반도체 다이(100)와 패키지 기판(200) 사이의 이격 부분의 갭(gap: G)을 채우도록 연장된 형상을 가질 수 있다. 봉지부(300)는 반도체 다이(100)의 제2표면(103)을 덮도록 연장될 수도 있으나, 반도체 패키지(10)가 얇은 두께를 구현하는 데 도움을 주기 위해서 제2표면(103)을 노출하도록 봉지부(300)가 몰딩될 수 있다. 봉지부(300)는 본딩 와이어(900)를 덮어 내부에 매몰시키는 구조를 제공하지만, 본딩 와이어(900)의 일부 부분이 외측 제1접촉부(901)를 제공하도록 봉지부(300) 외측으로 노출되는 구조를 제공하도록 구비될 수 있다.
도 2는 반도체 패키지(10)의 패키지 기판(200)을 보여준다.
도 1을 도 2와 함께 참조하여, 반도체 패키지(도 1의 10)를 구비하는 패키지 기판(200)를 예시하여 설명한다. 패키지 기판(200)은 절연 물질 또는 유전 물질의 층을 포함하여 구비될 수 있다. 패키지 기판(200)은 인쇄회로기판(PCB) 구조를 포함하여 구비될 수 있다. 패키지 기판(200)은 캐비티 구조(cavity: 205)를 제공하는 기판 형태로 구비될 수 있다. 캐비티 구조(205)는 반도체 다이(도 1의 100)가 삽입될 공간을 제공하도록 패키지 기판(200)에 구비될 수 있다. 캐비티 구조(205)는 패키지 기판(200)에 오목한 홈 형상을 가지며 구비될 수 있다. 캐비티 구조(205)는 패키지 기판(200)의 두께 부분을 실질적으로 관통하는 관통 홈 형상을 가지며 구비될 수 있다. 패키지 기판(200)은 가운데 부분에 캐비티 구조(205)를 가지는 사각 프레임(frame) 형상을 가지며 구비될 수 있다.
패키지 기판(200)은 제3표면(201) 부분에 내측 제2접촉부(500)을 제공하도록 구비될 수 있다. 내측 제2접촉부(500)는 내측 제1접촉부(400)와 전기적으로 연결될 회로 배선 구조의 일부 부분으로 랜딩 패드(landing pad) 형태로 구비될 수 있다. 내측 제2접촉부(500)는 유전 물질 또는 절연 물질의 층으로 구비될 수 있는 패키지 기판(200)의 바디 부분(body portion)에 PCB 제조 기술에 의해 형성되는 도전 패턴으로 구비될 수 있다. 내측 제2접촉부(500)는 알루미늄(Al)이나 구리(Cu), 니켈(Ni), 금(Au)과 같은 PCB 제조 기술에서 사용되는 금속 물질을 포함하는 층으로 구비될 수 있다.
패키지 기판(200)는 내측 제2접촉부(500)가 위치하는 제3표면(201)에 반대되는 제4표면(203)을 가지는 형상으로 구비될 수 있다. 패키지 기판(200)은 제4표면(203) 부분에 외측 제2접촉부(600)을 제공하도록 구비될 수 있다. 패키지 기판(200)은 내측 제2접촉부(500)와 외측 제2접촉부(600)를 상호 연결시키는 내측 연결부(700)를 구비할 수 있다. 내측 연결부(700)는 패키지 기판(200)의 바디 부분의 두께를 실질적으로 관통하는 관통 비아(through via) 형상으로 구비될 수 있다.
도 3은 일 예에 따른 반도체 다이와 패키지 기판의 연결 구조를 보여준다.
도 3을 도 1과 함께 참조하면, 반도체 패키지(도 1의 10)는 반도체 다이(100)에 제공된 내측 제1접촉부(400)와 패키지 기판(200)에 제공된 내측 제2접촉부(500)를 상호 연결시키는 연결 부재로서 본딩 와이어(bonding wire: 900)를 구비할 수 있다. 패키지 기판(200)에 구비된 캐비티 구조(205) 내에 반도체 다이(100)가 삽입되어 위치하고, 반도체 다이(100)와 패키지 기판(200) 사이에는 갭(G)이 존재할 수 있다. 반도체 다이(100)와 패키지 기판(200)을 본딩 와이어(900)로 전기적으로 연결시킬 수 있다.
도 4 내지 도 8은 일 예에 따른 본딩 와이어 연결 구조를 보여준다.
도 4를 도 1과 함께 참조하면, 반도체 패키지(도 1의 10)는 반도체 다이(100)와 패키지 기판(200)을 전기적 및 신호적으로 연결하는 본딩 와이어(900)를 포함하는 연결 구조를 구비할 수 있다. 본딩 와이어(900)는 기판 체결부(911)와, 기판 체결부(911)로부터 연장되는 제1연장부(910), 외측 제1접촉부(901), 제2연장부(extension portion: 920) 및 다이 체결부(930)를 포함하는 선형 구조로 구비될 수 있다. 본딩 와이어(900)는 금 와이어(Au wire)와 같은 금속 와이어를 연결 부재로 사용하는 와이어 본딩 과정을 수행하여 구비될 수 있다.
도 4에서와 같이 본딩 와이어(900)의 볼을 패키지 기판(200)에 체결하는 경우, 볼 형상을 가진 본딩 와이어(900)의 기판 체결부(911)는 패키지 기판(200)의 내측 제2접촉부(500) 표면과 실질적으로 직접 접촉 체결되는 부분으로 구비될 수 있다. 기둥 형상을 가지는 본딩 와이어(900)의 제1연장부(910)는 기판 체결부(911)로부터 직접적으로 연장되는 부분으로 내측 제2접촉부(500)에 대해 실질적으로 수직하게 연장되는 부분으로 구비될 수 있다. 외측 제1접촉부(901)는 제1연장부(910)으로부터 연장되어 구부러진 부분으로 구부러진 만곡부의 형상에 의해 제공되는 본딩 와이어(900)의 최정점부(903)를 포함하는 부분으로 구비될 수 있다. 외측 제1접촉부(901)로부터 직접적으로 연장되는 제2연장부(920)는 본딩 와이어(900) 구조를 내측 제1접촉부(400) 상으로 실질적으로 연장시키는 부분으로 구비될 수 있다. 제2연장부(920)의 끝단 부분일 수 있는 다이 체결부(930)는 내측 제1접촉부(400) 상에 와이어 측면이 접촉하는 형상을 가질 수 있으며, 내측 제1접촉부(400)에 눌려 스티치(stich)된 형상으로 내측 제1접촉부(400)에 체결된 부분으로 구비될 수 있다. 본딩 와이어(900)의 외측 제1접촉부(901)는 내측 제2접촉부(500) 상에 일부 부분 중첩되도록 위치하거나 또는 인근하여 위치하도록 본딩 와이어(900)가 구비될 수 있다.
도 5를 도 1 및 도 4와 함께 참조하면, 반도체 패키지(도 1의 10)는 본딩 와이어(900)를 매몰시키고 반도체 다이(100) 상을 덮는 봉지부(300)를 구비할 수 있다. 봉지부(300)는 봉지부(300)의 반도체 다이(100)를 덮는 부분의 제5표면(301)에 오프닝부(opening portion: 390)를 제공하도록 구비될 수 있다. 오프닝부(390)는 본딩 와이어(900)의 외측 제1접촉부(901) 부분을 외측으로 노출하는 창(window) 형태로 구비될 수 있다. 오프닝부(390)는 본딩 와이어(900)의 최정점부(903) 부분이 노출되도록 구비될 수 있다. 오프닝부(390)에 의해 외부로 노출되는 외측 제1접촉부(901)는 반도체 다이(100)를 외부 기기 또는 다른 반도체 다이와 연결시키는 연결 구조의 일부로 구비될 수 있다.
반도체 패키지(도 1의 10)는 반도체 패키지(10)의 상면일 수 있는 봉지부(300)의 제5표면(301)에 오프닝부(390)의 구조를 구비하여, 오프닝부(390)에 의해 노출되는 본딩 와이어(900)의 외측 제1접촉부(901)가 반도체 패키지(10)의 상면에 위치하도록 구비할 수 있다. 또한, 반도체 패키지(10)는 봉지부(300)의 제5표면(301)에 반대되는 제6표면(303)에 인근하는 패키지 기판(200)의 제4표면(도 1의 203)으로 구비될 수 있는 하면에 외측 제2접촉부(600)가 구비된 구조를 제공할 수 있다. 반도체 패키지(10)는 상면(도 1의 301)과 이에 반대되는 하면(도 1의 203)에 각각 외부 기기 또는 다른 반도체 다이 또는 반도체 패키지와의 연결을 위한 외측 제1 및 제2접촉부들(901, 600)을 구비한 구조를 제공할 수 있다. 이에 따라, 반도체 패키지(10)는 상하면(301, 203)으로 외부 기기나 다른 반도체 패키지와의 접속 또는 연결이 가능하다.
도 6 내지 도 8을 도 1 및 도 5와 함께 참조하면, 반도체 패키지(도 1의 10)는 오프닝부(390)가 본딩 와이어(900)의 외측 제1접촉부(901)을, 도 8에 제시된 바와 같이, 바닥 부분(도 8의 393)에 노출하는 오목한 홈 형상 구조를 제공하도록 하는 봉지부(300)를 구비할 수 있다. 도 6에 제시된 바와 같이, 본딩 와이어(900)의 외측 제1접촉부(901)는 본딩 와이어(900)의 최정점부(903)을 포함하는 부분일 수 있어, 봉지부(300)의 제5표면(301)에 상대적으로 인접하는 부분일 수 있다. 따라서, 오프닝부(390)는 이러한 외측 제1접촉부(901)를 덮는 일부(391)을 일정 깊이(R)로 제거하여 형성되는 오목한 홈 형상의 구조로 구비될 수 있다. 도 7에 제시된 바와 같이, 봉지부(300)의 오프닝부(390)는 본딩 와이어(900)의 제1연장부(911)에 중첩되는 위치에 위치할 수 있다. 오프닝부(390)는 패키지 기판(200)의 캐비티 구조(205)를 제외한 패키지 기판(200)의 다른 부분에 중첩되도록 구비될 수 있다. 반도체 패키지(도 1의 10)는 외측 제2접촉부(600)에 부착 체결되는 접속재(800)를 구비할 수 있으며, 접속재(800)는 봉지부(300)의 오프닝부(390)와 일부 중첩된 위치 또는 정렬된 위치에 위치할 수 있다. 접속재(800)는 솔더(solder)나 범프(bump)와 같은 반도체 패키지와 반도체 패키지 사이의 체결을 위한 부재나 또는 반도체 패키지와 다른 기판과의 접속을 위한 부재로 구비될 수 있다.
도 9는 일 예에 따른 적층 반도체 패키지를 보여준다.
도 9를 참조하면, 적층 반도체 패키지(20)는 제1서브 패키지(21) 상에 제2서브 패키지(23)가 적층된 적층 패키지 형태를 구비할 수 있다. 제1서브 패키지(21) 또는 제2서브 패키지(23)는 도 1 내지 도 8을 참조하여 설명한 바와 같은 반도체 패키지(10)와 같은 형태로 구비될 수 있다. 제1서브 패키지(21) 상에 제2서브 패키지(23)가 적층된 형태에 제3서브 패키지(25)가 더 적층될 수 있고, 제1서브 패키지(21) 하측에 제4서브 패키지(27)이 적층될 수 있다. 제1서브 패키지(21)와 제2서브 패키지(23) 상에 반도체 패키지(10)와 같은 형태의 단품 패키지들이 다수 개가 적층될 수도 있다.
적층 반도체 패키지(20)에 구비되는 제1서브 패키지(21)는 제1반도체 다이(1100)가 제1표면(1101) 상에 제1내측 제1접촉부(1400)을 제공하도록 구비할 수 있다. 제1반도체 다이(1100)는 제1반도체 다이(1100)의 가장자리 부분에 제1내측 제1접촉부(1400)를 제공할 수 있다. 제1서브 패키지(21)는 제1반도체 다이(1100)가 삽입될 제1캐비티 구조(1205)를 제공하며 제1내측 제2접촉부(1500)를 제3표면(1201) 상에 제공하는 제1패키지 기판(1200)를 구비할 수 있다. 제1서브 패키지(21)는 제1내측 제1접촉부(1400) 및 제1내측 제2접촉부(1500)를 상호 연결시키는 제1본딩 와이어(1900)을 구비할 수 있다.
제1서브 패키지(21)는 제1반도체 다이(1100) 및 제1패키지 기판(1200)을 덮고 제1본딩 와이어(1900)의 일부 부분을 제1외측 제1접촉부(1901)로 노출하는 제1오프닝부(1390)을 제5표면(1301)에 제공하는 제1봉지부(1300)를 구비할 수 있다. 제1본딩 와이어(1900)는 제1기판 체결부와, 제1기판 체결부로부터 연장되는 제1연장부(1910), 제1외측 제1접촉부(1901), 제2연장부(1920) 및 제1다이 체결부(1930)를 포함하는 선형 구조로 구비될 수 있다. 제1봉지부(1300)는 제1반도체 다이(1100)의 제2표면(1103)을 노출하며, 제1패키지 기판(1200)과 제1반도체 다이(1100)의 사이 갭(G)을 채우도록 연장되도록 구비될 수 있다.
제1서브 패키지(21)는 제1내측 제2접촉부(1500)가 위치하는 제3표면(1201)에 반대되는 제4표면(1303) 부분에 제공되는 제1외측 제2접촉부(1600) 및 제1외측 제2접촉부(1600) 및 제1내측 제2접촉부(1500)를 상호 연결시키는 제1내측 연결부(1700)를 포함하는 제1패키지 기판(1200)을 구비할 수 있다. 제1패키지 기판(1200)는 제1외측 제2접촉부(1600)에 체결되어 외측으로 돌출된 형상의 외측 제1접속재(1800)를 구비할 수 있다.
적층 반도체 패키지(20)에 구비되는 제2서브 패키지(23)는 제2반도체 다이(3100)가 제1표면(3101) 상에 제2내측 제1접촉부(3400)을 제공하도록 구비할 수 있다. 제2반도체 다이(3100)는 제2반도체 다이(3100)의 가장자리 부분에 제2내측 제1접촉부(3400)를 제공할 수 있다. 제2서브 패키지(23)는 제2반도체 다이(3100)가 삽입될 제2캐비티 구조(3205)를 제공하며 제2내측 제2접촉부(3500)를 제3표면(3201) 상에 제공하는 제2패키지 기판(3200)를 구비할 수 있다. 제2서브 패키지(23)는 제2내측 제1접촉부(3400) 및 제2내측 제2접촉부(3500)를 상호 연결시키는 제2본딩 와이어(3900)을 구비할 수 있다.
제2서브 패키지(23)는 제2반도체 다이(3100) 및 제2패키지 기판(3200)을 덮고 제2본딩 와이어(3900)의 일부 부분을 제2외측 제1접촉부(3901)로 노출하는 제2오프닝부(3390)을 제5표면(3301)에 제공하는 제2봉지부(3300)를 구비할 수 있다. 제2본딩 와이어(3900)는 제2기판 체결부와, 제2기판 체결부로부터 연장되는 제3연장부(3910), 제2외측 제1접촉부(3901), 제4연장부(3920) 및 제2다이 체결부(3930)를 포함하는 선형 구조로 구비될 수 있다. 제2봉지부(3300)는 제2반도체 다이(3100)의 제2표면(3103)을 노출하며, 제2패키지 기판(3200)과 제2반도체 다이(3100)의 사이 갭(G)을 채우도록 연장되도록 구비될 수 있다.
제2서브 패키지(23)는 제2내측 제2접촉부(3500)가 위치하는 제3표면(3201)에 반대되는 제4표면(3303) 부분에 제공되는 제2외측 제2접촉부(3600) 및 제2외측 제2접촉부(3600) 및 제2내측 제2접촉부(3500)를 상호 연결시키는 제2내측 연결부(3700)를 포함하는 제2패키지 기판(3200)을 구비할 수 있다. 제2패키지 기판(3200)는 제2외측 제2접촉부(3600)에 체결되어 외측으로 돌출된 형상의 외측 제2접속재(3800)를 구비할 수 있다. 제2접속재(3800)는 제1접속재(1800)와 실질적으로 동일한 형상을 가질 수 있다.
제2서브 패키지(23) 상에 적층될 수 있는 제3서브 패키지(25)는 반도체 패키지(도 1의 10)와 실질적으로 동일한 형태로 구비될 수 있으나, 단지, 제3봉지부(2530)가 본딩 와이어를 모두 매몰시키는 구조로 도입되는 점이 상이할 수 있다. 제1서브 패키지(21) 하측에 적층될 수 있는 제4서브 패키지(27)는 반도체 패키지(도 1의 10)과 실질적으로 동일한 형태로 구비될 수 있으나, 단지, 외측 제3접속재(2780)가 제1접속재(1800)와 다른 형상, 예컨대, 외측 제1접속재(1800) 보다 큰 크기의 형상을 가질 수 있다. 외측 제3접속재(2780)는 적층 반도체 패키지(20)를 외부의 다른 기판이나 기기에 접속시키는 접속 부재로 도입될 수 있다.
적층 반도체 패키지(20)는 여러 층으로 적층된 구조를 구현하면서도, 그 두께를 보다 얇게 유도할 수 있다. 각 서브 패키지들(21, 23, 25, 27)의 두께가 실질적으로 반도체 다이, 봉지부, 외측 접속재의 두께 합을 초과하지 않는다. 반도체 다이를 패키지 기판에 부착하기 위한 접착층의 도입을 생략할 수 있어, 접착층과 반도체 다이 및 패키지 기판 사이의 박리로 인한 불량을 감소시켜 수율을 증가시킬 수 있다. 또한, 접착층 도입을 생략할 수 있어, 얇은 두께로 패키지를 구현할 수 있다.
도 10은 일 예에 따른 반도체 패키지를 보여준다.
도 10을 참조하면, 반도체 패키지(40)는 반도체 다이(4100)가 제1표면(4101) 상에 내측 제1접촉부(4400)을 제공하도록 구비할 수 있다. 반도체 다이(4100)는 반도체 다이(4100)의 중앙 가운데 부분에 내측 제1접촉부(4400)를 제공할 수 있다. 반도체 패키지(40)는 반도체 다이(4100)가 삽입될 캐비티 구조(4205)를 제공하며 내측 제2접촉부(4500)를 제3표면(4201) 상에 제공하는 패키지 기판(4200)를 구비할 수 있다. 반도체 패키지(40)는 내측 제1접촉부(4400) 및 내측 제2접촉부(4500)를 상호 연결시키는 본딩 와이어(4900)을 구비할 수 있다.
반도체 패키지(40)는 반도체 다이(4100) 및 패키지 기판(4200)을 덮고 본딩 와이어(4900)의 일부 부분을 외측 제1접촉부(4901)로 노출하는 오프닝부(4390)을 제5표면(1301)에 제공하는 봉지부(4300)를 구비할 수 있다. 본딩 와이어(4900)는 기판 체결부와, 기판 체결부로부터 연장되는 직립 부분(4910), 외측 제1접촉부(4901), 제2연장부(4920) 및 다이 체결부(4930)를 포함하는 선형 구조로 구비될 수 있다. 본딩 와이어(4900)는 긴 거리를 연장하는 형태를 가질 수 있다. 봉지부(4300)는 반도체 다이(4100)의 제2표면(4103)을 노출하며, 패키지 기판(4200)과 반도체 다이(4100)의 사이 갭(G)을 채우도록 연장되도록 구비될 수 있다.
반도체 패키지(40)는 내측 제2접촉부(4500)가 위치하는 제3표면(4201)에 반대되는 제4표면(4303) 부분에 제공되는 외측 제2접촉부(4600) 및 외측 제2접촉부(4600) 및 내측 제2접촉부(4500)를 상호 연결시키는 내측 연결부(4700)를 포함하는 패키지 기판(4200)을 구비할 수 있다. 패키지 기판(4200)은 외측 제2접촉부(4600)에 체결되어 외측으로 돌출된 형상의 외측 접속재(4800)를 구비할 수 있다.
도 11은 일 예에 따른 적층 반도체 패키지를 보여준다.
도 11을 참조하면, 적층 반도체 패키지(50)는 제1서브 패키지(51) 상에 제2서브 패키지(53)가 적층된 적층 패키지 형태를 구비할 수 있다. 제1서브 패키지(51) 또는 제2서브 패키지(53)는 도 10을 참조하여 설명한 바와 같은 반도체 패키지(40)와 같은 형태로 구비될 수 있다. 제1서브 패키지(51) 상에 제2서브 패키지(53)가 적층된 형태에 제3서브 패키지(55)가 더 적층될 수 있고, 제1서브 패키지(51) 하측에 제4서브 패키지(57)가 적층될 수 있다. 제1서브 패키지(51)와 제2서브 패키지(53) 상에 반도체 패키지(40)와 같은 형태의 단품 패키지들이 다수 개가 적층될 수도 있다.
제2서브 패키지(53) 상에 적층될 수 있는 제3서브 패키지(55)는 반도체 패키지(도 10의 40)와 실질적으로 동일한 형태로 구비될 수 있으나, 단지, 제3봉지부(5530)가 본딩 와이어를 모두 매몰시키는 구조로 도입되는 점이 상이할 수 있다. 제1서브 패키지(51) 하측에 적층될 수 있는 제4서브 패키지(57)는 반도체 패키지(도 10의 50)과 실질적으로 동일한 형태로 구비될 수 있으나, 단지, 제3접속재(5780)가 접속재(도 10의 4800)와 다른 형상, 예컨대, 접속재(4800) 보다 큰 크기의 형상을 가질 수 있다. 제3접속재(5780)는 적층 반도체 패키지(50)를 외부의 다른 기판이나 기기에 접속시키는 접속 부재로 도입될 수 있다.
적층 반도체 패키지(50)는 고층으로 적층된 구조를 구현하면서도, 그 두께를 보다 얇게 유도할 수 있다. 서브 패키지들(51, 53, 55, 57) 사이에 접착층의 도입을 배제시킬 수 있어, 원가 절감을 구현할 수 있으며 접착층에 의한 불량을 감소시켜 수율 증가를 구현할 수 있다. 또한, 얇은 두께로 패키지를 구현할 수 있어, 두께 증가에 따른 불량을 감소시킬 수 있다.
도 12 내지 도 17은 일 예에 다른 반도체 패키지 제조 방법을 보여준다.
도 12를 참조하면, 캐비티 구조(2205)들을 제공하며 내측 제2접촉부(2400)들을 제공하는 패키지 기판부(2200)를 캐리어(carrier: 2001) 상에 실장한다. 캐리어(2001)는 기판 형태나 또는 필름(film), 테이프(tape) 형태로 도입될 수 있다. 캐리어(2001)는 패키지 기판부(2200)에 합지(lamination)될 수 있다. 패키지 기판부(2200)는 도 1을 참조하여 설명한 바와 같은 개별 반도체 패키지(10)를 이루는 패키지 기판(도 1의 200)이 다수 개가 함께 구비된 기판 구조 형태로 도입될 수 있다. 패키지 기판부(2200)은 내측 제2접촉부(2400)가 형성된 일 표면에 반대되는 다른 표면에 외측 제2접촉부(2600)를 구비하고, 패키지 기판부(220)의 바디 부분의 두께를 실질적으로 관통하는 내부 연결부(2700)로서 관통 비아를 구비할 수 있다.
도 13을 참조하면, 패키지 기판부(2200)의 캐비티 구조(2205) 내에 내측 제1접촉부(2400)들을 제공하는 반도체 다이(2100)을 삽입하여 실장한다. 반도체 다이(2100)들은 패키지 기판부(2200)의 캐비티 구조(2205) 내에 노출된 캐리어(2001) 부분에 반도체 다이(2100)를 부착시킬 수 있다.
반도체 다이(2100)의 내측 제1접촉부(2400)들 및 패키지 기판(2200) 내측 제2접촉부(2500)들을 각각 상호 연결시키는 본딩 와이어(2900)들을 와이어 본딩 과정으로 형성한다.
EMC와 같은 봉지재를 패키지 기판부(2200) 및 반도체 다이(2100)들을 덮고, 본딩 와이어(2900)들을 매립하도록 몰딩(molding)하여 봉지부(2300)을 형성할 수 있다. 이때, 본딩 와이어(2900)의 최정점부(2903)가 봉지부(2300)의 표면(2301)에 최대한 인접하도록 몰딩할 수 있다. 또는 본딩 와이어(2900)의 일부 부분이 봉지부(2300)의 표면(2301) 외측으로 노출되도록 몰딩할 수도 있다.
도 14를 참조하면, 본딩 와이어(2900)들 각각의 일부 부분들을 각각 외측 제1접촉부(2901)들로 노출하는 오프닝부(2390)들을 형성한다. 본딩 와이어(2900)를 덮는 봉지부(2300)의 일부 부분을 레이저(laser) 등으로 제거하여 본딩 와이어(2900)의 외측 제1접촉부(2901)를 노출하는 오목한 형상의 홈 구조(2390)를 형성할 수 있다.
도 15를 참조하면, 캐리어(도 14의 2001)를 제거한다. 이에 따라, 외측 제2접촉부(2600)가 외부로 노출될 수 있다.
도 16을 참조하면, 캐리어(2001)의 제거에 의해 노출된 반도체 다이(2100) 및 패키지 기판부(2200)의 표면 상에 마스크(2805)를 형성하고, 마스크(2805)에 노출된 외측 제2접촉부(2600) 부분에 접촉하여 체결되는 외측 접속재(2800)를 형성한다. 마스크(2805)는 스텐실 마스크(stencil mask) 형태로 도입될 수 있다. 스텐실 마스크 상에 솔더 페이스트(solder paste)와 같은 접속 재질을 도포하고 블레이드(blade: 2809)를 이용하여 접속재(2800)의 형상이 이루어지도록 프린팅(printing)할 수 있다. 접속재(2800)는 마이크로 범프(micro bump) 형태로 형성될 수 있다.
도 17을 참조하면, 봉지부(2300) 및 패키지 기판부(2200)의 일부 부분을 제거하여 개별 패키지(2010, 2011)들로 분리할 수 있다. 소잉 과정을 이용하여 개별 패키지(2010, 2011)들로 분리할 수 있다. 개별 패키지(2010, 2011)들을 상호 적층하여 도 9 또는 도 11을 참조하여 설명한 바와 같은 적층 패키지 형태를 형성할 수 있다. 제1개별 패키지(2010) 상에 제2개별 패키지(2011)을 적층할 수 있으며,
제2개별 패키지(2011)의 접속재(2800)가 제1개별 패키지(2010)의 외측 제1접촉부(2901)에 체결되도록, 제2개별 패키지(2011)를 제1개별 패키지(2010) 상에 적층할 수 있다. 이러한 적층 과정으로 도 9 또는 도 11을 참조하여 설명한 바와 같은 적층 패키지 형태를 형성할 수 있다.
상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 출원에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.
100: 반도체 다이,
200: 패키지 기판,
901: 본딩 와이어의 외측 제1접촉부.

Claims (35)

  1. 내측 제1접촉부를 제공하는 반도체 다이(die);
    상기 반도체 다이가 삽입될 캐비티 구조(cavity structure)를 제공하며 내측 제2접촉부를 제공하는 패키지 기판;
    상기 내측 제1접촉부 및 내측 제2접촉부를 상호 연결시키는 본딩 와이어(bonding wire); 및
    상기 반도체 다이 및 상기 패키지 기판을 덮고 상기 본딩 와이어의 일부 부분을 외측 제1접촉부로 노출하는 오프닝부(opening portion)을 제공하는 봉지부를 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 본딩 와이어는
    상기 내측 제2접촉부로부터 연장되는 제1연장부;
    상기 제1연장부로부터 연장되어 최정점부를 제공하며 구부러진 부분을 포함하는 상기 외측 제1접촉부 ; 및
    상기 외측 제1접촉부로부터 상기 내측 제1접촉부 상으로 연장되는 제2연장부;를 포함하는 반도체 패키지.
  3. 제2항에 있어서,
    상기 오프닝부는
    상기 제1연장부에 중첩되는 위치에 위치하고 상기 외측 제1접촉부를 바닥에 노출하는 오목한 홈 형상을 가지는 반도체 패키지.
  4. 제2항에 있어서,
    상기 오프닝부는
    상기 패키지 기판의 상기 캐비티를 제외한 다른 부분에 중첩된 반도체 패키지.
  5. 제1항에 있어서,
    상기 패키지 기판은
    상기 패키지 기판의 두께 부분을 관통하는 형상으로 상기 캐비티 구조를 가지는 반도체 패키지.
  6. 제1항에 있어서,
    상기 패키지 기판은
    상기 가운데 부분에 상기 캐비티 구조를 가지는 사각 프레임(frame) 형상을 가지는 반도체 패키지.
  7. 제1항에 있어서,
    상기 봉지부는
    상기 반도체 다이의 상기 내측 제1접촉부가 위치하는 제1표면에 반대되는 제2표면을 노출하며
    상기 패키지 기판과 상기 반도체 다이의 사이 갭(gap)을 채우도록 연장되는 반도체 패키지.
  8. 제1항에 있어서,
    상기 패키지 기판은
    상기 내측 제2접촉부가 위치하는 제3표면에 반대되는 제4표면 부분에 제공되는 외측 제2접촉부; 및
    상기 외측 제2접촉부 및 상기 내측 제2접촉부를 상호 연결시키는 내측 연결부를 더 포함하는 반도체 패키지.
  9. 제8항에 있어서,
    상기 내측 연결부는
    상기 패키지 기판의 두께 부분을 실질적으로 관통하고 상기 외측 제1 및 제2접촉부들 각각에 양 단부들이 체결된 관통 비아(through via)를 포함하는 반도체 패키지.
  10. 제9항에 있어서,
    상기 오프닝부에 중첩되는 위치에 위치하며 상기 외측 제2접촉부에 체결되어 외측으로 돌출된 형상의 외측 접속재를 더 포함하는 반도체 패키지.
  11. 제1항에 있어서,
    상기 반도체 다이는
    상기 반도체 다이의 가장자리 부분에 상기 내측 제1접촉부를 제공하는 반도체 패키지.
  12. 제1항에 있어서,
    상기 반도체 다이는
    상기 반도체 다이의 중앙 부분에 상기 내측 제1접촉부를 제공하는 반도체 패키지.
  13. 제1내측 제1접촉부를 제공하는 제1반도체 다이(die);
    상기 제1반도체 다이가 삽입될 제1캐비티 구조(cavity structure)를 제공하며 제1내측 제2접촉부를 제공하는 제1패키지 기판;
    상기 제1내측 제1접촉부 및 제1내측 제2접촉부를 상호 연결시키는 제1본딩 와이어(bonding wire); 및
    상기 제1반도체 다이 및 상기 제1패키지 기판을 덮고 상기 제1본딩 와이어의 일부 부분을 제1외측 제1접촉부로 노출하는 제1오프닝부(opening portion)를 제공하는 제1봉지부;를 포함하는 제1서브 패키지(sub package); 및
    상기 제1서브 패키지 상에 적층되고 상기 제1외측 제1접촉부에 체결되는 제2접속재를 포함하는 제2서브 패키지를 포함하는 반도체 패키지.
  14. 제13항에 있어서,
    상기 제2서브 패키지는
    제2내측 제1접촉부를 제공하는 제2반도체 다이(die);
    상기 제2반도체 다이가 삽입될 제2캐비티 구조(cavity structure)를 제공하며 제2내측 제2접촉부를 제공하는 제2패키지 기판;
    상기 제2내측 제1접촉부 및 제2내측 제2접촉부를 상호 연결시키는 제2본딩 와이어(bonding wire); 및
    상기 제2반도체 다이 및 상기 제2패키지 기판을 덮는 제2봉지부;를 포함하는 반도체 패키지.
  15. 제14항에 있어서,
    상기 제2봉지부는
    상기 제2본딩 와이어의 일부 부분을 제2외측 제1접촉부로 노출하는 제2오프닝부(opening portion)를 제공하는 반도체 패키지.
  16. 제15항에 있어서,
    상기 제2본딩 와이어는
    상기 제2내측 제2접촉부로부터 연장되는 제1연장부;
    상기 제1연장부로부터 연장되어 최정점부를 제공하며 구부러진 부분을 포함하는 상기 제2외측 제1접촉부 ; 및
    상기 제2외측 제1접촉부로부터 상기 제2내측 제1접촉부 상으로 연장되는 제2연장부;를 포함하는 반도체 패키지.
  17. 제16항에 있어서,
    상기 제2오프닝부는
    상기 제1연장부에 중첩되는 위치에 위치하고 상기 제2외측 제1접촉부를 바닥에 노출하는 오목한 홈 형상을 가지는 반도체 패키지.
  18. 제16항에 있어서,
    상기 제2오프닝부는
    상기 제2패키지 기판의 상기 제2캐비티를 제외한 다른 부분에 중첩된 반도체 패키지.
  19. 제14항에 있어서,
    상기 제2패키지 기판은
    상기 제2패키지 기판의 두께 부분을 관통하는 형상으로 상기 제2캐비티 구조를 가지는 반도체 패키지.
  20. 제14항에 있어서,
    상기 제2패키지 기판은
    상기 가운데 부분에 상기 제2캐비티 구조를 가지는 사각 프레임(frame) 형상을 가지는 반도체 패키지.
  21. 제14항에 있어서,
    상기 제2봉지부는
    상기 제2반도체 다이의 상기 제2내측 제1접촉부가 위치하는 제1표면에 반대되는 제2표면을 노출하며
    상기 제2패키지 기판과 상기 제2반도체 다이의 사이 갭(gap)을 채우도록 연장되는 반도체 패키지.
  22. 제14항에 있어서,
    상기 제2패키지 기판은
    상기 제2내측 제2접촉부가 위치하는 제3표면에 반대되는 제4표면 부분에 제공되는 상기 제2외측 제2접촉부; 및
    상기 제2외측 제2접촉부 및 상기 제2내측 제2접촉부를 상호 연결시키는 제2내측 연결부를 더 포함하는 반도체 패키지.
  23. 제22항에 있어서,
    상기 제2내측 연결부는
    상기 제2패키지 기판의 두께 부분을 실질적으로 관통하고 상기 제2외측 제1 및 제2접촉부들 각각에 양 단부들이 체결된 관통 비아(through via)를 포함하는 반도체 패키지.
  24. 제23항에 있어서,
    상기 제2접속재는
    상기 제2오프닝부에 중첩되는 위치에 위치하며 상기 제2외측 제2접촉부에 체결되는 반도체 패키지.
  25. 제24항에 있어서,
    상기 제1패키지 기판은
    상기 제1내측 제2접촉부가 위치하는 표면에 반대되는 표면 부분에 제공되는 제1외측 제2접촉부;
    상기 제1외측 제2접촉부 및 상기 제1내측 제2접촉부를 상호 연결시키는 제1내측 연결부; 및
    상기 제1외측 제2접촉부에 체결되어 외측으로 돌출된 형상을 가지고 상기 제2접속재와 실질적으로 동일한 형상의 제1접속재를 포함하는 반도체 패키지.
  26. 제24항에 있어서,
    상기 제1패키지 기판은
    상기 제1내측 제2접촉부가 위치하는 표면에 반대되는 표면 부분에 제공되는 제1외측 제2접촉부;
    상기 제1외측 제2접촉부 및 상기 제1내측 제2접촉부를 상호 연결시키는 제1내측 연결부; 및
    상기 제1외측 제2접촉부에 체결되어 외측으로 돌출된 형상을 가지고 상기 제2접속재 보다 큰 크기의 형상을 가지는 제1접속재를 포함하는 반도체 패키지.
  27. 제14항에 있어서,
    상기 제2반도체 다이는
    상기 제2반도체 다이의 가장자리 부분에 상기 제2내측 제1접촉부를 제공하는 반도체 패키지.
  28. 제14항에 있어서,
    상기 제2반도체 다이는
    상기 제2반도체 다이의 중앙 부분에 상기 제2내측 제1접촉부를 제공하는 반도체 패키지.
  29. 캐비티 구조(cavity structure)들을 제공하며 내측 제2접촉부들을 제공하는 패키지 기판부;
    상기 패키지 기판부의 상기 캐비티 구조들 각각에 내측 제1접촉부들을 제공하는 반도체 다이(die)들을 삽입시키는 단계;
    상기 내측 제1접촉부들 및 내측 제2접촉부들을 각각 상호 연결시키는 본딩 와이어(bonding wire)들을 형성하는 단계;
    상기 반도체 다이들 및 상기 패키지 기판부를 덮고 상기 본딩 와이어들 각각의 일부 부분들을 각각 외측 제1접촉부들로 노출하는 오프닝부(opening portion)들을 제공하는 봉지부를 형성하는 단계; 및
    상기 봉지부 및 상기 패키지 기판부의 일부 부분을 제거하여 개별 패키지들로 분리하는 단계를 포함하는 반도체 패키지 제조 방법.
  30. 제29항에 있어서,
    상기 패키지 기판부를 캐리어(carrier) 상에 합지(lamination)시키는 단계를 더 포함하는 반도체 패키지 제조 방법.
  31. 제30항에 있어서,
    상기 패키지 기판부의 상기 캐비티 구조 내에 노출된 상기 캐리어(carrier) 부분에 상기 반도체 다이를 부착하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  32. 제29항에 있어서,
    상기 봉지부를 형성하는 단계는
    봉지재를 상기 패키지 기판부 및 상기 반도체 다이들을 덮도록 몰딩(molding)하는 단계를 포함하는 반도체 패키지 제조 방법.
  33. 제29항에 있어서,
    상기 봉지부를 형성하는 단계는
    상기 본딩 와이어를 덮는 상기 봉지부의 일부 부분을 제거하여 상기 외측 제1접촉부를 노출하는 오프닝부를 오목한 형상의 홈 구조를 가지도록 형성하는 단계를 포함하는 반도체 패키지 제조 방법.
  34. 제29항에 있어서,
    상기 패키지 기판은
    상기 내측 제2접촉부가 위치하는 제3표면에 반대되는 제4표면 부분에 제공되는 외측 제2접촉부; 및
    상기 외측 제2접촉부 및 상기 내측 제2접촉부를 상호 연결시키는 내측 연결부를 더 포함하도록 도입되고,
    상기 외측 제2접촉부에 체결되는 외측 접속재를 형성하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  35. 제34항에 있어서,
    상기 어느 하나의 개별 패키지의 상기 외측 접속재가
    상기 다른 하나의 개별 패키지의 상기 외측 제1접촉부에 체결되도록 상기 어느 하나의 개별 패키지를 상기 다른 하나의 개별 패키지 상에 적층하는 단계;를 더 포함하는 반도체 패키지 제조 방법.

KR1020150014001A 2015-01-29 2015-01-29 반도체 패키지 및 제조 방법 KR20160093248A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150014001A KR20160093248A (ko) 2015-01-29 2015-01-29 반도체 패키지 및 제조 방법
US14/748,037 US20160225744A1 (en) 2015-01-29 2015-06-23 Semiconductor packages, methods of fabricating the same, memory cards including the same and electronic systems including the same
CN201510522738.9A CN105845640A (zh) 2015-01-29 2015-08-24 半导体封装及其制造方法、包括其的存储卡和电子***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150014001A KR20160093248A (ko) 2015-01-29 2015-01-29 반도체 패키지 및 제조 방법

Publications (1)

Publication Number Publication Date
KR20160093248A true KR20160093248A (ko) 2016-08-08

Family

ID=56553344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150014001A KR20160093248A (ko) 2015-01-29 2015-01-29 반도체 패키지 및 제조 방법

Country Status (3)

Country Link
US (1) US20160225744A1 (ko)
KR (1) KR20160093248A (ko)
CN (1) CN105845640A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
US10453820B2 (en) * 2018-02-07 2019-10-22 Micron Technology, Inc. Semiconductor assemblies using edge stacking and methods of manufacturing the same
KR102509052B1 (ko) * 2018-08-31 2023-03-10 에스케이하이닉스 주식회사 브리지 다이를 포함하는 스택 패키지
US11094673B2 (en) * 2019-11-22 2021-08-17 Western Digital Technologies, Inc. Stacked die package with curved spacer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI290763B (en) * 2006-01-18 2007-12-01 Siliconware Precision Industries Co Ltd Semiconductor devices and fabrication method thereof
TWI417973B (zh) * 2011-07-11 2013-12-01 矽品精密工業股份有限公司 具微機電元件之封裝結構之製法
US8372741B1 (en) * 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9136254B2 (en) * 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer

Also Published As

Publication number Publication date
CN105845640A (zh) 2016-08-10
US20160225744A1 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
KR102143653B1 (ko) 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조방법
JP3960479B1 (ja) 両面電極構造の半導体装置の製造方法
KR101653856B1 (ko) 반도체 장치 및 그 제조방법
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
KR101190920B1 (ko) 적층 반도체 패키지 및 그 제조 방법
TWI599009B (zh) 半導體晶片封裝元件，半導體模組，半導體封裝元件之製造方法及半導體模組之製造方法
EP3147942B1 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
US7615858B2 (en) Stacked-type semiconductor device package
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
KR20160103394A (ko) 반도체 패키지
KR20160093248A (ko) 반도체 패키지 및 제조 방법
JP5358089B2 (ja) 半導体装置
KR20080027586A (ko) 반도체 다이 모듈 및 반도체 패키지와 반도체 패키지 제조방법
KR20100019635A (ko) 반도체 디바이스 및 그 제조 방법
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
KR101123799B1 (ko) 반도체 패키지 및 그 제조방법
CN218385219U (zh) 半导体器件
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
KR102146131B1 (ko) 패키지 적층 소자
KR20140045248A (ko) 집적회로 패키지 제조방법
KR101334593B1 (ko) 반도체 패키지 제조 방법
KR100907730B1 (ko) 반도체 패키지 및 그 제조 방법
KR20100124407A (ko) 적층형 반도체 패키지
CN105590920B (zh) 半导体封装
KR101432488B1 (ko) 적층형 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid