CN114930991A - 用于对无盖bga封装体中的多行表面安装部件进行保形涂覆的方法及由其制造的产品 - Google Patents

用于对无盖bga封装体中的多行表面安装部件进行保形涂覆的方法及由其制造的产品 Download PDF

Info

Publication number
CN114930991A
CN114930991A CN202080072513.7A CN202080072513A CN114930991A CN 114930991 A CN114930991 A CN 114930991A CN 202080072513 A CN202080072513 A CN 202080072513A CN 114930991 A CN114930991 A CN 114930991A
Authority
CN
China
Prior art keywords
surface mount
mount components
passive surface
substrate
minutes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080072513.7A
Other languages
English (en)
Inventor
贾肯·梁
帕特里克·金姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN114930991A publication Critical patent/CN114930991A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1322—Encapsulation comprising more than one layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

一种用于保形地涂覆焊接到无盖倒装芯片球栅阵列封装体的印刷电路衬底的无源表面安装部件的方法包括在无源表面安装部件上形成保形涂层之前将加强环固定到衬底。所述加强环被固定到所述衬底，使得所述多个无源表面安装部件和集成电路管芯被容纳在由所述加强环形成的开口内。在将所述加强环固定到所述衬底之后，在所述无源表面安装部件上形成保形涂层。所述保形涂层在无源表面安装部件中的每个无源表面安装部件上方、围绕所述无源表面安装部件中的每个无源表面安装部件的周边并且在所述无源表面安装部件中的每个无源表面安装部件下方延伸。还公开了根据所述方法制造的产品。

Description

用于对无盖BGA封装体中的多行表面安装部件进行保形涂覆 的方法及由其制造的产品
相关申请的交叉引用
本申请根据美国35U.S.C§119要求于2019年10月16日提交的名称为“用于对无盖BGA封装体中的多行表面安装部件进行保形涂覆的方法及由其制造的产品”的临时专利申请No.62/915,796的优先权，其全部公开内容明确合并于此。
背景技术
包括集成电路的电子装置用于计算装置中，诸如但不限于膝上型计算机、台式计算机、平板计算机、智能电话、游戏控制台、电视机、机顶盒、可穿戴装置、互联网服务器、打印机和其他装置。电子装置可以包括集成电路管芯和无源表面安装部件，诸如片状电容器，它们一起封装在同一印刷电路衬底上。例如，片状电容器可以用于将集成电路与电源中的电压波动去耦合。集成电路管芯可能具有非常密集的电路***，并且可能以甚高频率工作，以提供不断改善的性能水平。一些集成电路管芯可以在相对小的管芯上具有多个处理器核和/或非常大的存储器阵列。在操作中，此类装置可能产生超过100瓦的热量。如果允许热量在管芯上累积，则集成电路的性能可能降低和/或集成电路的寿命可能显著缩短。
在一些电子装置中，集成电路以倒置或倒装芯片的配置安装在封装体的印刷电路衬底上，使得集成电路管芯的接合焊盘可以直接焊接到印刷电路衬底的电连接。在这种倒装芯片封装球栅阵列(BGA)封装体中，封装盖固定到印刷电路衬底以保护管芯并为衬底提供结构支撑。在盖固定之前，将导热材料，也称为热界面材料(TIM)，施加到管芯的背侧，以在管芯和封装盖之间提供导热的热路径。高表面积的散热片可以耦合到封装盖，使得空气的对流可以从封装盖去除热量。
在一些其他电子装置中，不使用封装盖，以便TIM直接接触散热片。从热路径移除盖可提高从集成电路管芯移除热量的效率。在这种无盖BGA封装体中，围绕集成电路管芯和无源表面安装部件的加强环被固定到衬底而不是固定到盖，以向衬底提供结构支撑。
附图说明
当伴随有以下附图时，根据以下描述将更容易理解实施方式，其中相同的附图标记表示相同的元件，并且其中：
图1是根据本公开中阐述的一个示例的电子装置的示意性顶视图。
图2是根据本公开中阐述的一个示例的图1的电子装置的示意性侧截面视图。
图3是根据本公开中阐述的一个示例的图1的电子装置的一部分的放大示意性侧截面视图。
图4是根据本公开中阐述的另一示例的图1的电子装置的一部分的放大示意性侧截面视图。
图5是根据本公开中阐述的另一示例的图1的电子装置的一部分的放大示意性侧截面视图。
图6是流程图，其示出了根据本公开中阐述的一个示例的用于保形地涂覆多个无源表面安装部件的方法。
图7是流程图，其示出了根据本公开中阐述的一个示例的用于保形地涂覆多个无源表面安装部件的另一方法。
图8是流程图，其示出了根据本公开中阐述的一个示例的用于保形地涂覆多个无源表面安装部件的另一方法。
图9是流程图，其示出了根据本公开中阐述的一个示例的用于保形地涂覆多个无源表面安装部件的另一方法。
图10是流程图，其示出了根据本公开中阐述的一个示例的用于保形地涂覆多个无源表面安装部件的另一方法。
具体实施方式
简言之，包括集成电路管芯和焊接到BGA封装体的印刷电路衬底的多个无源表面安装部件的电子装置需要在无源表面安装部件上提供保形涂层。无源表面安装部件可包括片状电容器和/或片状电阻器。在随后于高温下进行处理期间，例如当电子装置焊接到电路板上时，一些用于在集成电路管芯和散热片之间形成导热层的TIM可能会熔化并从集成电路管芯上流走，从而接触无源表面安装部件。TIM是导电的，因此这种接触会使无源表面安装部件端子短路，使电子装置无法工作。保形涂层使无源表面安装部件端子与TIM电绝缘，并与可能污染无源表面安装部件端子的任何其他导电材料电绝缘。
在BGA封装体中，无源表面安装部件通常在集成电路管芯的周边处设置成行。在无源表面安装部件上形成保形涂层，然后将盖或无盖BGA封装体情况下的加强环固定到封装衬底上。当在集成电路管芯的任何侧上仅有一行无源表面安装部件时，这种方式效果良好。然而，随着集成电路管芯变得更密集且更复杂，需要在集成电路管芯的至少一侧上提供多个相邻行的无源表面安装部件。已经发现，在多个相邻行的无源表面安装部件所需的较大区域上形成的保形涂层易于产生涂层缺陷，例如涂层中的空隙、涂层的***和涂层的层彼此之间以及与衬底和无源表面安装部件之间的分层。本文所述的方法提供了在无盖BGA封装体中的多行无源表面安装部件(例如片状电容器)的保形涂层，所述无盖BGA封装体具有少得多的空隙或涂层的***或涂层的分层，如果有的话。
在一些实施方式中，一种用于保形地涂覆焊接到无盖倒装芯片球栅阵列封装体的印刷电路衬底的无源表面安装部件的方法包括在无源表面安装部件上形成保形涂层之前将加强环固定到衬底。加强环被固定到衬底，使得多个无源表面安装部件和集成电路管芯被容纳在由加强环形成的开口内。在将加强环固定到衬底之后，在无源表面安装部件上形成保形涂层。保形涂层在无源表面安装部件中的每个无源表面安装部件上方、围绕无源表面安装部件中的每个无源表面安装部件的周边并且在无源表面安装部件中的每个无源表面安装部件下方延伸。在一些实施方式中，无源表面安装部件中的至少一些被设置在多个相邻的行中。在一些实施方式中，多个无源表面安装部件包括多个片状电容器。在一些实施方式中，将加强环固定到衬底包括用粘合剂将加强环粘附到衬底，然后使粘合剂固化。在一些实施方式中，形成保形涂层包括在多个无源表面安装部件上形成底涂层，然后在无源表面安装部件中的每个无源表面安装部件和底涂层上形成顶涂层。底涂层围绕无源表面安装部件中的每个无源表面安装部件的周边延伸，并且在无源表面安装部件中的每个无源表面安装部件下方在无源表面安装部件中的每个无源表面安装部件与衬底之间延伸。在一些实施方式中，底涂层和顶涂层都被固化。在一些实施方式中，底涂层在形成顶层之前被固化。
在一些实施方式中，在形成保形涂层之前，用等离子体处理衬底和无源表面安装部件。在一些实施方式中，在形成顶涂层之前用等离子体处理底涂层。在形成保形涂层之前用于处理衬底和无源表面安装部件的等离子体以及在形成顶涂层之前用于处理底涂层的等离子体由包括氦气、氩气、氧气或者氦气、氩气和氧气的任意组合的气体形成。
在一些实施方式中，在无源表面安装部件上形成保形涂层之前在衬底上和无源表面安装部件上形成第一粘合层。在一些实施方式中，在形成顶涂层之前在底涂层上和无源表面安装部件上形成第二粘合层。
在一些实施方式中，一种封装在无盖倒装芯片球栅阵列封装体中的电子装置包括印刷电路衬底、焊接到衬底的集成电路管芯、焊接到衬底的多个无源表面安装部件、固定到衬底的加强环、以及设置在多个无源表面安装部件上的保形涂层。衬底包括球栅阵列。多个无源表面安装部件和集成电路管芯被容纳在由加强环形成的开口中。多个无源表面安装部件中的至少一些被设置在多个相邻的行中。该装置通过将加强环固定到衬底，并在将加强环固定到衬底之后在多个无源表面安装部件上形成保形涂层来制造。保形涂层在无源表面安装部件中的每个无源表面安装部件上方、围绕无源表面安装部件中的每个无源表面安装部件的周边并且在无源表面安装部件中的每个无源表面安装部件下方延伸。在一些实施方式中，多个无源表面安装部件包括多个片状电容器。在一些实施方式中，多个无源表面安装部件由多个片状电容器组成。
在一些实施方式中，形成保形涂层包括在多个无源表面安装部件上形成底涂层以及形成顶涂层。底涂层围绕无源表面安装部件中的每个无源表面安装部件的周边延伸，并且在无源表面安装部件中的每个无源表面安装部件下方在无源表面安装部件中的每个无源表面安装部件与衬底之间延伸。顶涂层设置在无源表面安装部件中的每个无源表面安装部件上以及在围绕无源表面安装部件中的每个无源表面安装部件的周边延伸的底涂层上。
在一些实施方式中，所述装置进一步通过在多个无源表面安装部件上形成保形涂层之前在衬底上和多个无源表面安装部件上形成第一粘合层来制造。在一些实施方式中，所述装置进一步通过在形成顶涂层之前在底涂层和多个表面安装部件上形成第二粘合层来制造。在一些实施方式中，所述装置进一步通过在形成底涂层之前用第一等离子体处理衬底和多个无源表面安装部件来制造，所述第一等离子体由包括氦气、氩气、氧气或它们的任意组合的气体形成。在一些实施方式中，所述装置进一步通过用第二等离子体处理底涂层和无源表面安装部件的顶部来制造，所述第二等离子体由包括氦气、氩气、氧气或它们的任意组合的气体形成。
在一些实施方式中，一种用于保形地涂覆焊接到无盖倒装芯片球栅阵列封装体的印刷电路衬底的多个无源表面安装部件的方法包括在衬底上和在无源表面安装部件中的每个无源表面安装部件上形成第一粘合层，所述无盖倒装芯片球栅阵列封装体容纳焊接到衬底的集成电路管芯和固定到衬底的加强环。然后，在第一粘合层上形成底涂层，所述底涂层围绕无源表面安装部件中的每个无源表面安装部件的周边延伸，并且在无源表面安装部件中的每个无源表面安装部件的下方且在无源表面安装部件中的每个无源表面安装部件与衬底之间延伸。然后在底涂层上和无源表面安装部件中的每个无源表面安装部件上形成第二粘合层。然后在第二粘合层上形成顶涂层。在一些实施方式中，无源表面安装部件中的至少一些被设置在多个相邻的行中。在一些实施方式中，多个无源表面安装部件包括多个片状电容器。在一些实施方式中，多个无源表面安装部件由多个片状电容器组成。在一些实施方式中，底涂层在形成顶涂层之前被固化。在一些实施方式中，所述方法还包括在形成第一粘合层之前用第一等离子体处理衬底和无源表面安装部件。在一些实施方式中，第一等离子体由包括氦气、氩气、氧气或者氦气、氩气和氧气的任意组合的气体形成。在一些实施方式中，所述方法还包括在形成第二粘合层之前用第二等离子体处理底涂层。在一些实施方式中，第二等离子体由包括氦气、氩气、氧气或者氦气、氩气和氧气的任意组合的气体形成。
在一些实施方式中，一种电子装置包括具有球栅阵列的印刷电路衬底、焊接到衬底的集成电路管芯、焊接到衬底的多个无源表面安装部件、固定到衬底的加强环和设置在无源表面安装部件上的保形涂层。无源表面安装部件被设置在多个相邻的行中。无源表面安装部件和集成电路管芯被容纳在由加强环形成的开口中。保形涂层包括第一粘合层、底涂层、第二粘合层和顶涂层。第一粘合层设置在衬底上和无源表面安装部件中的每个无源表面安装部件上。底涂层设置在第一粘合层上，并围绕无源表面安装部件中的每个无源表面安装部件的周边延伸，并且在无源表面安装部件中的每个无源表面安装部件下方在无源表面安装部件中的每个无源表面安装部件与衬底之间延伸。第二粘合层设置在底涂层上和无源表面安装部件中的每个无源表面安装部件上。顶涂层设置在第二粘合层上。在一些实施方式中，多个无源表面安装部件包括多个片状电容器。在一些实施方式中，多个无源表面安装部件由多个片状电容器组成。在一些实施方式中，集成电路管芯包括多个中央处理单元核。
在一些实施方式中，第一粘合层和第二粘合层包括基于膦酸酯的自组装单层。在一些实施方式中，底涂层包含由选自环氧酚醛树脂和环氧胺树脂的树脂形成的至少一种聚合物。在一些实施方式中，顶涂层包含选自以下的至少一种聚合物：有机硅弹性体、丙烯酸酯化氨基甲酸乙酯和来自改性环氧酚醛树脂或改性胺树脂的聚合物。
在一些实施方式中，一种用于保形地涂覆焊接到无盖倒装芯片球栅阵列封装体的印刷电路衬底的无源表面安装部件的方法包括在无源表面安装部件上形成保形涂层之前将加强环固定到衬底。加强环被固定到衬底，使得多个无源表面安装部件和集成电路管芯被容纳在由加强环形成的开口内。在将加强环固定到衬底之后，在无源表面安装部件上形成保形涂层。保形涂层在无源表面安装部件中的每个无源表面安装部件上方、围绕无源表面安装部件中的每个无源表面安装部件的周边并且在无源表面安装部件中的每个无源表面安装部件下方延伸。形成保形涂层包括：在多个无源表面安装部件上形成底涂层，固化底涂层，在底涂层上形成第一顶涂层，固化第一顶涂层，在无源表面安装部件中的每个无源表面安装部件上和在固化的第一底涂层上形成第二顶涂层，以及固化第二顶涂层。底涂层围绕无源表面安装部件中的每个无源表面安装部件的周边延伸，并且在无源表面安装部件中的每个无源表面安装部件下方在无源表面安装部件中的每个无源表面安装部件与衬底之间延伸。在一些实施方式中，多个无源表面安装部件包括多个片状电容器。在一些实施方式中，多个无源表面安装部件由多个片状电容器组成。
在一些实施方式中，固化第一顶涂层包括在95℃至105℃的温度下将第一顶涂层烘烤50分钟至70分钟，然后在145℃至155℃的温度下将第一顶涂层烘烤110分钟至130分钟。在一些实施方式中，固化第二顶涂层包括在95℃至105℃的温度下将第二顶涂层烘烤50分钟至70分钟；以及在145℃至155℃的温度下将第二顶涂层烘烤110分钟至130分钟。
在一些实施方式中，在形成保形涂层之前，用等离子体处理衬底和无源表面安装部件。在一些实施方式中，在形成第一顶涂层之前用等离子体处理底涂层。在形成保形涂层之前用于处理衬底和无源表面安装部件的等离子体，以及在形成第一顶涂层之前用于处理底涂层的等离子体由包括氦气、氩气、氧气或者氦气、氩气和氧气的任意组合的气体形成。
在一些实施方式中，在无源表面安装部件上形成保形涂层之前在衬底上和无源表面安装部件上形成第一粘合层。在一些实施方式中，在形成第一顶涂层之前在底涂层上和无源表面安装部件上形成第二粘合层。
在一些实施方式中，一种封装在无盖倒装芯片球栅阵列封装体中的电子装置包括印刷电路衬底、焊接到衬底的集成电路管芯、焊接到衬底的多个无源表面安装部件、固定到衬底的加强环、以及设置在多个无源表面安装部件上的保形涂层。衬底包括球栅阵列。多个无源表面安装部件和集成电路管芯被容纳在由加强环形成的开口中。多个无源表面安装部件中的至少一些被设置在多个相邻的行中。该装置通过将加强环固定到衬底，并在将加强环固定到衬底之后在多个无源表面安装部件上形成保形涂层来制造。保形涂层在无源表面安装部件中的每个无源表面安装部件上方、围绕无源表面安装部件中的每个无源表面安装部件的周边并且在无源表面安装部件中的每个无源表面安装部件下方延伸。形成保形涂层包括：在多个无源表面安装部件上形成底涂层，固化底涂层，在底涂层上形成第一顶涂层，固化第一顶涂层，在无源表面安装部件中的每个无源表面安装部件上和在固化的第一底涂层上形成第二顶涂层，以及固化第二顶涂层。底涂层围绕无源表面安装部件中的每个无源表面安装部件的周边延伸，并且在无源表面安装部件中的每个无源表面安装部件下方在无源表面安装部件中的每个无源表面安装部件与衬底之间延伸。在一些实施方式中，多个无源表面安装部件包括多个片状电容器。在一些实施方式中，多个无源表面安装部件由多个片状电容器组成。
在一些实施方式中，固化第一顶涂层包括在95℃至105℃的温度下将第一顶涂层烘烤50分钟至70分钟，然后在145℃至155℃的温度下将第一顶涂层烘烤110分钟至130分钟。在一些实施方式中，固化第二顶涂层包括在95℃至105℃的温度下将第二顶涂层烘烤50分钟至70分钟；以及在145℃至155℃的温度下将第二顶涂层烘烤110分钟至130分钟。
在一些实施方式中，在无源表面安装部件上形成保形涂层之前在衬底上和无源表面安装部件上形成第一粘合层。在一些实施方式中，在形成第一顶涂层之前在底涂层上和无源表面安装部件上形成第二粘合层。
在一些实施方式中，在形成保形涂层之前，用等离子体处理衬底和无源表面安装部件。在一些实施方式中，在形成第一顶涂层之前用等离子体处理底涂层。在形成保形涂层之前用于处理衬底和无源表面安装部件的等离子体，以及在形成第一顶涂层之前用于处理底涂层的等离子体由包括氦气、氩气、氧气或者氦气、氩气和氧气的任意组合的气体形成。
图1是电子装置10的示例的示意性顶视图，所述电子装置包括印刷电路衬底12、集成电路管芯14、多个片状电容器16、加强环18和保形涂层20。集成电路管芯14可以是例如中央处理单元、图形处理单元或组合的加速处理单元。在一些实施方案中，集成电路管芯14包括多个处理核。在一些实施方案中，加强环18是形成开口22的刚性方形箍。在一些其他实施方案中，加强环18可为具有除正方形之外的形状(例如圆形或矩形)的箍。下面参照图3、图4和图5详细描述保形涂层20。如图1所示，片状电容器16中的一些片状电容器被布置在多个行中，例如在第一行R1和第二行R2中的那些。其他片状电容器16中的一些片状电容器被布置在第三行R3中。第一行R1和第二行R2是相邻的行。第三行R3不具有相邻行的片状电容器16。如图1所示，对于布置在多个行中的片状电容器16，例如第一行R1和第二行R2中的那些片状电容器而言由保形涂层20覆盖的邻接区域大于对于布置在第三行R3中的片状电容器16而言由保形涂层20覆盖的邻接区域。
还参照图2，电气装置10还包括球栅阵列24，该球栅阵列包括设置在衬底12的与集成电路管芯14相对的表面上的多个焊球26。球栅阵列24可以用于将电气装置10电连接和机械连接到作为多个计算装置中的任何一个的部件的较大印刷电路板(未示出)，举例而言，所述计算装置为例如但不限于膝上型计算机、台式计算机、平板计算机、智能电话、游戏控制台、电视机、机顶盒、可穿戴装置、互联网服务器和打印机。印刷电路衬底12是包括多个互连部28的层压衬底。集成电路管芯14电耦合到多个互连部28，并且通过多个焊料接头30机械地固定到衬底12。管芯底部填充物32围绕集成电路管芯14和焊料接头20设置，从而填充集成电路管芯14和衬底12之间的空间。管芯底部填充物32是非导电聚合物。管芯底部填充物32防止任何熔化的TIM(未示出)或其他导电污染物将任何焊料接头30短接在一起。片状电容器16电耦合到多个互连部28，并通过多个焊料接头34机械地固定到衬底12。具体地，焊料接头34将片状电容器16的端子(未示出)电连接到多个互连部28。互连部28将集成电路管芯14、片状电容器16和球栅阵列24的焊球26电互连。如图1和图2一起所示，集成电路管芯14和多个片状电容器16容纳在由加强环18形成的开口22内。
还参照图3，保形涂层20包括底涂层36和顶涂层38。底涂层36围绕片状电容器16中的每个片状电容器的周边延伸，并在片状电容器16中的每个片状电容器下方在片状电容器16和衬底12之间延伸。尽管图3中未示出，但是在片状电容器16和衬底12之间形成底涂层36的毛细作用也可以导致底涂层36进一步延伸到片状电容器16中的每个片状电容器的顶部。顶涂层38设置在片状电容器16中的每个片状电容器上和底涂层36上，从而围绕片状电容器16的周边延伸。如此设置，保形涂层20将片状电容器16与导电污染物如TIM物理隔离且电隔离。
在一些实施方案中，底涂层36是环氧基聚合物。底涂层36由底部填充树脂形成，例如环氧酚醛树脂，如U8439-105，或环氧胺树脂，如U8410-119A，可从Namics Corporation,Japan获得。其他合适的底部填充树脂包括U8443-14、U8410-73C、U8410-314A、U8439-1、U8410-207，可从Namics Corporation获得；UF-5016-MP03，可从KCC Corporation,Seoul,South Korea获得；和CRP-4152R5，可从Sumitomo Bakelite Co.,Ltd.,Manchester,CT获得。
在一些实施方案中，顶涂层38由涂料树脂形成，例如DowsilTMEA 6900或DowsilTMSE 4450，可从Dow Chemical Corporation,Midland,MI获得，用于形成有机硅弹性体；或
Figure GDA0003753325060000121
9482，可从Dymax Corporation,Torrington,CT获得，用于形成丙烯酸酯化氨基甲酸乙酯。其他合适的涂料树脂包括Loctite Resinol 90C,Loctite 3515and LoctiteFP4470，可从Henkel Corporation,Rocky Hill,CT获得；DAPCOTM 3003，可从Solvay USA,Chicago,IL获得；EW-3011，可从3M,St.Paul,MN获得；或改性环氧酚醛树脂或改性胺树脂，可从Namics Corporation获得。
还参照图4，在一些实施方案中，保形涂层20还包括第一粘合层40和第二粘合层42。第一粘合层40设置在衬底12上和片状电容器16中的每个片状电容器上。在图4的示例中，底涂层36设置在第一粘合层40上，并且围绕片状电容器16中的每个片状电容器的周边延伸，并在片状电容器16中的每个片状电容器下方在片状电容器16和衬底12之间延伸。第二粘合层42设置在底涂层36上和片状电容器16中的每个片状电容器上。顶涂层38设置在第二粘合层42上。与图3的示例一样，保形涂层20将片状电容器16与诸如TIM的导电污染物物理隔离且电隔离。
在一些实施方案中，第一粘合层40和第二粘合层42是基于膦酸酯的自组装单层，例如可从Aculon Inc.,San Diego,CA获得的粘合底漆。
还参照图5，在一些实施方案中，顶涂层38包括第一顶涂层44和第二顶涂层46。第一顶涂层44设置在底涂层36上。如图5的示例所示，第一顶涂层44围绕片状电容器16中的每个片状电容器的周边延伸，并使片状电容器16之间的间隙平坦化。第二顶涂层46设置在第一顶涂层44上和片状电容器16中的每个片状电容器上。与图3的示例一样，保形涂层20将片状电容器16与诸如TIM的导电污染物物理隔离且电隔离。
在一些实施方案中，第一顶涂层44和第二顶涂层46由如上所述用于顶涂层38的涂料树脂形成。在一些实施方案中，第一顶涂层44和第二顶涂层46由相同的涂料树脂形成。在一些其他实施方案中，第一顶涂层44和第二顶涂层46由不同的涂料树脂形成。在一些实施方案中，第一顶涂层44由如上所述用于底涂层36的环氧基聚合物形成，并且第二顶涂层46由如上所述用于顶涂层38的涂料树脂形成。
在各种实施方案中，从衬底12到顶涂层38的与衬底12相对的表面测量的保形涂层20的厚度可以小至600微米、625微米、650微米或675微米，或大至700微米、725微米或750微米，或在任何两个前述值之间所限定的任何范围内，例如600微米至750微米、625微米至725微米、650微米至700微米、675微米至700微米、675微米至725微米、700微米至750微米、700微米至725微米或725微米至750微米。图1至图5中各层的相对厚度，例如图4所示的底涂层36和第一粘合层40，是为了便于说明和理解，因此并非按比例绘制。
图6是示出根据本公开中阐述的一个示例的用于保形地涂覆多个片状电容器16的方法的流程图。如框100所示，所述方法例如从集成电路管芯14和多个片状电容器16焊接到衬底12开始，如图1所示。在框102处，将加强环18固定到衬底12，使得集成电路管芯14和多个片状电容器16容纳在开口22内。在框102之后，在框104处，在多个片状电容器16上形成保形涂层。然后，如框106所示，所述方法继续进行，以生产具有经保形涂覆的片状电容器16的电气装置10。已经发现，通过在片状电容器16上形成保形涂层20之前将加强环102固定到衬底12，与在将加强环18固定到衬底12之后在多行的多个片状电容器16上形成保形涂层20相比，保形涂层20具有少得多的(如果有的话)保形涂层20中的空隙或***或底涂层36和顶涂层38的分层。
如图6进一步所示，将加强环18固定到衬底12的方法开始于例如将集成电路管芯14和多个片状电容器16焊接到衬底12，如框108所示。在框110处，例如用诸如有机硅粘合剂的粘合剂将加强环18粘附至衬底12。在一个实施方案中，将粘合剂施加到衬底12，然后将加强环18放置在粘合剂上。替代地或另外地，将粘合剂施加到加强环18，然后将具有粘合剂的加强环18放置在衬底12上。一旦加强环18粘附至衬底12，粘合剂就在框112处固化。然后如框114所示继续该方法以制造固定到衬底12的加强环18。
不希望受任何理论的束缚，据信在形成保形涂层20之前将加强环18固定到衬底12有助于稳定衬底12，从而降低施加在保形涂层20上的机械应力，否则该机械应力将导致涂层的***和/或分层。还据信在形成保形涂层20之前将加强环18固定到衬底12避免了交叉污染，如果在附接加强环18之前施加保形涂层20，则会导致交叉污染。据信保形涂层20覆盖的邻接区域越大，保形涂层20中的机械应力就越大。因此，据信，此方法当在以下情况下时是最有益的：多个片状电容器16被设置在多个相邻的行中，从而对于片状电容器16而言由保形涂层20所覆盖的邻接区域大于对于被布置在单行中的那些片状电容器而言由保形涂层20覆盖的邻接区域(图1)。
图7是示出根据本公开中阐述的一个示例的用于保形地涂覆多个片状电容器16的方法的流程图。一起考虑图1、图2、图3和图7，形成保形涂层20的方法例如开始于将集成电路管芯14和多个片状电容器16焊接到衬底12并且将加强环18固定到衬底12，如框200所示。在框202处，通过如上所述围绕多个片状电容器16的周边分配底部填充树脂来形成底涂层36。毛细作用将一些底部填充树脂吸入多个片状电容器16和衬底12之间的空间中。然后在框204处固化底涂层36。在框206处，通过如上所述将涂料树脂分配在片状电容器16中的每个片状电容器上和底涂层36上来形成顶涂层38。然后在框208处固化顶涂层38。然后，如框210所示，所述方法继续进行，以生产具有经保形涂覆的片状电容器16的电气装置10。
在各种实施方案中，可以在框204处使用两步加热法来固化底涂层36。在两步加热法的第一步中，底涂层36可以被加热到低至85℃、90℃或95℃的温度，或高达100℃、105℃或110℃的温度，或被加热到在任何两个前述值之间所限定的任何范围内的温度，例如85℃至110℃、90℃至105℃、95℃至100℃、95℃至105℃、90℃至110℃或100℃至105℃。在两步加热法的第一步中，底涂层36可以被加热短至40分钟、45分钟、50分钟、55分钟或60分钟的时间，或长至65分钟、70分钟、75分钟或80分钟的时间，或在任何两个前述值之间所限定的任何范围内的时间，例如40分钟至80分钟、45分钟至75分钟、50分钟至70分钟、55分钟至65分钟、55分钟至60分钟、60分钟至65分钟或60分钟至70分钟。
在两步加热法的第二步中，底涂层36可以被加热到低至130℃、135℃、140℃、145℃或150℃的温度，或高达155℃、160℃、165℃或170℃的温度，或被加热到在任何两个前述值之间所限定的任何范围内的温度，例如130℃至170℃、135℃至165℃、140℃至160℃、145℃至155℃、150℃至160℃或145℃至150℃。在两步加热法的第二步中，底涂层36可以被加热短至100分钟、105分钟、110分钟、115分钟或120分钟的时间，或长至125分钟、130分钟、135分钟或140分钟的时间，或在任何两个前述值之间所限定的任何范围内的时间，例如100分钟至140分钟、105分钟至135分钟、110分钟至130分钟、115分钟至125分钟、120分钟至130分钟、120分钟至140分钟或110分钟至120分钟。
在各种实施方案中，在框208处，可以使用如上所述的在框204处用于底层涂层36的两步加热法来固化顶涂层38。在其他各种实施方案中，可以使用单步加热法来固化顶涂层38。在单步加热法中，顶涂层38可以被加热到低至150℃、155℃或160℃的温度，或高达165℃、170℃或175℃的温度，或被加热到在任何两个前述值之间所限定的任何范围内的温度，例如150℃至175℃、155℃至170℃、160℃至165℃、160℃至170℃、150℃至160℃或165℃至170℃。在单步加热法中，顶涂层38可以被加热短至160分钟、165分钟、170分钟、175分钟或180分钟的时间，或长至185分钟、190分钟、195分钟或200分钟的时间，或在任何两个前述值之间所限定的任何范围内的时间，例如160分钟至200分钟、165分钟至195分钟、170分钟至190分钟、175分钟至185分钟、175分钟至185分钟、170分钟至180分钟、180分钟至200分钟或180分钟至190分钟。
在其他各种实施方案中，在框208处，可以使用三步加热法来固化顶涂层38。在三步加热法的第一步中，顶涂层38可以被加热到低至85℃、90℃或95℃，或高达100℃、105℃或110℃的温度，或被加热到在任何两个前述值之间所限定的任何范围内的温度，例如85℃至110℃、90℃至105℃、95℃至100℃、95℃至105℃、90℃至110℃，或100℃至105℃。在三步加热法的第一步中，顶涂层38可以被加热短至30分钟、35分钟、40分钟或45分钟的时间，或长至50分钟、55分钟或60分钟的时间，或在任何两个前述值之间所限定的任何范围内的时间，例如30分钟至60分钟、35分钟至55分钟、40分钟至50分钟、40分钟至45分钟、45分钟至50分钟、35分钟至45分钟或45分钟至50分钟。
在三步加热法的第二步中，顶涂层38可以被加热到低至110℃、115℃或120℃，或高达125℃、130℃或135℃，或被加热到在任何两个前述值之间所限定的任何范围内的温度，例如110℃至135℃、115℃至130℃、120℃至125℃、120℃至130℃、115℃至135℃或125℃至130℃。在三步加热法的第二步中，顶涂层38可以被加热短至30分钟、35分钟、40分钟或45分钟的时间，或长至50分钟、55分钟或60分钟的时间，或在任何两个前述值之间所限定的任何范围内的时间，例如30分钟至60分钟、35分钟至55分钟、40分钟至50分钟、40分钟至45分钟、45分钟至50分钟、35分钟至45分钟或45分钟至50分钟。
在三步加热法的第三步中，顶涂层38可以被加热到低至130℃、135℃、140℃、145℃或150℃的温度，或高达155℃、160℃、165℃或170℃的温度，或被加热到在任何两个前述值之间所限定的任何范围内的温度，例如130℃至170℃、135℃至165℃、140℃至160℃、145℃至155℃、150℃至160℃或145℃至150℃。在三步加热法的第三步中，顶涂层38可以被加热短至100分钟、105分钟、110分钟、115分钟或120分钟的时间，或长至125分钟、130分钟、135分钟或140分钟的时间，或在任何两个前述值之间所限定的任何范围内的时间，例如100分钟至140分钟、105分钟至135分钟、110分钟至130分钟、115分钟至125分钟、120分钟至130分钟、120分钟至135分钟或115分钟至120分钟。
在其他各种实施方案中，在框208处，可以使用四步加热法来固化顶涂层38。在四步加热法的第一步中，顶涂层38可以被加热到低至85℃、90℃或95℃的温度，或高达100℃、105℃或110℃的温度，或被加热到在任何两个前述值之间所限定的任何范围内的温度，例如85℃至110℃、90℃至105℃、95℃至100℃、95℃至105℃、90℃至110℃，或100℃至105℃。在四步加热法的第一步中，顶涂层38可以被加热短至15分钟、20分钟、25分钟或30分钟的时间，或长至35分钟、40分钟或45分钟的时间，或在任何两个前述值之间所限定的任何范围内的时间，例如15分钟至45分钟、20分钟至40分钟、25分钟至35分钟、25分钟至30分钟、30分钟至35分钟、35分钟至45分钟或20分钟至35分钟。
在四步加热法的第二步中，顶涂层38可以被加热到低至100℃、105℃或110℃的温度，或高达115℃、120℃、125℃或130℃的温度，或被加热到在任何两个前述值之间所限定的任何范围内的温度，例如100℃至130℃、105℃至125℃、110℃至120℃、110℃至115℃或115℃至120℃。在四步加热法的第二步中，顶涂层38可以被加热短至15分钟、20分钟、25分钟或30分钟的时间，或长至35分钟、40分钟或45分钟的时间，或在任何两个前述值之间所限定的任何范围内的时间，例如15分钟至45分钟、20分钟至40分钟、25分钟至35分钟、25分钟至30分钟、30分钟至35分钟、35分钟至45分钟或20分钟至35分钟。
在四步加热法的第三步中，顶涂层38可以被加热到低至115℃、120℃或125℃的温度，或高达130℃、135℃、140℃或145℃的温度，或被加热到在任何两个前述值之间所限定的任何范围内的温度，例如115℃至145℃、120℃至140℃、125℃至135℃、130℃至135℃或125℃至130℃。在四步加热法的第三步中，顶涂层38可以被加热短至15分钟、20分钟、25分钟或30分钟的时间，或长至35分钟、40分钟或45分钟的时间，或在任何两个前述值之间所限定的任何范围内的时间，例如15分钟至45分钟、20分钟至40分钟、25分钟至35分钟、25分钟至30分钟、30分钟至35分钟、35分钟至45分钟或20分钟至35分钟。
在四步加热法的第四步中，顶涂层38可以被加热到低至130℃、135℃、140℃、145℃或150℃的温度，或高达155℃、160℃、165℃或170℃的温度，或被加热到在以上值中的任何两个之间所限定的任何范围内的温度，例如130℃至170℃、135℃至165℃、140℃至160℃、145℃至155℃、150℃至160℃或145℃至150℃。在四步加热法的第四步中，顶涂层38可以被加热短至100分钟、105分钟、110分钟、115分钟或120分钟的时间，或长至125分钟、130分钟、135分钟或140分钟的时间，或在任何两个前述值之间所限定的任何范围内的时间，例如100分钟至140分钟、105分钟至135分钟、110分钟至130分钟、115分钟至125分钟、120分钟至130分钟、120分钟至135分钟或115分钟至120分钟。
不希望受任何理论的束缚，据信在框208处施加到顶涂层38的两步加热法、三步加热法和四步加热法的更渐进的加热步骤使收缩率减小并且减小固化期间顶涂层38中的应力，特别是在多个片状电容器16的拐角处。释放多个片状电容器16的拐角处的顶涂层38中的应力可以减少保形涂层20从多个片状电容器16的分层。
在各种实施方案中，从衬底12到顶涂层38的与衬底12相对的表面测量的保形涂层20的厚度可以小至600微米、625微米、650微米或675微米，或大至700微米、725微米或750微米，或在任何两个前述值之间所限定的任何范围内，例如600微米至750微米、625微米至725微米、650微米,至700微米、675微米至700微米、675微米至725微米、700微米至750微米、700微米至725微米或725微米至750微米。
图8是示出根据本公开中阐述的另一示例的用于保形地涂覆多个片状电容器16的方法的流程图。一起考虑图1、图2、图3和图8，形成保形涂层20的方法例如开始于将集成电路管芯14和多个片状电容器16焊接到衬底12并且将加强环18固定到衬底12，如框300所示。
在框302处，用第一等离子体处理衬底12和多个片状电容器16。第一等离子体包括氦气、氩气、氧气或者氦气、氩气和氧气的任意组合。在各种实施方案中，第一等离子体包括的氧的重量百分比(重量％)低至例如5重量％、10重量％、15重量％、20重量％、25重量％、30重量％、35重量％、45重量％或50重量％中的任一个，或高达55重量％、60重量％、65重量％、70重量％、75重量％、80重量％、85重量％、90重量％或95重量％，或在任何两个前述值之间所限定的任何范围内，例如5重量％至95重量％、10重量％至90重量％、15重量％至85重量％、20重量％至80重量％、25重量％至75重量％、30重量％至70重量％、35重量％至65重量％、40重量％至60重量％、45重量％、55重量％、50重量％至70重量％、20重量％至30重量％或80重量％至95重量％。在一些实施方案中，第一等离子体由氧气和/或氦气和/或氩气组成。
在框304处，通过如上所述围绕多个片状电容器16的周边分配底部填充树脂来形成底涂层36。毛细作用将一些底部填充树脂吸入多个片状电容器16和衬底12之间的空间中。然后在框306处通过例如上面参照图7的框204所述的方法来固化底涂层36。
在框308处，用第二等离子体处理底涂层36。第二等离子体包括氦气、氩气或氧气或者氦气、氩气和氧气的任意组合。在一些实施方案中，第二等离子体包括的氧的重量百分比(重量％)低至例如5重量％、10重量％、15重量％、20重量％、25重量％、30重量％、35重量％、45重量％或50重量％中的任一个，或高达55重量％、60重量％、65重量％、70重量％、75重量％、80重量％、85重量％、90重量％或95重量％，或在任意两个前述值之间限定的任意范围内，例如5重量％至95重量％、10重量％至90重量％、15重量％至85重量％、20重量％至80重量％、25重量％至75重量％、30重量％至70重量％、35重量％至65重量％、40重量％至60重量％、45重量％、55重量％、50重量％至70重量％、20重量％至30重量％或80重量％至95重量％。在一些实施方案中，第二等离子体由氧气和/或氦气和/或氩气组成。
在框310处，通过如上所述将涂料树脂分配在片状电容器16中的每个片状电容器上和底涂层36上来形成顶涂层38。然后在框312处，通过例如以上参照图7的框208所述的任何方法来固化顶涂层38。然后，如框314所示，所述方法继续进行，以生产具有经保形涂覆的片状电容器16的电气装置10。
不希望受任何理论的约束，据信在框302处的第一等离子体处理通过在表面上产生与底涂层36更强地结合的自由基，和/或通过从处理过的表面上除去污染物来改性处理过的表面，否则污染物会干扰底涂层36的结合。由第一等离子体处理提供的更强的结合和改善的粘附力可以减少或基本上消除底涂层36与多个片状电容器16和衬底12之间，甚至在片状电容器16下方的片状电容器16中的每个片状电容器与衬底12之间的空间中的空隙的形成。类似地，相信在框308的第二等离子体处理通过在底涂层36表面产生与顶涂层38更强地结合的自由基，和/或通过从底涂层36表面和多个片状电容器16去除污染物来改变底涂层36表面，否则污染物将干扰顶涂层38的结合。由第二等离子体处理提供的更强的结合和改进的粘合可以减少或基本上消除顶涂层38和底涂层36之间以及顶涂层38和多个片状电容器16之间的空隙的形成。
图9是示出根据本公开中阐述的另一示例的用于保形地涂覆多个片状电容器16的方法的流程图。一起考虑图1、图2、图4和图9，形成保形涂层20的方法例如开始于将集成电路管芯14和多个片状电容器16焊接到衬底12并且将加强环18固定到衬底12，如框400所示。如框402所示，在衬底12和多个片状电容器16上形成第一粘合层40。在一个实施方案中，第一粘合层40通过分配粘合底漆以形成例如如上所述的基于膦酸酯的自组装单层而形成。在各种实施方案中，通过将粘合底漆喷涂、浸渍或擦拭到衬底12和多个片状电容器16上来分配粘合底漆。
在框404，通过如上所述围绕多个片状电容器16的周边将底部填充树脂分配到第一粘合层40上来形成底涂层36。毛细作用将一些底部填充树脂吸入多个片状电容器16和衬底12之间的空间中。然后在框406处通过例如上面参照图7的框204所述的方法来固化底涂层36。
如框408所示，在底涂层36和多个片状电容器16上形成第二粘合层42。在一个实施方案中，第二粘合层42通过分配粘合底漆以形成例如如上所述的基于膦酸酯的自组装单层而形成。在各种实施方案中，通过将粘合底漆喷涂、浸渍或擦拭到底涂层36上来分配粘合底漆。
在框410处，通过如上所述将涂料树脂分配在片状电容器16中的每个片状电容器上和底涂层36上来形成顶涂层38。然后在框412处，通过例如以上参照图7的框208所述的任何方法来固化顶涂层38。然后，如框414所示，所述方法继续进行，以生产具有经保形涂覆的片状电容器16的电气装置10。
不希望受任何理论的约束，据信在框402处形成的第一粘合层40与衬底12和多个片状电容器16牢固地结合，并且还与底涂层36牢固地结合以将底涂层36结合到衬底12和片状电容器16。由第一粘合层40提供的更强的结合可以减少或基本上消除底涂层36与多个片状电容器16和衬底12之间的空隙和分层的形成。类似地，据信在框408处形成的第二粘合层42与底涂层36和多个片状电容器16以及与顶涂层38牢固地结合，以将顶涂层38连结到底涂层36。由第二粘合层42提供的更强的结合和改善的粘合减少或基本上消除顶涂层38和底涂层36之间以及顶涂层38和多个片状电容器16之间的空隙的形成。
图10是示出根据本公开中阐述的另一示例的用于保形地涂覆多个片状电容器16的方法的流程图。一起考虑图1、图2、图5和图10，形成保形涂层20的方法例如开始于将集成电路管芯14和多个片状电容器16焊接到衬底12并且将加强环18固定到衬底12，如框500所示。在框502处，通过如上所述围绕多个片状电容器16的周边将底部填充树脂分配到第一粘合层40上来形成底涂层36。毛细作用将一些底部填充树脂吸入多个片状电容器16和衬底12之间的空间中。然后在框504处通过例如上面参照图7的框204所述的方法来固化底涂层36。
在框506处，通过将如上所述围绕多个片状电容器16的周边将涂料树脂(或替代地，环氧基聚合物)分配到底涂层36上来形成顶涂层38的第一顶涂层44。然后在框508处，通过例如以上参照图7的框208所述的任何方法来固化第一顶涂层38。在框510处，通过如上所述将涂料树脂分配在片状电容器16中的每个片状电容器上和第一顶涂层44上来形成顶涂层38的第二顶涂层46。然后在框512处，通过例如以上参照图7的框208所述的任何方法来固化第二顶涂层46。然后，如框514所示，所述方法继续进行，以生产具有经保形涂覆的片状电容器16的电气装置10。
不希望受任何理论的束缚，据信以两部分形成顶涂层38减小了顶涂层38中的应力，特别是在多个片状电容器16的边缘处的应力。第一顶涂层44基本上使多个片状电容器16周围的区域平坦化，并且不以任何显著的程度覆盖多个片状电容器16的边缘。因此，在固化之后，在多个片状电容器16的边缘处的第一顶涂层44中形成的任何应力显著小于其中整个顶涂层38一次覆盖多个片状电容器16的边缘并且一次固化的实施方案中的应力。第二顶涂层46形成于多个片状电容器16的基本上平坦化的表面和固化的第一顶涂层44上。因此，多个片状电容器16的任何暴露边缘的尺寸显著减小，从而减小了在多个片状电容器16的边缘处的第二顶涂层46中形成的任何应力。
尽管为了便于说明和理解，图7、图8、图9和图10的示例被示出为单独的方法，但是应当理解，本公开包括组合所有四种方法的元素的方法。
尽管上述示例公开了片状电容器作为无源表面安装部件，但是应当理解，除了片状电容器之外或者代替片状电容器的包括片状电阻器或其他无源表面安装部件的示例也被本公开所涵盖。
如本文所用，短语“在任意两个前述值之间限定的任意范围内”字面上意指任何范围可选自在此短语之前所列的任何两个值，而不管所述值是在清单的较低部分中还是在清单的较高部分中。例如，可以从两个较低值、两个较高值或较低值和较高值中选择一对值。
以上详细描述和其中描述的示例仅出于说明和描述的目的而呈现，而不是用于限制。例如，所描述的操作以任何合适的方式进行。本文中描述的操作可以以任何适当的顺序执行，并且所提供的顺序仅是为了示例的目的而给出。因此，可以预期，本发明的实施方式覆盖落入以上公开的和本文要求保护的基本原理的范围内的任何和所有修改、变化或等效物。此外，虽然以上描述了执行代码的处理器形式的硬件、能够产生相同效果的状态机或专用逻辑形式的硬件，但是也可以想到其他结构。

Claims (36)

1.一种用于保形地涂覆焊接到无盖倒装芯片球栅阵列封装体的印刷电路衬底上的多个无源表面安装部件的方法，所述封装体还容纳焊接到所述衬底的集成电路管芯，所述方法包括：
将加强环固定到所述衬底，所述多个无源表面安装部件和所述集成电路管芯被容纳在由所述加强环形成的开口内，其中所述多个无源表面安装部件中的至少一些被设置在多个相邻的行中；以及
在将所述加强环固定到所述衬底之后，在所述多个无源表面安装部件上形成保形涂层，所述保形涂层在所述无源表面安装部件中的每个无源表面安装部件上方、围绕所述无源表面安装部件中的每个无源表面安装部件的周边并且在所述无源表面安装部件中的每个无源表面安装部件下方延伸。
2.如权利要求1所述的方法，其中所述多个无源表面安装部件包括多个片状电容器。
3.如权利要求2所述的方法，其中形成所述保形涂层包括：
在所述多个片状电容器上形成底涂层，所述底涂层围绕所述片状电容器中的每个片状电容器的周边延伸，并且在所述片状电容器中的每个片状电容器的下方在所述片状电容器中的每个片状电容器与所述衬底之间延伸；以及
形成顶涂层，所述顶涂层设置在所述片状电容器中的每个片状电容器上和所述底涂层上。
4.如权利要求3所述的方法，其还包括：
固化所述底涂层；以及
固化所述顶涂层。
5.如权利要求3所述的方法，其还包括在形成所述保形涂层之前用第一等离子体处理所述衬底和所述多个片状电容器。
6.如权利要求5所述的方法，其中所述第一等离子体由包括氦气、氩气、氧气或它们的任意组合的气体形成。
7.如权利要求5所述的方法，其还包括用第二等离子体处理所述底涂层。
8.如权利要求7所述的方法，其中所述第二等离子体由包括氦气、氩气、氧气或它们的任意组合的气体形成。
9.如权利要求3所述的方法，其还包括在所述多个片状电容器上形成所述保形涂层之前在所述衬底上和在所述多个片状电容器上形成第一粘合层。
10.如权利要求9所述的方法，其还包括在形成所述顶涂层之前在所述底涂层上和在所述多个片状电容器上形成第二粘合层。
11.一种封装在无盖倒装芯片球栅阵列封装体中的电子装置，所述装置包括：
印刷电路衬底，所述印刷电路衬底包括球栅阵列；
集成电路管芯，所述集成电路管芯被焊接到所述衬底；
多个无源表面安装部件，所述多个无源表面安装部件被焊接到所述衬底，所述多个无源表面安装部件中的至少一些被设置在多个相邻的行中；
加强环，所述加强环被固定到所述衬底，所述多个无源表面安装部件和所述集成电路管芯被容纳在由所述加强环形成的开口内；以及
保形涂层，所述保形涂层设置在所述多个无源表面安装部件上，所述装置通过以下步骤制造：
将所述加强环固定到所述衬底；以及
在将所述加强环固定到所述衬底之后，在所述多个无源表面安装部件上形成所述保形涂层，所述保形涂层在所述无源表面安装部件中的每个无源表面安装部件上方、围绕所述无源表面安装部件中的每个无源表面安装部件的周边并且在所述无源表面安装部件中的每个无源表面安装部件下方延伸。
12.如权利要求11所述的装置，其中所述多个无源表面安装部件包括多个片状电容器。
13.如权利要求12所述的装置，其中形成所述保形涂层包括：
在所述多个片状电容器上形成底涂层，所述底涂层围绕所述片状电容器中的每个片状电容器的周边延伸，并且在所述片状电容器中的每个片状电容器的下方在所述片状电容器中的每个片状电容器与所述衬底之间延伸；以及
形成顶涂层，所述顶涂层设置在所述片状电容器中的每个片状电容器上和所述底涂层上。
14.如权利要求13所述的装置，其进一步通过在所述多个片状电容器上形成所述保形涂层之前在所述衬底和所述多个片状电容器上形成第一粘合层来制造。
15.如权利要求14所述的装置，其进一步通过在形成所述顶涂层之前在所述底涂层和所述多个片状电容器上形成第二粘合层来制造。
16.如权利要求13所述的装置，其进一步通过在形成所述底涂层之前用第一等离子体处理所述衬底和所述多个片状电容器来制造，所述第一等离子体由包括氦气、氩气、氧气或它们的任意组合的气体形成。
17.如权利要求16所述的装置，其进一步通过用第二等离子体处理所述底涂层来制造，所述第二等离子体由包括氦气、氩气、氧气或它们的任意组合的气体形成。
18.一种电子装置，其包括：
印刷电路衬底，所述印刷电路衬底包括球栅阵列；
集成电路管芯，所述集成电路管芯被焊接到所述衬底；
多个无源表面安装部件，所述多个无源表面安装部件被焊接到所述衬底，所述多个无源表面安装部件中的至少一些被设置在多个相邻的行中；
加强环，所述加强环被固定到所述衬底，所述多个无源表面安装部件和所述集成电路管芯被容纳在由所述加强环形成的开口内；以及
保形涂层，所述保形涂层设置在所述多个无源表面安装部件上，所述保形涂层包括：
第一粘合层，所述第一粘合层设置在所述衬底上和所述无源表面安装部件中的每个无源表面安装部件上；
底涂层，所述底涂层设置在所述第一粘合层上，并围绕所述无源表面安装部件中的每个无源表面安装部件的周边延伸，并且在所述无源表面安装部件中的每个无源表面安装部件下方在所述无源表面安装部件中的每个无源表面安装部件与所述衬底之间延伸；
第二粘合层，所述第二粘合层设置在所述底涂层上和所述无源表面安装部件中的每个无源表面安装部件上；以及
顶涂层，所述顶涂层设置在所述第二粘合层上。
19.如权利要求18所述的装置，其中所述集成电路管芯包括多个中央处理单元核，并且所述多个无源表面安装部件包括多个片状电容器。
20.如权利要求19所述的装置，其中所述第一粘合层和所述第二粘合层包括基于膦酸酯的自组装单层。
21.一种用于保形地涂覆焊接到无盖倒装芯片球栅阵列封装体的印刷电路衬底上的多个无源表面安装部件的方法，所述封装体还容纳焊接到所述衬底的集成电路管芯，所述方法包括：
将加强环固定到所述衬底，所述多个无源表面安装部件和所述集成电路管芯被容纳在由所述加强环形成的开口内，其中所述多个无源表面安装部件中的至少一些被设置在多个相邻的行中；以及
在将所述加强环固定到所述衬底之后，在所述多个无源表面安装部件上形成保形涂层，所述保形涂层在所述无源表面安装部件中的每个无源表面安装部件上方、围绕所述无源表面安装部件中的每个无源表面安装部件的周边并且在所述无源表面安装部件中的每个无源表面安装部件下方延伸，其中形成所述保形涂层包括：
在所述多个无源表面安装部件上形成底涂层，所述底涂层围绕所述无源表面安装部件中的每个无源表面安装部件的周边延伸，并且在所述无源表面安装部件中的每个无源表面安装部件下方在所述无源表面安装部件中的每个无源表面安装部件与所述衬底之间延伸；
固化所述底涂层；
形成第一顶涂层，所述第一顶涂层设置在所述底涂层上；
固化所述第一顶涂层；
形成第二顶涂层，所述第二顶涂层设置在所述无源表面安装部件中的每个无源表面安装部件上和固化的第一底涂层上；以及
固化所述第二顶涂层。
22.如权利要求21所述的方法，其中所述多个无源表面安装部件包括多个片状电容器。
23.如权利要求21所述的方法，其中固化所述第一顶涂层包括：
在95℃至105℃的温度下将第一顶涂层烘烤50分钟至70分钟；以及
在145℃至155℃的温度下将所述第一顶涂层烘烤110分钟至130分钟。
24.如权利要求21所述的方法，其中固化所述第二顶涂层包括：
在95℃至105℃的温度下将第二顶涂层烘烤50分钟至70分钟；以及
在145℃至155℃的温度下将所述第二顶涂层烘烤110分钟至130分钟。
25.如权利要求21所述的方法，其还包括在形成所述保形涂层之前用等离子体处理所述衬底和所述多个无源表面安装部件。
26.如权利要求25所述的方法，其还包括在形成所述第一顶涂层之前用第二等离子体处理所述底涂层。
27.如权利要求21所述的方法，其还包括在所述多个无源表面安装部件上形成所述保形涂层之前在所述衬底上和在所述多个无源表面安装部件上形成第一粘合层。
28.如权利要求27所述的方法，其还包括在形成所述第一顶涂层之前在所述底涂层上和在所述多个无源表面安装部件上形成第二粘合层。
29.一种封装在无盖倒装芯片球栅阵列封装体中的电子装置，所述装置包括：
印刷电路衬底，所述印刷电路衬底包括球栅阵列；
集成电路管芯，所述集成电路管芯被焊接到所述衬底；
多个无源表面安装部件，所述多个无源表面安装部件被焊接到所述衬底，所述多个无源表面安装部件中的至少一些被设置在多个相邻的行中；
加强环，所述加强环被固定到所述衬底，所述多个无源表面安装部件和所述集成电路管芯被容纳在由所述加强环形成的开口内；以及
保形涂层，所述保形涂层设置在所述多个无源表面安装部件上，所述装置通过以下步骤制造：
将所述加强环固定到所述衬底；以及
在将所述加强环固定到所述衬底之后，在所述多个无源表面安装部件上形成所述保形涂层，所述保形涂层在所述无源表面安装部件中的每个无源表面安装部件上方、围绕所述无源表面安装部件中的每个无源表面安装部件的周边并且在所述无源表面安装部件中的每个无源表面安装部件下方延伸，其中形成所述保形涂层包括：
在所述多个无源表面安装部件上形成底涂层，所述底涂层围绕所述无源表面安装部件中的每个无源表面安装部件的周边延伸，并且在所述无源表面安装部件中的每个无源表面安装部件下方在所述无源表面安装部件中的每个无源表面安装部件与所述衬底之间延伸；
固化所述底涂层；
形成第一顶涂层，所述第一顶涂层设置在所述底涂层上；
固化所述第一顶涂层；
形成第二顶涂层，所述第二顶涂层设置在所述无源表面安装部件中的每个无源表面安装部件上和第一底涂层上；以及
固化所述第二顶涂层。
30.如权利要求29所述的装置，其中所述多个无源表面安装部件包括多个片状电容器。
31.如权利要求29所述的装置，其中固化所述第一顶涂层包括：
在95℃至105℃的温度下将第一顶涂层烘烤50分钟至70分钟；以及
在145℃至155℃的温度下将所述第一顶涂层烘烤110分钟至130分钟。
32.如权利要求29所述的装置，其中固化所述第二顶涂层包括：
在95℃至105℃的温度下将第二顶涂层烘烤50分钟至70分钟；以及
在145℃至155℃的温度下将所述第二顶涂层烘烤110分钟至130分钟。
33.如权利要求29所述的装置，其进一步通过在所述多个无源表面安装部件上形成所述保形涂层之前在所述衬底上和在所述多个无源表面安装部件上形成第一粘合层来制造。
34.如权利要求33所述的装置，其进一步通过在形成所述顶涂层之前在所述底涂层和在所述多个无源表面安装部件上形成第二粘合层来制造。
35.如权利要求29所述的装置，其进一步通过在形成所述底涂层之前用第一等离子体处理所述衬底和所述多个无源表面安装部件来制造。
36.如权利要求35所述的装置，其进一步通过用第二等离子体处理所述底涂层来制造，所述第二等离子体由包括氦气、氩气、氧气或它们的任意组合的气体形成。
CN202080072513.7A 2019-10-16 2020-10-15 用于对无盖bga封装体中的多行表面安装部件进行保形涂覆的方法及由其制造的产品 Pending CN114930991A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962915796P 2019-10-16 2019-10-16
US62/915,796 2019-10-16
US16/729,635 2019-12-30
US16/729,635 US11570903B2 (en) 2019-10-16 2019-12-30 Process for conformal coating of multi-row surface-mount components in a lidless BGA package and product made thereby
PCT/US2020/055733 WO2021076726A1 (en) 2019-10-16 2020-10-15 Process for conformal coating of multi-row surface-mount components in a lidless bga package and product made thereby

Publications (1)

Publication Number Publication Date
CN114930991A true CN114930991A (zh) 2022-08-19

Family

ID=75491816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080072513.7A Pending CN114930991A (zh) 2019-10-16 2020-10-15 用于对无盖bga封装体中的多行表面安装部件进行保形涂覆的方法及由其制造的产品

Country Status (6)

Country Link
US (1) US11570903B2 (zh)
EP (1) EP4046188A1 (zh)
JP (1) JP2022553207A (zh)
KR (1) KR20220083743A (zh)
CN (1) CN114930991A (zh)
WO (1) WO2021076726A1 (zh)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285619A (en) * 1992-10-06 1994-02-15 Williams International Corporation Self tooling, molded electronics packaging
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US6313521B1 (en) * 1998-11-04 2001-11-06 Nec Corporation Semiconductor device and method of manufacturing the same
US6900383B2 (en) * 2001-03-19 2005-05-31 Hewlett-Packard Development Company, L.P. Board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
US20080054490A1 (en) * 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
US20080284047A1 (en) 2007-05-15 2008-11-20 Eric Tosaya Chip Package with Stiffener Ring
US7884470B2 (en) * 2008-12-23 2011-02-08 Intel Corporation Semiconductor packages with stiffening support for power delivery
JP2010165940A (ja) 2009-01-16 2010-07-29 Shinko Electric Ind Co Ltd 半導体素子の樹脂封止方法
US8232138B2 (en) * 2010-04-14 2012-07-31 Advanced Micro Devices, Inc. Circuit board with notched stiffener frame
US8969132B2 (en) * 2010-09-20 2015-03-03 Nuvotronics, Llc Device package and methods for the fabrication thereof
US9704812B1 (en) * 2016-05-06 2017-07-11 Atmel Corporation Double-sided electronic package
US10595417B2 (en) 2016-07-18 2020-03-17 Verily Life Sciences Llc Method of manufacturing flexible electronic circuits having conformal material coatings
TWI603456B (zh) * 2016-09-30 2017-10-21 矽品精密工業股份有限公司 電子封裝結構及其製法
TWI670819B (zh) 2016-11-29 2019-09-01 新加坡商Ｐｅｐ創新私人有限公司 晶片封裝方法及封裝結構
JP2018113414A (ja) * 2017-01-13 2018-07-19 新光電気工業株式会社 半導体装置とその製造方法
KR20180094667A (ko) 2017-02-16 2018-08-24 에스케이하이닉스 주식회사 제한된 언더필 필릿을 가지는 적층 패키지 및 제조 방법
US10784211B2 (en) * 2017-03-14 2020-09-22 Mediatek Inc. Semiconductor package structure
US10403582B2 (en) 2017-06-23 2019-09-03 Tdk Corporation Electronic circuit package using composite magnetic sealing material
US10651127B2 (en) * 2017-09-29 2020-05-12 Intel Corporation Ring-in-ring configurable-capacitance stiffeners and methods of assembling same
US10964677B2 (en) * 2017-10-06 2021-03-30 Intel Corporation Electronic packages with stacked sitffeners and methods of assembling same

Also Published As

Publication number Publication date
EP4046188A1 (en) 2022-08-24
US20210120679A1 (en) 2021-04-22
JP2022553207A (ja) 2022-12-22
KR20220083743A (ko) 2022-06-20
WO2021076726A1 (en) 2021-04-22
US11570903B2 (en) 2023-01-31

Similar Documents

Publication Publication Date Title
EP3125292B1 (en) Semiconductor package structure and method for forming the same
US8866276B2 (en) Semiconductor chip device with polymeric filler trench
US8178964B2 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
KR20180121893A (ko) 내장형 실리콘 기판의 팬 아웃 3d 패키지 구조
TWI704660B (zh) 用以致能多晶片覆晶封裝之基體、總成及技術
US20160189983A1 (en) Method and structure for fan-out wafer level packaging
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
KR101569577B1 (ko) 패키지 온 패키지 구조물 및 이의 형성 방법
JP4176961B2 (ja) 半導体装置
US10636733B2 (en) Wiring substrate
US20140284820A1 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US20170053878A1 (en) Printed wiring board and semiconductor package
US20160284676A1 (en) Molded Underfilling for Package on Package Devices
WO2016025499A1 (en) Device and method for an integrated ultra-high-density device
US11862600B2 (en) Method of forming a chip package and chip package
US20080224276A1 (en) Semiconductor device package
JP6467775B2 (ja) 部品内蔵基板の製造方法
CN108807319B (zh) 用于制造电子组件封装的方法
CN114930991A (zh) 用于对无盖bga封装体中的多行表面安装部件进行保形涂覆的方法及由其制造的产品
CN110828430A (zh) 一种封装结构及其制备方法
JP2006173234A (ja) 半導体装置およびその製造方法
US8556159B2 (en) Embedded electronic component
CN210516718U (zh) 一种封装结构
JP5870627B2 (ja) 半導体装置の製造方法
US20240258121A1 (en) Electronic package, electronic structure and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination