JP2010165940A - 半導体素子の樹脂封止方法 - Google Patents
半導体素子の樹脂封止方法 Download PDFInfo
- Publication number
- JP2010165940A JP2010165940A JP2009008000A JP2009008000A JP2010165940A JP 2010165940 A JP2010165940 A JP 2010165940A JP 2009008000 A JP2009008000 A JP 2009008000A JP 2009008000 A JP2009008000 A JP 2009008000A JP 2010165940 A JP2010165940 A JP 2010165940A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor element
- sealing
- support
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 220
- 229920005989 resin Polymers 0.000 title claims abstract description 192
- 239000011347 resin Substances 0.000 title claims abstract description 192
- 238000007789 sealing Methods 0.000 title claims abstract description 159
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000012790 adhesive layer Substances 0.000 claims abstract description 78
- 239000007788 liquid Substances 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 238000007788 roughening Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 40
- 238000006073 displacement reaction Methods 0.000 abstract description 5
- 239000000853 adhesive Substances 0.000 description 10
- 230000001070 adhesive effect Effects 0.000 description 9
- 238000000465 moulding Methods 0.000 description 7
- 239000000654 additive Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 230000006835 compression Effects 0.000 description 5
- 238000007906 compression Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 230000000704 physical effect Effects 0.000 description 4
- 230000000996 additive effect Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000748 compression moulding Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】支持体10に形成した接着剤層20の所定位置に、半導体素子30を位置合わせして接着する工程と、支持体10の所定位置に接着した半導体素子30を固定するように、半導体素子30の一部を流動状態の第1の封止樹脂40を硬化させて樹脂封止する工程と、支持体10の所定位置に固定した半導体素子30をモールド金型内にセットし、第1の封止樹脂42から露出する半導体素子30の露出部を第2の封止樹脂50により樹脂封止する工程と、樹脂封止した半導体素子30から支持体10および接着剤層20を除去する工程と、を含むことを特徴とする。
【選択図】図4
Description
特許文献1に記載されたモールド方法では、金属基板からなる支持板上にエポキシ系の接着剤層を塗布し、未硬化の状態の接着剤層の所定位置に半導体素子の電極端子形成面側を接着した後、半導体素子を絶縁樹脂により封止し、次いで支持板を絶縁樹脂から剥離した後、接着剤層を除去して電極端子を露出し、その後に再配線回路や外部接続バンプを接続させている。
そこで、本発明は、支持板の一面側に形成された接着剤層の所定位置に接着した半導体素子を樹脂封止する際に、封止樹脂の流動力による半導体素子の位置ずれが惹起しやすい従来の半導体素子の樹脂封止方法の課題を解決し、支持板の一面側に形成された接着剤層の所定位置に接着された半導体素子を樹脂封止する際に、封止樹脂の流動力によって半導体素子の位置ずれが惹起し難い半導体素子の樹脂封止方法を提供することを目的とする。
すなわち、本発明は、支持体上に形成した接着剤層の所定位置に、半導体素子を位置合わせして接着する工程と、前記支持体の所定位置に接着した前記半導体素子を固定するように、前記半導体素子の一部を流動状態の第1の封止樹脂を硬化させて樹脂封止する工程と、前記支持体の所定位置に固定した半導体素子をモールド金型内にセットし、前記第1の封止樹脂から露出する前記半導体素子の露出部を第2の封止樹脂により樹脂封止する工程と、前記樹脂封止した前記半導体素子から前記支持体および前記接着剤層を除去する工程と、を含むことを特徴とする半導体素子の樹脂封止方法にある。
また、特に第2の発明においては、半導体素子の位置決め状態の固定手段が、接着剤層へ半導体素子を位置決めして接着させるためのガイドとして用いることができる点において特に好都合である。
第1実施形態にかかる半導体素子の樹脂封止方法について説明する。図1〜図3は、第1実施形態にかかる半導体素子を樹脂封止する際の各工程における状態を示す平面図およびA−A線における断面図である。図4は、半導体素子を第2の封止樹脂で樹脂封止する際における図3内のA−A線における断面図である。図5は、図4以降の各工程の状態を示す断面図である。図5における断面位置は図4と同じである。
まず、図1に示すように、薄い銅板からなる支持体10に半導体素子30を接着するための接着剤層20を形成する。支持体10の上面にエポキシ系等の接着剤を塗布または接着剤シートを貼着することにより接着剤層20を形成することができる。本実施形態における支持体10の板厚は200μmとし、接着剤層20の厚さは30μmとした。
次に図2に示すように、接着剤層20の上面に半導体素子30を接着する。半導体素子30は、図示しない治具に整列させた状態で保持し、半導体素子30の電極端子32の形成面(図2断面図中における半導体素子30の下側面)を接着剤層20に位置決めして接着する。半導体素子30の位置決めは、支持体10の外周縁位置を基準にして治具の搬送動作を制御する方法や、支持体10等に座標軸の基準点を設定し、基準点からの座標管理する方法を採用することができる。図中では半導体素子30の電極端子32は半導体素子30の外表面と面一に形成された形態について示しているが、電極端子32が半導体素子30の外表面から突出する形態であってもよい。
続いて図5(B)に示す封止体60は、図5(C)に示すように上下面を反転させた後、図5(D)に示すように半導体素子30に形成されている電極端子32を起点として、セミアディティブ法やアディティブ等の公知の方法により絶縁層および配線層70を形成する。なお、本実施形態における絶縁層および配線層70は、絶縁層72a,72b,72cと配線層74a,74b,74c,74dとにより構成されている。次に、図5(E)に示すように、絶縁層および配線層70の最上面における配線露出部分にはんだバンプ等の外部接続用バンプ76を接合し、中間体80とする。中間体80は、図5(F)に示すように半導体素子30ごとに個片化されて、半導体パッケージ90となる。
図5(D)〜(F)に示す絶縁層および配線層70は、ハッチングが施されている部位が配線層(ビアを含む)であり、薄墨で塗りつぶされている部位が絶縁層である。
このように半導体素子30を当初の設計位置で樹脂封止することができるため、半導体素子30の電極端子32に対して絶縁層および配線層(再配線層)70をフォトリソグラフィー法等で形成する際に、半導体素子30の電極端子32の位置ずれがない。これにより半導体素子30を樹脂封止して得られる封止体60と、これを用いて得られる中間体80および半導体パッケージ90における生産歩留まりが向上し、効率的な生産が可能になる点できわめて有効である。
本実施形態においては、半導体素子30の一部を封止して半導体素子30の固定を行う第1の封止樹脂42となる液状樹脂40が支持体上の封止領域から流出しないようにするための枠材12を配設する点が特徴的である。図6および図7は、第2実施形態おいて半導体素子を樹脂封止する際における説明平面図およびA−A線における断面図である。図8は、図7以降の各工程における状態を示す断面図である。図8の断面位置は図6および図7における断面位置と同一位置である。
本実施形態においては、まず、先の実施形態と同様に支持体10の上面に接着剤層20を形成する。この後、接着剤層20に半導体素子30を接着する前に、図6に示すように枠材12を配設する。枠材12は銅等の金属材料や樹脂材料からなり、単に第1の封止樹脂である液状樹脂40(流動化状態にある第1の封止用樹脂)が支持体10から流出することを防ぐためのダム部としての機能を有している。したがって枠材12は、接着剤層20との付着性が良好であれば材質は特に限定されるものではない。枠材12の高さ寸法は、第1の封止樹脂である液状樹脂40の封止領域外への流出を防止し、かつ、半導体素子30の樹脂封止時のキャビティ内において支障とならない高さ寸法であれば特に限定されない。本実施形態では、半導体素子30の高さ寸法と同じ高さ寸法の枠材12を配設した。
図9は、第3実施形態における半導体素子の樹脂封止方法を行う際の状態を示す平面図である。図10は、第3実施形態における半導体素子の樹脂封止方法を行う際の状態を示すA−A線における断面図である。
本実施形態においては、支持体10の上面に形成した接着剤層20に接着させた半導体素子30の位置ずれ防止手段(固定手段)として、半導体素子30の外周縁に沿った位置にストッパ24を形成していることが特徴的である。
なお、封止体60、中間体80、半導体パッケージ90の反りや変形が問題にならなければ、第1の封止樹脂と第2の封止樹脂の物性値は同じであってもかまわない。
また、ストッパ24には金製のボンディングワイヤをワイヤボンディング装置によりワイヤボンディングすることにより形成した形態を例示しているが、ボンディングワイヤは金製に限定されるものではなく、半導体素子30の動きに抵抗することができれば銅製等他の素材によるものであってもよいのはもちろんである。ストッパ用凹部22の底面から支持体10の表面を露出させ、かつ、支持体10およびストッパ24を共に銅製にすれば、半導体素子30を樹脂封止した後に、支持体10を除去する際にストッパ24も同時に除去することができる。ストッパ24が除去された部分には絶縁ペーストを充てんすればさらに好適である。
さらには、ストッパ24をあらかじめ所定寸法の柱状体に形成しておき、ストッパ24を治具に配設し、この治具をストッパ用凹部22に位置あわせし、ストッパ24をストッパ用凹部22に押圧させることで半導体素子30の外周縁位置にストッパ24を立設することもできる。
さらには、ストッパ24を立設する前に接着材層20にストッパ用凹部22を形成する形態について説明しているが、接着剤層20にストッパ用凹部22を形成することなく、接着剤層20に直接ストッパ24を立設させる形態を採用してもよい。これにより、ストッパ用凹部22の形成工程を省略することができ、より効率的な半導体素子30の樹脂封止を行うことができる。
また、上述の他、具体的には例示してはいないものの、以上の実施形態を適宜組み合わせた実施形態であっても本願発明の技術的範囲に属することはもちろんである。
12 枠材
20 接着剤層
22 ストッパ用凹部
24 ストッパ
30 半導体素子
32 電極端子
40 液状樹脂
42 第1の封止樹脂
50 モールド樹脂
60 封止体
70 絶縁層および配線層
72a,72b,72c 絶縁層
74a,74b,74c,74d 配線層
76 外部接続用バンプ
80 中間体
90 半導体パッケージ
Claims (10)
- 支持体上に形成した接着剤層の所定位置に、半導体素子を位置合わせして接着する工程と、
前記支持体の所定位置に接着した前記半導体素子を固定するように、前記半導体素子の一部を流動状態の第1の封止樹脂を硬化させて樹脂封止する工程と、
前記支持体の所定位置に固定した半導体素子をモールド金型内にセットし、前記第1の封止樹脂から露出する前記半導体素子の露出部を第2の封止樹脂により樹脂封止する工程と、
前記樹脂封止した前記半導体素子から前記支持体および前記接着剤層を除去する工程と、を含むことを特徴とする半導体素子の樹脂封止方法。 - 前記第1の封止樹脂として液状樹脂を用い、該液状樹脂を硬化して前記半導体素子の一部を樹脂封止することを特徴とする請求項1記載の半導体素子の樹脂封止方法。
- 前記半導体素子の一部を前記第1の封止樹脂により樹脂封止する際に、流動化状態にある前記第1の封止樹脂が樹脂封止領域外方への流出を防止すべく、前記樹脂封止領域の外周を囲む枠材を配設することを特徴とする請求項1または2記載の半導体素子の樹脂封止方法。
- 前記第1の封止樹脂によって、前記半導体素子の高さ寸法の1/2以下の露出部分を樹脂封止することを特徴とする請求項1〜3のうちのいずれか一項に記載の半導体素子の樹脂封止方法。
- 前記第1の封止樹脂の硬化表面に粗面化処理を施した後、前記第1の封止樹脂による樹脂封止部分から露出する半導体素子の露出部全体を前記第2の封止樹脂で樹脂封止することを特徴とする請求項1〜4のうちのいずれか一項に記載の半導体素子の樹脂封止方法。
- 熱収縮率がそれぞれ異なる前記第1の封止樹脂および前記第2の封止樹脂によって前記半導体素子を樹脂封止することを特徴とする請求項1〜5のうちのいずれか一項に記載の半導体素子の樹脂封止方法。
- 支持体上に形成した接着剤層の所定位置に、半導体素子を位置合わせして接着する工程と、
前記支持体の所定位置に接着した前記半導体素子の外周縁に沿って、前記半導体素子を位置決めするストッパを形成する工程と、
前記支持体の所定位置に位置決めした半導体素子をモールド金型内にセットし、前記半導体素子の露出部分全体を封止樹脂で樹脂封止する工程と、
前記樹脂封止した前記半導体素子から前記支持体および前記接着剤層を除去する工程と、を含むことを特徴とする半導体素子の樹脂封止方法。 - 前記支持体上に形成した前記接着剤層の所定位置に、前記支持体の表面が底面に露出するストッパ用凹部を形成した後、前記ストッパ用凹部を基準にして定められた前記接着剤層の所定位置に前記半導体素子を接着し、
次いで、前記ストッパ用凹部にストッパを設けることを特徴とする請求項7記載の半導体素子の樹脂封止方法。 - 前記支持体上に形成した前記接着剤層の所定位置にストッパを設け、前記ストッパを基準にして定められた前記接着剤層の所定位置に前記半導体素子を接着することを特徴とする請求項7記載の半導体素子の樹脂封止方法。
- 前記ストッパをワイヤ材を用いて形成し、該ストッパをワイヤボンディング装置を用いて形成することを特徴とする請求項7〜9のうちのいずれか一項記載の半導体素子の樹脂封止方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009008000A JP2010165940A (ja) | 2009-01-16 | 2009-01-16 | 半導体素子の樹脂封止方法 |
US12/687,466 US8368235B2 (en) | 2009-01-16 | 2010-01-14 | Resin sealing method of semiconductor device |
US13/688,919 US8610292B2 (en) | 2009-01-16 | 2012-11-29 | Resin sealing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009008000A JP2010165940A (ja) | 2009-01-16 | 2009-01-16 | 半導体素子の樹脂封止方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010165940A true JP2010165940A (ja) | 2010-07-29 |
JP2010165940A5 JP2010165940A5 (ja) | 2012-01-19 |
Family
ID=42337292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009008000A Pending JP2010165940A (ja) | 2009-01-16 | 2009-01-16 | 半導体素子の樹脂封止方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8368235B2 (ja) |
JP (1) | JP2010165940A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012109306A (ja) * | 2010-11-15 | 2012-06-07 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法 |
WO2012121377A1 (ja) * | 2011-03-10 | 2012-09-13 | 住友ベークライト株式会社 | 半導体装置および半導体装置の製造方法 |
WO2015033867A1 (ja) * | 2013-09-09 | 2015-03-12 | 日東電工株式会社 | 半導体装置の製造方法 |
WO2015037458A1 (ja) * | 2013-09-12 | 2015-03-19 | 日東電工株式会社 | 半導体装置の製造方法 |
KR20190132550A (ko) * | 2017-04-21 | 2019-11-27 | 어플라이드 머티어리얼스, 인코포레이티드 | 반도체 패키지 처리를 위한 방법들 및 장치 |
WO2020179875A1 (ja) * | 2019-03-06 | 2020-09-10 | 日立化成株式会社 | 電子部品装置を製造する方法、及びこれに用いられる積層フィルム |
WO2021019877A1 (ja) * | 2019-07-30 | 2021-02-04 | 昭和電工マテリアルズ株式会社 | 電子部品装置を製造する方法、及び電子部品装置 |
JP2022016475A (ja) * | 2017-04-20 | 2022-01-21 | 旭化成エレクトロニクス株式会社 | 磁気検出装置、電流検出装置、磁気検出装置の製造方法、及び電流検出装置の製造方法 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5563918B2 (ja) * | 2010-07-22 | 2014-07-30 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置の製造方法 |
US9087847B2 (en) | 2012-08-14 | 2015-07-21 | Bridge Semiconductor Corporation | Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same |
US8901435B2 (en) | 2012-08-14 | 2014-12-02 | Bridge Semiconductor Corporation | Hybrid wiring board with built-in stopper, interposer and build-up circuitry |
JP6043959B2 (ja) * | 2013-03-26 | 2016-12-14 | パナソニックIpマネジメント株式会社 | 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置 |
KR101607981B1 (ko) * | 2013-11-04 | 2016-03-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지 |
US10242953B1 (en) * | 2015-05-27 | 2019-03-26 | Utac Headquarters PTE. Ltd | Semiconductor package with plated metal shielding and a method thereof |
US9530762B2 (en) | 2014-01-10 | 2016-12-27 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor package, semiconductor device and method of forming the same |
US10032725B2 (en) * | 2015-02-26 | 2018-07-24 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
WO2016159934A1 (en) | 2015-03-27 | 2016-10-06 | Hewlett-Packard Development Company, L.P. | Circuit package |
US9847269B2 (en) | 2015-07-31 | 2017-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out packages and methods of forming same |
WO2017034515A1 (en) * | 2015-08-21 | 2017-03-02 | Hewlett-Packard Development Company, L.P. | Circuit package |
US9922843B1 (en) | 2015-11-10 | 2018-03-20 | UTAC Headquarters Pte. Ltd. | Semiconductor package with multiple molding routing layers and a method of manufacturing the same |
US10559512B2 (en) * | 2015-11-16 | 2020-02-11 | Hewlett-Packard Development Company, L.P. | Circuit package |
US10276477B1 (en) | 2016-05-20 | 2019-04-30 | UTAC Headquarters Pte. Ltd. | Semiconductor package with multiple stacked leadframes and a method of manufacturing the same |
US11189576B2 (en) | 2016-08-24 | 2021-11-30 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and a method of manufacturing the same |
CN107195553B (zh) * | 2017-06-01 | 2019-08-13 | 中芯长电半导体(江阴)有限公司 | 一种改善边缘形貌的成型方法 |
JP6906228B2 (ja) * | 2017-08-18 | 2021-07-21 | ナミックス株式会社 | 半導体装置 |
CN109192705B (zh) * | 2018-09-12 | 2021-03-16 | 京东方科技集团股份有限公司 | 集成电路封装结构及封装方法 |
US11570903B2 (en) | 2019-10-16 | 2023-01-31 | Advanced Micro Devices, Inc. | Process for conformal coating of multi-row surface-mount components in a lidless BGA package and product made thereby |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076237A (ja) * | 2000-08-30 | 2002-03-15 | Hitachi Maxell Ltd | 半導体装置及びその製造方法 |
JP2004128286A (ja) * | 2002-10-04 | 2004-04-22 | Sony Corp | チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3094481B2 (ja) | 1991-03-13 | 2000-10-03 | 松下電器産業株式会社 | 電子回路装置とその製造方法 |
JP2004179345A (ja) * | 2002-11-26 | 2004-06-24 | Fujitsu Ltd | 半導体用基板シート材及びその製造方法、及び基板シート材を用いたモールド方法及び半導体装置の製造方法 |
DE10348620A1 (de) * | 2003-10-15 | 2005-06-02 | Infineon Technologies Ag | Halbleitermodul mit Gehäusedurchkontakten |
US8072059B2 (en) * | 2006-04-19 | 2011-12-06 | Stats Chippac, Ltd. | Semiconductor device and method of forming UBM fixed relative to interconnect structure for alignment of semiconductor die |
JP2008084959A (ja) * | 2006-09-26 | 2008-04-10 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2009
- 2009-01-16 JP JP2009008000A patent/JP2010165940A/ja active Pending
-
2010
- 2010-01-14 US US12/687,466 patent/US8368235B2/en active Active
-
2012
- 2012-11-29 US US13/688,919 patent/US8610292B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076237A (ja) * | 2000-08-30 | 2002-03-15 | Hitachi Maxell Ltd | 半導体装置及びその製造方法 |
JP2004128286A (ja) * | 2002-10-04 | 2004-04-22 | Sony Corp | チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012109306A (ja) * | 2010-11-15 | 2012-06-07 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法 |
WO2012121377A1 (ja) * | 2011-03-10 | 2012-09-13 | 住友ベークライト株式会社 | 半導体装置および半導体装置の製造方法 |
WO2015033867A1 (ja) * | 2013-09-09 | 2015-03-12 | 日東電工株式会社 | 半導体装置の製造方法 |
WO2015037458A1 (ja) * | 2013-09-12 | 2015-03-19 | 日東電工株式会社 | 半導体装置の製造方法 |
JP2022016475A (ja) * | 2017-04-20 | 2022-01-21 | 旭化成エレクトロニクス株式会社 | 磁気検出装置、電流検出装置、磁気検出装置の製造方法、及び電流検出装置の製造方法 |
KR20190132550A (ko) * | 2017-04-21 | 2019-11-27 | 어플라이드 머티어리얼스, 인코포레이티드 | 반도체 패키지 처리를 위한 방법들 및 장치 |
KR102405192B1 (ko) | 2017-04-21 | 2022-06-07 | 어플라이드 머티어리얼스, 인코포레이티드 | 반도체 패키지 처리를 위한 방법들 및 장치 |
WO2020179875A1 (ja) * | 2019-03-06 | 2020-09-10 | 日立化成株式会社 | 電子部品装置を製造する方法、及びこれに用いられる積層フィルム |
JPWO2020179875A1 (ja) * | 2019-03-06 | 2021-03-11 | 昭和電工マテリアルズ株式会社 | 電子部品装置を製造する方法、及びこれに用いられる積層フィルム |
WO2021019877A1 (ja) * | 2019-07-30 | 2021-02-04 | 昭和電工マテリアルズ株式会社 | 電子部品装置を製造する方法、及び電子部品装置 |
JP6888749B1 (ja) * | 2019-07-30 | 2021-06-16 | 昭和電工マテリアルズ株式会社 | 電子部品装置を製造する方法 |
Also Published As
Publication number | Publication date |
---|---|
US20130082378A1 (en) | 2013-04-04 |
US20100184256A1 (en) | 2010-07-22 |
US8368235B2 (en) | 2013-02-05 |
US8610292B2 (en) | 2013-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010165940A (ja) | 半導体素子の樹脂封止方法 | |
JP2010165940A5 (ja) | ||
TW201820565A (zh) | 晶片封裝方法及封裝結構 | |
JP4757398B2 (ja) | 半導体装置の製造方法 | |
US20060172464A1 (en) | Method of embedding semiconductor element in carrier and embedded structure thereof | |
JP2001326238A (ja) | 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム | |
JP2010251408A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
JP2007157795A (ja) | 回路装置および回路装置の製造方法 | |
US20090258460A1 (en) | Manufacturing method of semiconductor device | |
US20100225001A1 (en) | Manufacturing method of semiconductor device, semiconductor device, and electronic device | |
JP2005064362A (ja) | 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法 | |
US20150235994A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
JP5453678B2 (ja) | 半導体パッケージおよびその製造方法 | |
WO2004064142A1 (ja) | 半導体装置及びその製造方法 | |
CN105374731A (zh) | 封装方法 | |
US20150145115A1 (en) | Emiconductor device and manufacturing method thereof | |
US8648455B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2007258721A (ja) | フリップチップパッケージの製造方法、フリップチップアセンブリを製造するための基板、および、フリップチップアセンブリ | |
JP2009272512A (ja) | 半導体装置の製造方法 | |
JP2011243724A (ja) | 半導体装置およびその製造方法 | |
JP5422830B2 (ja) | リードピン付配線基板及びその製造方法 | |
JP2008258318A (ja) | 半導体チップ及びその実装方法、半導体装置 | |
KR100711966B1 (ko) | 패키지 기판, 반도체 패키지 및 반도체 패키지 제작방법 | |
CN102332408A (zh) | 芯片尺寸封装件及其制法 | |
US20170178993A1 (en) | Electronic component and methods of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130716 |