JP2010165940A - 半導体素子の樹脂封止方法 - Google Patents

半導体素子の樹脂封止方法 Download PDF

Info

Publication number
JP2010165940A
JP2010165940A JP2009008000A JP2009008000A JP2010165940A JP 2010165940 A JP2010165940 A JP 2010165940A JP 2009008000 A JP2009008000 A JP 2009008000A JP 2009008000 A JP2009008000 A JP 2009008000A JP 2010165940 A JP2010165940 A JP 2010165940A
Authority
JP
Japan
Prior art keywords
resin
semiconductor element
sealing
support
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009008000A
Other languages
English (en)
Other versions
JP2010165940A5 (ja
Inventor
Teruaki Chino
晃明 千野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009008000A priority Critical patent/JP2010165940A/ja
Priority to US12/687,466 priority patent/US8368235B2/en
Publication of JP2010165940A publication Critical patent/JP2010165940A/ja
Publication of JP2010165940A5 publication Critical patent/JP2010165940A5/ja
Priority to US13/688,919 priority patent/US8610292B2/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20Structure, shape, material or disposition of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】支持板上の半導体素子が封止用樹脂の流動力により当初の接着位置から位置ずれを起こすことがなく、半導体素子を精密な位置で樹脂封止する。
【解決手段】支持体10に形成した接着剤層20の所定位置に、半導体素子30を位置合わせして接着する工程と、支持体10の所定位置に接着した半導体素子30を固定するように、半導体素子30の一部を流動状態の第1の封止樹脂40を硬化させて樹脂封止する工程と、支持体10の所定位置に固定した半導体素子30をモールド金型内にセットし、第1の封止樹脂42から露出する半導体素子30の露出部を第2の封止樹脂50により樹脂封止する工程と、樹脂封止した半導体素子30から支持体10および接着剤層20を除去する工程と、を含むことを特徴とする。
【選択図】図4

Description

本発明は半導体素子の樹脂封止方法に関し、更に詳細には支持板の所定位置に配設した半導体素子を樹脂封止する際に、樹脂封止時での半導体素子の位置ずれを防止することが可能な半導体素子の樹脂封止方法に関する。
一面側に電極端子が形成された複数の半導体素子の各々を、その電極端子を支持体上に塗布されている接着剤層に向けた状態で位置決めして配設した後、半導体素子の他面側を封止樹脂により一括樹脂封止するモールド方法が知られている。このようなモールド方法としては、例えば封止樹脂を支持体上に位置決めして配設された半導体素子の側面方向から圧入して半導体素子を樹脂により封止するトランスファモールド方法と、支持体上に位置決めして配設された半導体素子の上面から供給した封止樹脂と半導体素子とを上下方向に圧縮して、半導体素子を樹脂により封止するコンプレッション成形方法とを代表的に挙げることができる。
かかるモールド方法の具体例としては、例えば、特許文献1に記載されている方法がある。
特許文献1に記載されたモールド方法では、金属基板からなる支持板上にエポキシ系の接着剤層を塗布し、未硬化の状態の接着剤層の所定位置に半導体素子の電極端子形成面側を接着した後、半導体素子を絶縁樹脂により封止し、次いで支持板を絶縁樹脂から剥離した後、接着剤層を除去して電極端子を露出し、その後に再配線回路や外部接続バンプを接続させている。
特開平4−283987号公報(段落0033〜0040および、図7参照)
特許文献1のモールド方法では、樹脂封止した半導体素子から支持板および接着剤層を剥離しているため、半導体素子と接着剤層との剥離が容易になるように、接着剤層と半導体素子とを軽く接着している。一方、近年では、支持板が大型化し、支持板に載置される半導体素子の数が増えている。このため、半導体素子を樹脂封止するとき、封止樹脂の流動によって位置ずれが発生する半導体素子が存在するという課題が明らかになった。このような位置ずれが発生した半導体素子では、樹脂封止後における微細配線の形成ができず、支持板上の半導体素子の大部分若しくはそのすべてが不良品になって歩留まりが低下する。
そこで、本発明は、支持板の一面側に形成された接着剤層の所定位置に接着した半導体素子を樹脂封止する際に、封止樹脂の流動力による半導体素子の位置ずれが惹起しやすい従来の半導体素子の樹脂封止方法の課題を解決し、支持板の一面側に形成された接着剤層の所定位置に接着された半導体素子を樹脂封止する際に、封止樹脂の流動力によって半導体素子の位置ずれが惹起し難い半導体素子の樹脂封止方法を提供することを目的とする。
本発明者は、前記課題を解決するには、支持板上の接着剤層への半導体素子を固定する際に、接着剤層の接着力に加えて追加の固定手段を採用することが有効であると考え検討した結果、本発明に到達した。
すなわち、本発明は、支持体上に形成した接着剤層の所定位置に、半導体素子を位置合わせして接着する工程と、前記支持体の所定位置に接着した前記半導体素子を固定するように、前記半導体素子の一部を流動状態の第1の封止樹脂を硬化させて樹脂封止する工程と、前記支持体の所定位置に固定した半導体素子をモールド金型内にセットし、前記第1の封止樹脂から露出する前記半導体素子の露出部を第2の封止樹脂により樹脂封止する工程と、前記樹脂封止した前記半導体素子から前記支持体および前記接着剤層を除去する工程と、を含むことを特徴とする半導体素子の樹脂封止方法にある。
また、前記第1の封止樹脂として液状樹脂を用い、該液状樹脂を硬化して前記半導体素子の一部を樹脂封止することを特徴とする。これにより、接着剤層に接着させた半導体素子を位置ずれさせることなく第1の封止樹脂により当初位置に固定することができる。
また、前記半導体素子の一部を前記第1の封止樹脂により樹脂封止する際に、流動化状態にある前記第1の封止樹脂が樹脂封止領域外方への流出を防止すべく、前記樹脂封止領域の外周を囲む枠材を配設することを特徴とする。これにより、流動化状態にある第1の封止樹脂を支持体上の封止領域内にとどめることができるため、支持体上の封止領域からの第1の封止樹脂の流出による半導体素子の樹脂封止装置の汚染を防ぐことができる。
また、前記第1の封止樹脂によって、前記半導体素子の高さ寸法の1/2以下の露出部分を樹脂封止することを特徴とする。これにより、第1の封止用樹脂による半導体素子の位置固定と、第2の封止樹脂による半導体素子の露出部分の樹脂封止を確実に行うことができる。
また、前記第1の封止樹脂の硬化表面に粗面化処理を施した後、前記第1の封止樹脂による樹脂封止部分から露出する半導体素子の露出部全体を前記第2の封止樹脂で樹脂封止することを特徴とする。これにより、第1の封止樹脂と第2の封止樹脂とによる樹脂封止部分の境界面における接着力が向上し、境界面における第1の封止樹脂による樹脂封止部分と第2の封止樹脂による樹脂封止部分との剥離を防ぐことができる。
また、熱収縮率がそれぞれ異なる前記第1の封止樹脂および前記第2の封止樹脂によって前記半導体素子を樹脂封止することを特徴とする。これにより、半導体パッケージおよびこれを用いた半導体装置における樹脂封止部分の反りや変形等を好適に防ぐことが可能になり、外観形状に優れた製品を提供することができる。
また、他の発明としては、支持体上に形成した接着剤層の所定位置に、半導体素子を位置合わせして接着する工程と、前記支持体の所定位置に接着した前記半導体素子の外周縁に沿って、前記半導体素子を位置決めするストッパを形成する工程と、前記支持体の所定位置に位置決めした半導体素子をモールド金型内にセットし、前記半導体素子の露出部分全体を封止樹脂で樹脂封止する工程と、前記樹脂封止した前記半導体素子から前記支持体および前記接着剤層を除去する工程と、を含むことを特徴とする半導体素子の樹脂封止方法がある。
また、前記支持体上に形成した前記接着剤層の所定位置に、前記支持体の表面が底面に露出するストッパ用凹部を形成した後、前記ストッパ用凹部を基準にして定められた前記接着剤層の所定位置に前記半導体素子を接着し、次いで、前記ストッパ用凹部にストッパを設けることを特徴とする。これにより、支持体上に形成した接着剤層上に半導体素子が配設される位置を明確に示すことができるため、接着剤層への半導体素子の位置合わせ処理が容易にかつ、正確に行うことができる。
また、前記支持体上に形成した前記接着剤層の所定位置にストッパを設け、前記ストッパを基準にして定められた前記接着剤層の所定位置に前記半導体素子を接着することを特徴とする。これにより、接着剤層へストッパを立設する際には半導体素子が接着されていないため、ストッパの立設時に誤って接着剤層に位置合わせされている半導体素子の位置をずらしてしまうおそれがない。
また、前記ストッパをワイヤ材を用いて形成し、該ストッパをワイヤボンディング装置を用いて形成することを特徴とする。これにより、新たな設備投資をすることなく、従来から使用している装置によりストッパを短時間で精度よく立設することができる。
本発明を採用することにより、支持体上に形成された接着剤層と半導体素子との位置決め状態が第1の封止用樹脂またはストッパによって確実に位置固定することができる。このため、高圧で封止用樹脂をプレス(または圧送)したとしても、半導体素子と接着剤層との位置決め状態を確実に維持することができる。これにより、樹脂封止後における半導体素子の全数に対して適切に再配線回路の形成が可能になり、歩留まりが向上し、効率的に半導体製品を製造することが可能になる。
また、特に第1の発明においては、支持板上の接着剤層に半導体素子を位置決め固定する際に、樹脂封止部の一部となる第1の封止樹脂を用いているため、半導体素子の樹脂封止後に、半導体素子の位置決め状態の固定手段の除去を不要にすることができる。
また、特に第2の発明においては、半導体素子の位置決め状態の固定手段が、接着剤層へ半導体素子を位置決めして接着させるためのガイドとして用いることができる点において特に好都合である。
第1実施形態にかかる半導体素子を樹脂封止する際の各工程における状態を示す平面図およびA−A線における断面図である。 第1実施形態にかかる半導体素子を樹脂封止する際の各工程における状態を示す平面図およびA−A線における断面図である。 第1実施形態にかかる半導体素子を樹脂封止する際の各工程における状態を示す平面図およびA−A線における断面図である。 半導体素子を第2の封止樹脂で樹脂封止する際における図3内のA−A線における断面図である。 図4以降の各工程の状態を示す断面図である。 第2実施形態おいて半導体素子を樹脂封止する際における説明平面図およびA−A線における断面図である。 第2実施形態おいて半導体素子を樹脂封止する際における説明平面図およびA−A線における断面図である。 図7以降の各工程における状態を示す断面図である。 第3実施形態における半導体素子の樹脂封止方法を行う際の状態を示す平面図である。 第3実施形態における半導体素子の樹脂封止方法を行う際の状態を示すA−A線における断面図である。 第1実施形態〜第3実施形態により得られる半導体パッケージの変形実施形態例を示す概略断面図である。
(第1実施形態)
第1実施形態にかかる半導体素子の樹脂封止方法について説明する。図1〜図3は、第1実施形態にかかる半導体素子を樹脂封止する際の各工程における状態を示す平面図およびA−A線における断面図である。図4は、半導体素子を第2の封止樹脂で樹脂封止する際における図3内のA−A線における断面図である。図5は、図4以降の各工程の状態を示す断面図である。図5における断面位置は図4と同じである。
まず、図1に示すように、薄い銅板からなる支持体10に半導体素子30を接着するための接着剤層20を形成する。支持体10の上面にエポキシ系等の接着剤を塗布または接着剤シートを貼着することにより接着剤層20を形成することができる。本実施形態における支持体10の板厚は200μmとし、接着剤層20の厚さは30μmとした。
次に図2に示すように、接着剤層20の上面に半導体素子30を接着する。半導体素子30は、図示しない治具に整列させた状態で保持し、半導体素子30の電極端子32の形成面(図2断面図中における半導体素子30の下側面)を接着剤層20に位置決めして接着する。半導体素子30の位置決めは、支持体10の外周縁位置を基準にして治具の搬送動作を制御する方法や、支持体10等に座標軸の基準点を設定し、基準点からの座標管理する方法を採用することができる。図中では半導体素子30の電極端子32は半導体素子30の外表面と面一に形成された形態について示しているが、電極端子32が半導体素子30の外表面から突出する形態であってもよい。
以上のようにして半導体素子30が接着剤層20の上面に位置決めされた状態で接着されると、図示しない封止樹脂供給手段が接着剤層20の表面露出部分に第1の封止樹脂となる液状樹脂40を供給する。ここでは液状樹脂として加熱硬化型のエポキシ樹脂からなるフリップチップ接続のアンダーフィルに使用されている樹脂を用いた。封止樹脂供給手段は、半導体素子30の上面に液状樹脂40がかからないように、接着剤層20の表面が露出している領域に沿って液状樹脂40を供給可能なディスペンサ等を搬送手段により保持する構成が好都合である。また、封止樹脂供給手段は、接着剤層20に接着されている半導体素子30の位置ずれが発生しないように、予め少量ずつ液状樹脂40を供給するように供給動作が制御されている。液状樹脂40は、図3に示すように半導体素子30の高さ寸法の半分程度の高さ位置まで供給される。このようにして供給された液状樹脂40は、図示しない加熱手段により加熱することで硬化され、第1の封止樹脂42となり、接着剤層20に接着されている半導体素子30の高さ方向の半分までが樹脂封止され、位置決め状態が固定(維持)されることになる。
次に、第1の封止樹脂42により接着層20(支持体10の上面)に位置決め固定された半導体素子30を第2の封止樹脂であるモールド樹脂50により樹脂封止を行う。まず、図4(A)に示すように、支持体10と位置決め固定された半導体素子30を下型80にセットする。第1の封止樹脂42と第2の封止樹脂であるモールド樹脂50との付着性を高めるためには、液状樹脂40を熱硬化させて第1の封止樹脂42とした後に、プラズマ処理等によって第1の封止樹脂42の表面を粗面化処理すればよい。粗面化処理後の第1の封止樹脂42の上に、図4(B)に示すように、封止樹脂供給手段によって所定量のモールド樹脂50を供給する。モールド樹脂50の形態は液状、顆粒状、タブレット状等に形成された公知材料を用いることができる。ここでは液状のモールド樹脂50を用いた。次に、図4(C)に示すように、上型90と下型80からなるモールド金型(コンプレッションモールド金型)で型締めする。このとき下型80または上型90の少なくとも一方に内蔵されている加熱手段(図示せず)によりモールド樹脂50が加熱および硬化され、半導体素子30全体が樹脂封止される。このようにしてモールド金型(コンプレッションモールド金型の他、トランスファモールド金型も同様である)により、半導体素子30の第1の封止樹脂42による樹脂封止部分から露出している部分の第2の封止樹脂(モールド樹脂50)による樹脂封止を終えた後、下型80から支持体10と樹脂封止された(樹脂成形された)半導体素子30を取り出す。以上のようにして半導体素子30の全体が樹脂封止された樹脂成形品の状態を図4(D)に示す。また、図4では、モールド樹脂50の中に半導体素子30が完全に埋設された状態で樹脂封止した状態が示されているが、半導体素子30の背面をモールド樹脂から露出させた樹脂封止形態であってもよい。このような樹脂封止形態によれば、半導体素子30の放熱性を向上させることができる点において好都合である。
次に、図5(A)に示すように、樹脂成形品から支持体10の除去が行われる。支持体10は銅のエッチング液を用いたウェットエッチング法や、支持体10を機械的に剥離させる方法を採用することができる。次に、図5(B)に示すように接着剤層20が除去されて封止体60が得られる。接着剤層20の除去方法は、レーザー光照射やエッチング等の公知の方法を適用することができる。
続いて図5(B)に示す封止体60は、図5(C)に示すように上下面を反転させた後、図5(D)に示すように半導体素子30に形成されている電極端子32を起点として、セミアディティブ法やアディティブ等の公知の方法により絶縁層および配線層70を形成する。なお、本実施形態における絶縁層および配線層70は、絶縁層72a,72b,72cと配線層74a,74b,74c,74dとにより構成されている。次に、図5(E)に示すように、絶縁層および配線層70の最上面における配線露出部分にはんだバンプ等の外部接続用バンプ76を接合し、中間体80とする。中間体80は、図5(F)に示すように半導体素子30ごとに個片化されて、半導体パッケージ90となる。
図5(D)〜(F)に示す絶縁層および配線層70は、ハッチングが施されている部位が配線層(ビアを含む)であり、薄墨で塗りつぶされている部位が絶縁層である。
本実施形態にかかる半導体素子の樹脂成形方法によれば、半導体素子30の側壁面と接着剤層20の露出面部分を所定の高さ位置まで第1の封止樹脂42により樹脂封止することで、当初に位置合わせされた接着剤層20との接着状態を固定することができる。これにより、その後の第2の封止樹脂であるモールド樹脂50により半導体素子30を完全に樹脂封止する際において、コンプレッションモールド金型やトランスファモールド金型を用いて流動化状態のモールド樹脂50の樹脂フローにより半導体素子30が位置ずれすることがない。したがって当初の設計位置を維持した状態で半導体素子30を樹脂封止することができる。
このように半導体素子30を当初の設計位置で樹脂封止することができるため、半導体素子30の電極端子32に対して絶縁層および配線層(再配線層)70をフォトリソグラフィー法等で形成する際に、半導体素子30の電極端子32の位置ずれがない。これにより半導体素子30を樹脂封止して得られる封止体60と、これを用いて得られる中間体80および半導体パッケージ90における生産歩留まりが向上し、効率的な生産が可能になる点できわめて有効である。
また、熱収縮率等の物性値が異なる液状樹脂40とモールド樹脂50を用いて半導体素子30を樹脂封止しているから、これら樹脂の物性値や厚さなどの組み合わせにより、封止体60、中間体80、半導体パッケージ90の反りや変形を緩和させることができ、封止体60、中間体80、半導体パッケージ90の外観形状が優れる点においても好都合である。そして、半導体素子30の位置決め状態の固定手段である第1の封止樹脂42(液状樹脂40)が、半導体素子30樹脂封止部の一部を構成しているから、半導体素子30の位置決め状態の固定手段の除去処理が不要になる点において好都合である。
(第2実施形態)
本実施形態においては、半導体素子30の一部を封止して半導体素子30の固定を行う第1の封止樹脂42となる液状樹脂40が支持体上の封止領域から流出しないようにするための枠材12を配設する点が特徴的である。図6および図7は、第2実施形態おいて半導体素子を樹脂封止する際における説明平面図およびA−A線における断面図である。図8は、図7以降の各工程における状態を示す断面図である。図8の断面位置は図6および図7における断面位置と同一位置である。
本実施形態においては、まず、先の実施形態と同様に支持体10の上面に接着剤層20を形成する。この後、接着剤層20に半導体素子30を接着する前に、図6に示すように枠材12を配設する。枠材12は銅等の金属材料や樹脂材料からなり、単に第1の封止樹脂である液状樹脂40(流動化状態にある第1の封止用樹脂)が支持体10から流出することを防ぐためのダム部としての機能を有している。したがって枠材12は、接着剤層20との付着性が良好であれば材質は特に限定されるものではない。枠材12の高さ寸法は、第1の封止樹脂である液状樹脂40の封止領域外への流出を防止し、かつ、半導体素子30の樹脂封止時のキャビティ内において支障とならない高さ寸法であれば特に限定されない。本実施形態では、半導体素子30の高さ寸法と同じ高さ寸法の枠材12を配設した。
枠材12を接着剤層20に接着した後、図7に示すように導体素子30を枠材12によって囲まれた平面領域内(封止領域内)において所定の配列状態で接着剤層20に接着する。このように、本実施形態では接着剤層20に枠材12を接着させた後に、半導体素子30を接着剤層20に接着しているが、接着剤層20への枠材12と半導体素子30の取り付け順番は入れ替えてもよい。以上のようにして接着剤層20に枠材12および半導体素子30を接着した後は、第1実施形態における図4(A)〜図4(C)で説明した製造工程(第2封止樹脂であるモールド用樹脂50による半導体素子30の樹脂封止)と同様の工程を適用することにより、図8(A)に示す支持体10上で半導体素子30の露出部分全体がモールド用樹脂50により樹脂封止された樹脂製形品を得ることができる。その後も第1実施形態と同様の手順を適用することにより、支持体10の除去(図8(B))、接着剤層20を除去し、封止体60とし(図8(C))、封止体60の上限面を反転(図8D)させて、半導体素子30の電極端子32を起点として絶縁層および配線層70をセミアディティブ法やアディティブ法等の公知の配線パターン形成の形成手法により形成すると共に、最上面において露出している配線層にはんだバンプ等の外部接続用バンプ76を接続して中間体80としている(図8(E))。絶縁層および配線層70の構成は、第1実施形態と同じ構成である。最後に中間体80を半導体素子30毎にダイサー等で個片化して半導体パッケージ90を得る(図8(F))。枠体12は中間体80を個片化する際に同時に除去することができるが、接着剤層20を除去した際に、枠体12を除去してもよい。
本実施形態においては、先の実施形態における特徴点に加え、接着剤層20に接着されている半導体素子30の位置決め状態を固定するために接着剤層20の露出部分(隣り合う半導体素子30の側壁面間)に供給する液状樹脂40が支持体10の上面からの流出を防止することができるため、液状樹脂40の供給時における供給量の制御を簡略化することができ、液状樹脂40の封止領域外への流出による装置の汚染を防ぐことができる点で好都合である。
(第3実施形態)
図9は、第3実施形態における半導体素子の樹脂封止方法を行う際の状態を示す平面図である。図10は、第3実施形態における半導体素子の樹脂封止方法を行う際の状態を示すA−A線における断面図である。
本実施形態においては、支持体10の上面に形成した接着剤層20に接着させた半導体素子30の位置ずれ防止手段(固定手段)として、半導体素子30の外周縁に沿った位置にストッパ24を形成していることが特徴的である。
まず、第2実施形態と同様にして、支持体10の上面に接着剤層20を形成し、接着剤層20に枠体12および半導体素子30を位置決めして接着する。半導体素子30を接着剤層20に接着した後、図示しないレーザー光照射手段が半導体素子30の外周縁に沿って接着剤層20の表面にストッパ用凹部22を形成する。ここでは、図9において破線で示されている半導体素子の平面領域における各コーナー部にストッパ用凹部22を形成した。ストッパ用凹部22は、接着剤層20を貫通し、支持体10の表面を露出させるように形成されている。ストッパ用凹部22の配設位置は図9に示すように平面視形状が長方形状に形成された半導体素子(破線部分)の各々の外周縁の外方位置に対して一箇所ずつ形成されているが、あるひとつの外周縁の外方位置に対して複数のストッパ用凹部22を形成してもよい。また、外周縁の中間部分における外方位置にストッパ用凹部22を配設してもよいのはもちろんである。
次に、図10(A)に示すようにストッパ用凹部22を形成した位置にストッパ24を立設する。ストッパ24は、例えばワイヤボンディング装置を用いて太径の金製ボンディングワイヤを立設させることにより形成することができる。ストッパ24は、半導体素子30を樹脂封止する際において金型のキャビティに支障がない程度の高さ寸法であり、かつ、半導体素子の樹脂封止時における樹脂フローに対して破損しない強度を具備する寸法に形成されていればよい。ここでは、ストッパ24であるボンディングワイヤの径寸法をφ25μmとし、半導体素子30の高さ寸法よりもわずかに低くなるように形成した。このようにストッパ24の形成にワイヤボンディング装置を用いることにより、極めて精密な動作が可能になるから、接着剤層20に位置決めされた状態で接着されている半導体素子30の位置ずれをおこしてしまうことがないように固定することができるため好都合である。
次に、実施形態1の図4(A)〜図4(C)で説明した方法と同様に、樹脂モールド金型(下型80、上型90からなるコンプレッション成形金型)によって、図10(B)に示すように半導体素子30をモールド樹脂50で樹脂封止する。コンプレッション成形時には、流動化状態になったモールド樹脂50が支持体10の中央から支持体の外周縁に向かって流れることになるが、半導体素子30はストッパ24により保持されているからモールド樹脂50の流動力に抗して当初の接着位置を維持することができる。したがって本実施形態においても、設計どおりに半導体素子30の樹脂封止処理が可能になる。この後、支持体10を除去(図10(C))し、接着剤層20を除去して封止体60とした後、封止体60の上下面を反転(図10(D))させて半導体素子30の電極端子32を起点として、セミアディティブ法やアディティブ法等の公知の方法により絶縁層および配線層70を形成する絶縁層および配線層70の構成は先の実施形態と同様である。先にも説明したように、ストッパ用凹部22は、接着剤層20を貫通しているので、ストッパ用凹部22に立設されたストッパ24は半導体素子30の電極端子32面よりも突出する。これに対しては、ストッパ24の突出側端部を切除したり、絶縁層および配線層70における最初の絶縁層72aの厚さをストッパ24の突出高さ以上に形成すればよい(図10(F)参照)。絶縁層および配線層70の最上層における配線パターンの開口部にはんだバンプ等の外部接続用バンプ76を接続して中間体80が得られる(図10(E))。最後に中間体80を半導体素子30毎に個片化して半導体パッケージ90が得られる(図10(F))。
本実施形態においては、半導体素子30の外周縁近傍位置にストッパ24を立設することにより半導体素子30の樹脂封止時において、樹脂モールド金型内におけるモールド樹脂50の樹脂フローによる半導体素子30の位置ずれを防止することができる。したがって、先の実施形態と同様に、設計位置で半導体素子30を樹脂封止することが可能であるから、半導体素子30の電極端子32に対して(再)配線回路をフォトリソグラフィー法等によって一括形成しようとする際に、半導体素子30の電極端子32の位置ずれがない。これにより半導体素子30の樹脂封止、封止体60、中間体80、半導体パッケージ90の生産歩留まりが向上し、効率的な生産が可能になる。
以上に実施形態に基づいて本願発明について詳細に説明してきたが、本願発明は以上に示した実施形態に限定されるものではないのはもちろんである。例えば、第1実施形態および第2実施形態においては、第1の封止樹脂としてそれぞれいわゆるアンダーフィル樹脂等の液状樹脂40を採用した形態について説明しているが、第1の封止樹脂の供給形態は液状樹脂40に代えて顆粒状樹脂を用いることもできる。この場合、第2の封止樹脂との熱収縮率等の物性値が異なる樹脂材料を用いれば、硬化後における反りや変形を緩和させることができるため好都合である。
なお、封止体60、中間体80、半導体パッケージ90の反りや変形が問題にならなければ、第1の封止樹脂と第2の封止樹脂の物性値は同じであってもかまわない。
また、第3実施形態においては、接着剤層20に形成したストッパ用凹部22をレーザー光照射装置により形成している形態を例示しているが、接着剤層20が感光性である場合、フォトリソグラフィー法により形成することもできる。またレーザー光照射装置によりストッパ用凹部22を形成する場合には、接着剤層20の他の部位との区別がつく程度の深さ寸法に形成してもよい。照射するレーザー光の出力を調整することで、ストッパ用凹部22の深さ寸法の制御は容易におこなうことができる。
また、ストッパ24には金製のボンディングワイヤをワイヤボンディング装置によりワイヤボンディングすることにより形成した形態を例示しているが、ボンディングワイヤは金製に限定されるものではなく、半導体素子30の動きに抵抗することができれば銅製等他の素材によるものであってもよいのはもちろんである。ストッパ用凹部22の底面から支持体10の表面を露出させ、かつ、支持体10およびストッパ24を共に銅製にすれば、半導体素子30を樹脂封止した後に、支持体10を除去する際にストッパ24も同時に除去することができる。ストッパ24が除去された部分には絶縁ペーストを充てんすればさらに好適である。
さらには、ストッパ24をあらかじめ所定寸法の柱状体に形成しておき、ストッパ24を治具に配設し、この治具をストッパ用凹部22に位置あわせし、ストッパ24をストッパ用凹部22に押圧させることで半導体素子30の外周縁位置にストッパ24を立設することもできる。
また、第3実施形態においては半導体素子30を接着剤層20に接着させた後にストッパ用凹部22およびストッパ24を配設しているが、半導体素子30を接着剤層20に接着させる前にストッパ用凹部22の形成またはストッパ用凹部22およびストッパ24の配設を行うこともできる。これによれば、ストッパ用凹部22の形成位置またはストッパ24そのものが半導体素子30を接着剤層20に接着させる際のガイドとして用いることができる点において好都合である。また、位置決めされている状態の半導体素子30を誤って動かしてしまうことがなくなり好都合である。
さらには、ストッパ24を立設する前に接着材層20にストッパ用凹部22を形成する形態について説明しているが、接着剤層20にストッパ用凹部22を形成することなく、接着剤層20に直接ストッパ24を立設させる形態を採用してもよい。これにより、ストッパ用凹部22の形成工程を省略することができ、より効率的な半導体素子30の樹脂封止を行うことができる。
本願発明は、半導体素子30の相互間における平面位置の位置ずれを防いだ状態で樹脂封止することができる点が大きな特徴点である。したがって、半導体パッケージ90内の半導体素子30どうしを電気的に接続する配線(再配線)を高密度に形成することができる。以上に説明した実施形態においては、1つの半導体パッケージ90に対して1つの半導体素子30が対応している実施形態について説明しているが、図11に示すように、1つの半導体パッケージ90に対して複数個の半導体素子30を対応させることもできる。なお、図11(A)は、第1および第2実施形態の変形例を示す模式断面図であり、図11(B)は、第3実施形態の変形例を示す模式断面図である。
また、上述の他、具体的には例示してはいないものの、以上の実施形態を適宜組み合わせた実施形態であっても本願発明の技術的範囲に属することはもちろんである。
本発明は、コンプレッションモールド金型やトランスファモールド金型を用い、半導体素子を樹脂封止する際において特に好適である。
10 支持体
12 枠材
20 接着剤層
22 ストッパ用凹部
24 ストッパ
30 半導体素子
32 電極端子
40 液状樹脂
42 第1の封止樹脂
50 モールド樹脂
60 封止体
70 絶縁層および配線層
72a,72b,72c 絶縁層
74a,74b,74c,74d 配線層
76 外部接続用バンプ
80 中間体
90 半導体パッケージ

Claims (10)

  1. 支持体上に形成した接着剤層の所定位置に、半導体素子を位置合わせして接着する工程と、
    前記支持体の所定位置に接着した前記半導体素子を固定するように、前記半導体素子の一部を流動状態の第1の封止樹脂を硬化させて樹脂封止する工程と、
    前記支持体の所定位置に固定した半導体素子をモールド金型内にセットし、前記第1の封止樹脂から露出する前記半導体素子の露出部を第2の封止樹脂により樹脂封止する工程と、
    前記樹脂封止した前記半導体素子から前記支持体および前記接着剤層を除去する工程と、を含むことを特徴とする半導体素子の樹脂封止方法。
  2. 前記第1の封止樹脂として液状樹脂を用い、該液状樹脂を硬化して前記半導体素子の一部を樹脂封止することを特徴とする請求項1記載の半導体素子の樹脂封止方法。
  3. 前記半導体素子の一部を前記第1の封止樹脂により樹脂封止する際に、流動化状態にある前記第1の封止樹脂が樹脂封止領域外方への流出を防止すべく、前記樹脂封止領域の外周を囲む枠材を配設することを特徴とする請求項1または2記載の半導体素子の樹脂封止方法。
  4. 前記第1の封止樹脂によって、前記半導体素子の高さ寸法の1/2以下の露出部分を樹脂封止することを特徴とする請求項1〜3のうちのいずれか一項に記載の半導体素子の樹脂封止方法。
  5. 前記第1の封止樹脂の硬化表面に粗面化処理を施した後、前記第1の封止樹脂による樹脂封止部分から露出する半導体素子の露出部全体を前記第2の封止樹脂で樹脂封止することを特徴とする請求項1〜4のうちのいずれか一項に記載の半導体素子の樹脂封止方法。
  6. 熱収縮率がそれぞれ異なる前記第1の封止樹脂および前記第2の封止樹脂によって前記半導体素子を樹脂封止することを特徴とする請求項1〜5のうちのいずれか一項に記載の半導体素子の樹脂封止方法。
  7. 支持体上に形成した接着剤層の所定位置に、半導体素子を位置合わせして接着する工程と、
    前記支持体の所定位置に接着した前記半導体素子の外周縁に沿って、前記半導体素子を位置決めするストッパを形成する工程と、
    前記支持体の所定位置に位置決めした半導体素子をモールド金型内にセットし、前記半導体素子の露出部分全体を封止樹脂で樹脂封止する工程と、
    前記樹脂封止した前記半導体素子から前記支持体および前記接着剤層を除去する工程と、を含むことを特徴とする半導体素子の樹脂封止方法。
  8. 前記支持体上に形成した前記接着剤層の所定位置に、前記支持体の表面が底面に露出するストッパ用凹部を形成した後、前記ストッパ用凹部を基準にして定められた前記接着剤層の所定位置に前記半導体素子を接着し、
    次いで、前記ストッパ用凹部にストッパを設けることを特徴とする請求項7記載の半導体素子の樹脂封止方法。
  9. 前記支持体上に形成した前記接着剤層の所定位置にストッパを設け、前記ストッパを基準にして定められた前記接着剤層の所定位置に前記半導体素子を接着することを特徴とする請求項7記載の半導体素子の樹脂封止方法。
  10. 前記ストッパをワイヤ材を用いて形成し、該ストッパをワイヤボンディング装置を用いて形成することを特徴とする請求項7〜9のうちのいずれか一項記載の半導体素子の樹脂封止方法。
JP2009008000A 2009-01-16 2009-01-16 半導体素子の樹脂封止方法 Pending JP2010165940A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009008000A JP2010165940A (ja) 2009-01-16 2009-01-16 半導体素子の樹脂封止方法
US12/687,466 US8368235B2 (en) 2009-01-16 2010-01-14 Resin sealing method of semiconductor device
US13/688,919 US8610292B2 (en) 2009-01-16 2012-11-29 Resin sealing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009008000A JP2010165940A (ja) 2009-01-16 2009-01-16 半導体素子の樹脂封止方法

Publications (2)

Publication Number Publication Date
JP2010165940A true JP2010165940A (ja) 2010-07-29
JP2010165940A5 JP2010165940A5 (ja) 2012-01-19

Family

ID=42337292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009008000A Pending JP2010165940A (ja) 2009-01-16 2009-01-16 半導体素子の樹脂封止方法

Country Status (2)

Country Link
US (2) US8368235B2 (ja)
JP (1) JP2010165940A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109306A (ja) * 2010-11-15 2012-06-07 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
WO2012121377A1 (ja) * 2011-03-10 2012-09-13 住友ベークライト株式会社 半導体装置および半導体装置の製造方法
WO2015033867A1 (ja) * 2013-09-09 2015-03-12 日東電工株式会社 半導体装置の製造方法
WO2015037458A1 (ja) * 2013-09-12 2015-03-19 日東電工株式会社 半導体装置の製造方法
KR20190132550A (ko) * 2017-04-21 2019-11-27 어플라이드 머티어리얼스, 인코포레이티드 반도체 패키지 처리를 위한 방법들 및 장치
WO2020179875A1 (ja) * 2019-03-06 2020-09-10 日立化成株式会社 電子部品装置を製造する方法、及びこれに用いられる積層フィルム
WO2021019877A1 (ja) * 2019-07-30 2021-02-04 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、及び電子部品装置
JP2022016475A (ja) * 2017-04-20 2022-01-21 旭化成エレクトロニクス株式会社 磁気検出装置、電流検出装置、磁気検出装置の製造方法、及び電流検出装置の製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5563918B2 (ja) * 2010-07-22 2014-07-30 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置の製造方法
US9087847B2 (en) 2012-08-14 2015-07-21 Bridge Semiconductor Corporation Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
US8901435B2 (en) 2012-08-14 2014-12-02 Bridge Semiconductor Corporation Hybrid wiring board with built-in stopper, interposer and build-up circuitry
JP6043959B2 (ja) * 2013-03-26 2016-12-14 パナソニックIpマネジメント株式会社 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置
KR101607981B1 (ko) * 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US10242953B1 (en) * 2015-05-27 2019-03-26 Utac Headquarters PTE. Ltd Semiconductor package with plated metal shielding and a method thereof
US9530762B2 (en) 2014-01-10 2016-12-27 Taiwan Semiconductor Manufacturing Company Limited Semiconductor package, semiconductor device and method of forming the same
US10032725B2 (en) * 2015-02-26 2018-07-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
WO2016159934A1 (en) 2015-03-27 2016-10-06 Hewlett-Packard Development Company, L.P. Circuit package
US9847269B2 (en) 2015-07-31 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out packages and methods of forming same
WO2017034515A1 (en) * 2015-08-21 2017-03-02 Hewlett-Packard Development Company, L.P. Circuit package
US9922843B1 (en) 2015-11-10 2018-03-20 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple molding routing layers and a method of manufacturing the same
US10559512B2 (en) * 2015-11-16 2020-02-11 Hewlett-Packard Development Company, L.P. Circuit package
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
US11189576B2 (en) 2016-08-24 2021-11-30 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
CN107195553B (zh) * 2017-06-01 2019-08-13 中芯长电半导体(江阴)有限公司 一种改善边缘形貌的成型方法
JP6906228B2 (ja) * 2017-08-18 2021-07-21 ナミックス株式会社 半導体装置
CN109192705B (zh) * 2018-09-12 2021-03-16 京东方科技集团股份有限公司 集成电路封装结构及封装方法
US11570903B2 (en) 2019-10-16 2023-01-31 Advanced Micro Devices, Inc. Process for conformal coating of multi-row surface-mount components in a lidless BGA package and product made thereby

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076237A (ja) * 2000-08-30 2002-03-15 Hitachi Maxell Ltd 半導体装置及びその製造方法
JP2004128286A (ja) * 2002-10-04 2004-04-22 Sony Corp チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3094481B2 (ja) 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
JP2004179345A (ja) * 2002-11-26 2004-06-24 Fujitsu Ltd 半導体用基板シート材及びその製造方法、及び基板シート材を用いたモールド方法及び半導体装置の製造方法
DE10348620A1 (de) * 2003-10-15 2005-06-02 Infineon Technologies Ag Halbleitermodul mit Gehäusedurchkontakten
US8072059B2 (en) * 2006-04-19 2011-12-06 Stats Chippac, Ltd. Semiconductor device and method of forming UBM fixed relative to interconnect structure for alignment of semiconductor die
JP2008084959A (ja) * 2006-09-26 2008-04-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076237A (ja) * 2000-08-30 2002-03-15 Hitachi Maxell Ltd 半導体装置及びその製造方法
JP2004128286A (ja) * 2002-10-04 2004-04-22 Sony Corp チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109306A (ja) * 2010-11-15 2012-06-07 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
WO2012121377A1 (ja) * 2011-03-10 2012-09-13 住友ベークライト株式会社 半導体装置および半導体装置の製造方法
WO2015033867A1 (ja) * 2013-09-09 2015-03-12 日東電工株式会社 半導体装置の製造方法
WO2015037458A1 (ja) * 2013-09-12 2015-03-19 日東電工株式会社 半導体装置の製造方法
JP2022016475A (ja) * 2017-04-20 2022-01-21 旭化成エレクトロニクス株式会社 磁気検出装置、電流検出装置、磁気検出装置の製造方法、及び電流検出装置の製造方法
KR20190132550A (ko) * 2017-04-21 2019-11-27 어플라이드 머티어리얼스, 인코포레이티드 반도체 패키지 처리를 위한 방법들 및 장치
KR102405192B1 (ko) 2017-04-21 2022-06-07 어플라이드 머티어리얼스, 인코포레이티드 반도체 패키지 처리를 위한 방법들 및 장치
WO2020179875A1 (ja) * 2019-03-06 2020-09-10 日立化成株式会社 電子部品装置を製造する方法、及びこれに用いられる積層フィルム
JPWO2020179875A1 (ja) * 2019-03-06 2021-03-11 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、及びこれに用いられる積層フィルム
WO2021019877A1 (ja) * 2019-07-30 2021-02-04 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、及び電子部品装置
JP6888749B1 (ja) * 2019-07-30 2021-06-16 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法

Also Published As

Publication number Publication date
US20130082378A1 (en) 2013-04-04
US20100184256A1 (en) 2010-07-22
US8368235B2 (en) 2013-02-05
US8610292B2 (en) 2013-12-17

Similar Documents

Publication Publication Date Title
JP2010165940A (ja) 半導体素子の樹脂封止方法
JP2010165940A5 (ja)
TW201820565A (zh) 晶片封裝方法及封裝結構
JP4757398B2 (ja) 半導体装置の製造方法
US20060172464A1 (en) Method of embedding semiconductor element in carrier and embedded structure thereof
JP2001326238A (ja) 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム
JP2010251408A (ja) 半導体装置及びその製造方法並びに電子装置
JP2007157795A (ja) 回路装置および回路装置の製造方法
US20090258460A1 (en) Manufacturing method of semiconductor device
US20100225001A1 (en) Manufacturing method of semiconductor device, semiconductor device, and electronic device
JP2005064362A (ja) 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
US20150235994A1 (en) Semiconductor device and method of manufacturing a semiconductor device
JP5453678B2 (ja) 半導体パッケージおよびその製造方法
WO2004064142A1 (ja) 半導体装置及びその製造方法
CN105374731A (zh) 封装方法
US20150145115A1 (en) Emiconductor device and manufacturing method thereof
US8648455B2 (en) Semiconductor device and method of manufacturing the same
JP2007258721A (ja) フリップチップパッケージの製造方法、フリップチップアセンブリを製造するための基板、および、フリップチップアセンブリ
JP2009272512A (ja) 半導体装置の製造方法
JP2011243724A (ja) 半導体装置およびその製造方法
JP5422830B2 (ja) リードピン付配線基板及びその製造方法
JP2008258318A (ja) 半導体チップ及びその実装方法、半導体装置
KR100711966B1 (ko) 패키지 기판, 반도체 패키지 및 반도체 패키지 제작방법
CN102332408A (zh) 芯片尺寸封装件及其制法
US20170178993A1 (en) Electronic component and methods of manufacturing the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130716