JP6467775B2 - 部品内蔵基板の製造方法 - Google Patents
部品内蔵基板の製造方法 Download PDFInfo
- Publication number
- JP6467775B2 JP6467775B2 JP2014046745A JP2014046745A JP6467775B2 JP 6467775 B2 JP6467775 B2 JP 6467775B2 JP 2014046745 A JP2014046745 A JP 2014046745A JP 2014046745 A JP2014046745 A JP 2014046745A JP 6467775 B2 JP6467775 B2 JP 6467775B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive layer
- component
- resin material
- substrate
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
先ず、第1の実施形態について説明する。第1の実施形態は、部品内蔵基板の製造方法に関する。図2は、第1の実施形態に係る部品内蔵基板の製造方法を工程順に示す断面図であり、図3は、第1の実施形態に係る部品内蔵基板の製造方法を工程順に示す平面図である。
次に、第2の実施形態について説明する。第2の実施形態は、部品内蔵基板の製造方法に関する。図4A乃至図4Bは、第2の実施形態に係る部品内蔵基板の製造方法を工程順に示す断面図である。
次に、第3の実施形態について説明する。第3の実施形態は、部品内蔵基板の製造方法に関する。図7は、第3の実施形態に係る部品内蔵基板の製造方法を工程順に示す断面図である。図8は、第3の実施形態に係る部品内蔵基板の製造方法を工程順に示す平面図である。
基板上に粘着層を形成する工程と、
前記粘着層の一部上に樹脂材を設ける工程と、
複数の電極を有する電子部品を前記粘着層に前記樹脂材が前記複数の電極の間に位置するように貼り付ける工程と、
前記電子部品を封止樹脂で封止する工程と、
前記電子部品を前記封止樹脂内に残しながら前記粘着層の粘着力を低下させる工程と、
前記基板を前記封止樹脂から剥離する工程と、
前記複数の電極に接続される配線層を形成する工程と、
を有することを特徴とする部品内蔵基板の製造方法。
前記粘着層として熱発泡フィルムを形成し、
前記粘着層の粘着力を低下させる工程は、前記熱発泡フィルムを加熱する工程を有することを特徴とする付記1に記載の部品内蔵基板の製造方法。
前記電子部品は受動部品であることを特徴とする付記1又は2に記載の部品内蔵基板の製造方法。
前記樹脂材を設ける工程は、前記樹脂材を前記粘着層の一部上に滴下する工程を有することを特徴とする付記1乃至3のいずれか1項に記載の部品内蔵基板の製造方法。
前記樹脂材を設ける工程は、複数の開口部が形成されたシート状の樹脂材を前記粘着層上に設ける工程を有し、
前記電子部品を前記粘着層に貼り付ける工程は、前記複数の電極を前記複数の開口部を通じて前記粘着層に接触させる工程を有することを特徴とする付記1乃至3のいずれか1項に記載の部品内蔵基板の製造方法。
前記樹脂材は、第1の平均粒径のシリカフィラーを含有し、
前記封止樹脂は、前記第1の平均粒径よりも大きい第2の平均粒径のシリカフィラーを含有することを特徴とする付記1乃至5のいずれか1項に記載の部品内蔵基板の製造方法。
配線層と、
前記配線層上の複数の電極を有する電子部品と、
前記配線層上で前記電子部品を封止する封止樹脂と、
前記電子部品と前記配線層との間、かつ前記複数の電極間の樹脂材と、
を有することを特徴とする部品内蔵基板。
前記複数の電極の前記配線層と接する面と、前記樹脂材の前記配線層と接する面とは実質的に同一の平面内にあることを特徴とする付記7に記載の部品内蔵基板。
前記電子部品は受動部品であることを特徴とする付記7又は8に記載の部品内蔵基板。
前記樹脂材は、第1の平均粒径のシリカフィラーを含有し、
前記封止樹脂は、前記第1の平均粒径よりも大きい第2の平均粒径のシリカフィラーを含有することを特徴とする付記7乃至9のいずれか1項に記載の部品内蔵基板。
101、201:基板
102、202:粘着層
103、203、303:樹脂材
104、204:活性部
105、205:電極
106、206:電子部品
107、207:封止樹脂
108、214、217:配線層
211:半導体チップ
213、216:導電膜
218:半田ボール
304:開口部
Claims (5)
- 基板上に粘着層を形成する工程と、
前記粘着層の一部上に樹脂材を設ける工程と、
複数の電極を有する電子部品を前記粘着層に前記樹脂材が前記基板の表面に平行な方向において前記複数の電極の間に位置するように貼り付ける工程と、
前記電子部品を封止樹脂で封止する工程と、
前記電子部品を前記封止樹脂内に残しながら前記粘着層の粘着力を低下させる工程と、
前記基板を前記封止樹脂から剥離する工程と、
前記複数の電極に接続される配線層を形成する工程と、
を有することを特徴とする部品内蔵基板の製造方法。 - 前記粘着層として熱発泡フィルムを形成し、
前記粘着層の粘着力を低下させる工程は、前記熱発泡フィルムを加熱する工程を有することを特徴とする請求項1に記載の部品内蔵基板の製造方法。 - 前記電子部品は受動部品であることを特徴とする請求項1又は2に記載の部品内蔵基板の製造方法。
- 前記樹脂材を設ける工程は、前記樹脂材を前記粘着層の一部上に滴下する工程を有することを特徴とする請求項1乃至3のいずれか1項に記載の部品内蔵基板の製造方法。
- 前記樹脂材を設ける工程は、複数の開口部が形成されたシート状の樹脂材を前記粘着層上に設ける工程を有し、
前記電子部品を前記粘着層に貼り付ける工程は、前記複数の電極を前記複数の開口部を通じて前記粘着層に接触させる工程を有することを特徴とする請求項1乃至3のいずれか1項に記載の部品内蔵基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014046745A JP6467775B2 (ja) | 2014-03-10 | 2014-03-10 | 部品内蔵基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014046745A JP6467775B2 (ja) | 2014-03-10 | 2014-03-10 | 部品内蔵基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015170814A JP2015170814A (ja) | 2015-09-28 |
JP6467775B2 true JP6467775B2 (ja) | 2019-02-13 |
Family
ID=54203255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014046745A Expired - Fee Related JP6467775B2 (ja) | 2014-03-10 | 2014-03-10 | 部品内蔵基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6467775B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6597065B2 (ja) | 2015-08-31 | 2019-10-30 | 株式会社デンソー | 炭化珪素単結晶、炭化珪素単結晶ウェハ、炭化珪素単結晶エピタキシャルウェハ、電子デバイス |
US10092396B2 (en) * | 2015-12-14 | 2018-10-09 | Novartis Ag | Flexible, hermetic electrical interconnect for electronic and optoelectronic devices for in vivo use |
CN110572937B (zh) * | 2018-06-06 | 2022-07-08 | 江西卓讯微电子有限公司 | 传感器 |
WO2021075036A1 (ja) * | 2019-10-17 | 2021-04-22 | 昭和電工マテリアルズ株式会社 | 電子部品装置を製造する方法、及び電子部品装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3094481B2 (ja) * | 1991-03-13 | 2000-10-03 | 松下電器産業株式会社 | 電子回路装置とその製造方法 |
JPH08213747A (ja) * | 1995-02-02 | 1996-08-20 | Fujitsu Ltd | 表面実装部品の実装方法 |
JP2001320145A (ja) * | 2000-05-10 | 2001-11-16 | Nec Corp | 電子部品の実装構造および実装方法 |
JP2004273853A (ja) * | 2003-03-10 | 2004-09-30 | Matsushita Electric Ind Co Ltd | 樹脂層付チップ部品とそれを用いた部品内蔵モジュール及びそれらの製造方法 |
JP4158714B2 (ja) * | 2004-02-06 | 2008-10-01 | 松下電器産業株式会社 | 電子部品実装済基板の製造方法 |
JP2006173489A (ja) * | 2004-12-17 | 2006-06-29 | Tokai Rika Co Ltd | 電子部品実装構造 |
JP5870626B2 (ja) * | 2011-11-01 | 2016-03-01 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2014
- 2014-03-10 JP JP2014046745A patent/JP6467775B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015170814A (ja) | 2015-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5161732B2 (ja) | 半導体装置の製造方法 | |
US8138018B2 (en) | Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board | |
US20100027225A1 (en) | Component-embedded module and manufacturing method thereof | |
US9214361B2 (en) | Semiconductor device manufacturing method and electronic device manufacturing method | |
US9136172B2 (en) | Method of manufacturing semiconductor device and method of manufacturing electronic assembly | |
JP2017045867A (ja) | 部品内蔵配線基板の製造方法、部品内蔵配線基板および電子部品固定用テープ | |
WO2010070806A1 (ja) | 半導体装置とフリップチップ実装方法およびフリップチップ実装装置 | |
US20170245365A1 (en) | Printed wiring board and method for manufacturing the same | |
JP6467775B2 (ja) | 部品内蔵基板の製造方法 | |
US11742310B2 (en) | Method of manufacturing semiconductor device | |
JP2015153811A (ja) | 半導体装置及びその製造方法 | |
TWI567888B (zh) | 封裝結構及其製法 | |
JP2015222753A (ja) | プリント配線板及びその製造方法 | |
JP2016025281A (ja) | 半導体装置及びその製造方法 | |
JP2009260165A (ja) | 半導体装置 | |
TWI476873B (zh) | 具有基板穿孔之積體電路結構及形成具有基板穿孔之積體電路結構的方法 | |
JP2018041827A (ja) | 部品内蔵基板及び電子装置 | |
JP2006173234A (ja) | 半導体装置およびその製造方法 | |
JP6988360B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US8556159B2 (en) | Embedded electronic component | |
TW201901821A (zh) | 半導體裝置及半導體裝置之製造方法 | |
JP2007096087A (ja) | 半導体装置の製造方法 | |
JP2011082404A (ja) | 半導体装置の製造方法 | |
US20090309208A1 (en) | Semiconductor device and method of manufacturing the same | |
CN114930991A (zh) | 用于对无盖bga封装体中的多行表面安装部件进行保形涂覆的方法及由其制造的产品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181231 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6467775 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |