JP6467775B2 - 部品内蔵基板の製造方法 - Google Patents

部品内蔵基板の製造方法 Download PDF

Info

Publication number
JP6467775B2
JP6467775B2 JP2014046745A JP2014046745A JP6467775B2 JP 6467775 B2 JP6467775 B2 JP 6467775B2 JP 2014046745 A JP2014046745 A JP 2014046745A JP 2014046745 A JP2014046745 A JP 2014046745A JP 6467775 B2 JP6467775 B2 JP 6467775B2
Authority
JP
Japan
Prior art keywords
adhesive layer
component
resin material
substrate
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014046745A
Other languages
English (en)
Other versions
JP2015170814A (ja
Inventor
石月 義克
義克 石月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014046745A priority Critical patent/JP6467775B2/ja
Publication of JP2015170814A publication Critical patent/JP2015170814A/ja
Application granted granted Critical
Publication of JP6467775B2 publication Critical patent/JP6467775B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、部品内蔵基板の製造方法に関する。
ウェハレベルパッケージ(WLP:wafer level package)の一つに、ベアチップ等の半導体チップの端子をチップエリアの外側にも配置したファンアウト(fan-out)WLPがある。ファンアウトWLPの製造方法の一つに、支持体上の粘着層上に半導体チップを貼り付け、半導体チップを封止し、粘着層を除去して基板を剥離し、半導体チップに接続される配線層を形成するというものがある。また、チップコンデンサ等の受動部品を内蔵する部品内蔵基板の製造に上記の方法を適用することについて検討されている。
しかしながら、これまでのところ、上記の方法を適用して部品内蔵基板を製造したときに所望の特性を安定して確保することが容易ではない。つまり、高い信頼性を得ることが容易ではない。
特開平7−7134号公報 特開2002−204045号公報
本発明の目的は、高い信頼性を得ることができる部品内蔵基板及びその製造方法を提供することにある。
部品内蔵基板の製造方法の一態様では、基板上に粘着層を形成し、前記粘着層の一部上に樹脂材を設け、複数の電極を有する電子部品を前記粘着層に前記樹脂材が前記基板の表面に平行な方向において前記複数の電極の間に位置するように貼り付け、前記電子部品を封止樹脂で封止する。前記電子部品を前記封止樹脂内に残しながら前記粘着層の粘着力を低下させ、前記基板を前記封止樹脂から剥離し、前記複数の電極に接続される配線層を形成する。
上記の部品内蔵基板の製造方法等によれば、適切な樹脂材を設けているため、高い信頼性を得ることができる。
参考例を示す図である。 第1の実施形態に係る部品内蔵基板の製造方法を工程順に示す断面図である。 第1の実施形態に係る部品内蔵基板の製造方法を工程順に示す平面図である。 第2の実施形態に係る部品内蔵基板の製造方法を工程順に示す断面図である。 図4Aに引き続き、部品内蔵基板の製造方法を工程順に示す断面図である。 第2の実施形態に係る部品内蔵基板の使用例を示す断面図である。 第2の実施形態に係る部品内蔵基板の製造方法を工程順に示す平面図である。 第3の実施形態に係る部品内蔵基板の製造方法を工程順に示す断面図である。 第3の実施形態に係る部品内蔵基板の製造方法を工程順に示す平面図である。
本願発明者は、従来のファンアウトWLPの技術を適用して部品内蔵基板を製造したときに所望の特性を安定して確保することが容易でない原因について検討を行った。この結果、図1(a)に示すように、受動部品506の電極505が活性部504よりも突出していることが特性に影響を及ぼしていることが判明した。例えば、受動部品506が十分に基板501上の粘着層502に貼り付けられておらず、図1(b)に示すように、封止の際に封止樹脂507から受ける応力により受動部品506が粘着層502から外れてしまうことがある。また、図1(c)に示すように、電極505と活性部504との間の段差に伴う凹凸が配線層514内の絶縁膜512及び導電膜513に反映され、導電膜513の屈曲した部分で断線が生じることがある。
本願発明者は、これらの知見に基づいて以下に示す諸態様に相当した。以下、実施形態について添付の図面を参照しながら具体的に説明する。
(第1の実施形態)
先ず、第1の実施形態について説明する。第1の実施形態は、部品内蔵基板の製造方法に関する。図2は、第1の実施形態に係る部品内蔵基板の製造方法を工程順に示す断面図であり、図3は、第1の実施形態に係る部品内蔵基板の製造方法を工程順に示す平面図である。
第1の実施形態では、先ず、図2(a)及び図3(a)に示すように、基板101上に粘着層102を形成する。次いで、図2(b)及び図3(b)に示すように、粘着層102の一部上に樹脂材103を設ける。その後、図2(c)及び図3(c)に示すように、複数の電極105を有する電子部品106を粘着層102に、樹脂材103が複数の電極105の間に位置するように貼り付ける。電子部品106には活性部104も含まれる。続いて、図2(d)及び図3(d)に示すように、電子部品106を封止樹脂107で封止する。次いで、図2(e)に示すように、電子部品106を封止樹脂107内に残しながら粘着層102の粘着力を低下させ、基板101を封止樹脂107から剥離する。その後、図2(f)に示すように、複数の電極105に接続される配線層を形成する。このようにして、部品内蔵基板100が得られる。
そして、第1の実施形態により製造された部品内蔵基板100には、図2(f)に示すように、配線層108と、配線層108上の複数の電極105を有する電子部品106と、配線層108上で電子部品106を封止する封止樹脂107と、が含まれる。更に、電子部品106と配線層108との間、かつ複数の電極105間の樹脂材103も部品内蔵基板100に含まれる。この部品内蔵基板100では、電極105の配線層108と接する面と、樹脂材103の配線層108と接する面とが実質的に同一の平面内にある。
このような第1の実施形態によれば、電子部品106の電極105と粘着層102との間に樹脂材103が存在するため、樹脂材103が設けられない場合と比較して、電子部品106と粘着層102との間の付着性を向上することができる。このため、封止の際に電子部品106を粘着層102上に安定して保持することができる。更に、粘着層102の除去後に、電極105の間に樹脂材103が残存しているため、配線層108は実質的に平坦な面上に形成される。従って、電子部品106の電極105が活性部104より突出していても、配線層108内の導電膜は電極105と活性部104との間の段差の影響を受けにくく、この段差に伴う断線を抑制することができる。
(第2の実施形態)
次に、第2の実施形態について説明する。第2の実施形態は、部品内蔵基板の製造方法に関する。図4A乃至図4Bは、第2の実施形態に係る部品内蔵基板の製造方法を工程順に示す断面図である。
第2の実施形態では、先ず、図4A(a)に示すように、基板201上に粘着層202を形成する。基板201としては、例えばステンレス基板を用いる。粘着層202としては、例えば熱発泡フィルムを用いる。
次いで、図4A(b)に示すように、粘着層202の一部上に樹脂材203を設ける。例えば、エポキシ系樹脂、ポリイミド系樹脂又はアクリル系樹脂を樹脂材203として粘着層202上に滴下する。
その後、図4A(c)に示すように、半導体チップ211を粘着層202に貼り付け、活性部204及び複数の電極205を有する電子部品206を粘着層202に、樹脂材203が複数の電極205の間に位置するように貼り付ける。半導体チップ211は能動部品の一例である。電子部品206は受動部品の一例であり、電子部品206としては、例えばチップコンデンサ等が用いられる。樹脂材203は、例えば、活性部204と電極205との間の段差の大きさよりも高くなるように滴下しておく。樹脂材203をこのように滴下しておくことにより、電子部品206を粘着層102に貼り付ける際に、樹脂材203が電子部品206と粘着層202との間、かつ複数の電極205間に広がる。樹脂材203の滴下量は、例えば電極205と粘着層202との間にまで樹脂材203が入り込まないように調整しておくことが好ましい。樹脂材203としてシリカフィラーを含有するエポキシ樹脂又はポリイミド樹脂を用いてもよい。この場合、樹脂材203中のシリカフィラーの粒径(直径)は、活性部204と電極205との間の段差の大きさよりも小さいものとする。
続いて、図4A(d)に示すように、半導体チップ211及び電子部品206を封止樹脂107で封止する。封止の際には、例えば120℃で8分間の熱処理を行って封止樹脂107を熱硬化(キュア)させる。この熱処理の際に樹脂材203も熱硬化する。封止樹脂207としては、例えばシリカフィラーを含有するエポキシ樹脂又はポリイミド樹脂を用いる。封止樹脂207中のシリカフィラーの粒径は、活性部204と電極205との間の段差の大きさより大きくてもよい。電子部品206と粘着層202との間に納まる必要がないからである。一般的に、シリカフィラーの粒径が大きい樹脂ほど低コストで入手できる。
次いで、図4A(e)に示すように、基板201が上側になるように反転させ、図4B(f)に示すように、半導体チップ211及び電子部品206を封止樹脂207内に残しながら粘着層202の粘着力を低下させ、基板201を封止樹脂207から剥離する。例えばホットプレートを用いて180℃で2分間の熱処理を行うことにより、粘着層202の粘着力を低下させることができる。熱処理により粘着層202が発泡するため、粘着層202の粘着力が低下するのである。
その後、図4B(g)に示すように、複数の電極205に接続される配線層214を形成する。配線層214の形成では、例えばセミアディティブ法により、絶縁膜212及び導電膜213を形成する。導電膜213の一部を電極205に接続する。
続いて、図4B(h)に示すように、配線層214上に配線層217を形成する。配線層217の形成では、例えばセミアディティブ法により、絶縁膜215及び導電膜216を形成する。導電膜216の一部を導電膜213に接続する。
次いで、図4B(i)に示すように、導電膜216のパッドとなる部分上に半田ボール218を形成する。その後、ダイシングを行う。このようにして、個片化された部品内蔵基板200が得られる。
そして、部品内蔵基板200は、例えば、図5に示すように、プリント基板220上に実装して用いられる。
このような第2の実施形態によれば、電子部品206の電極205と粘着層202との間に樹脂材203が存在するため、樹脂材203が設けられない場合と比較して、電子部品206と粘着層202との間の付着性を向上することができる。このため、封止の際に電子部品206を粘着層202上に安定して保持することができる。更に、粘着層202の除去後に、電極205の間に樹脂材203が残存しているため、配線層214は実質的に平坦な面上に形成される。従って、電子部品206の電極205が活性部204より突出していても、配線層214内の導電膜216は電極205と活性部204との間の段差の影響を受けにくく、この段差に伴う断線を抑制することができる。
(第3の実施形態)
次に、第3の実施形態について説明する。第3の実施形態は、部品内蔵基板の製造方法に関する。図7は、第3の実施形態に係る部品内蔵基板の製造方法を工程順に示す断面図である。図8は、第3の実施形態に係る部品内蔵基板の製造方法を工程順に示す平面図である。
上記のように、第2の実施形態では、図4A(b)及び図6(a)に示すように、樹脂材203を粘着層202上に滴下した後に、図4A(c)及び図6(b)に示すように、樹脂材203を潰すようにして電子部品206を粘着層202に貼り付ける。第3の実施形態では、図7(a)及び図8(a)に示すように、複数の開口部304が形成されたシート状の樹脂材303を粘着層202上に設ける。次いで、図7(b)及び図8(b)に示すように、電子部品206の電極205を開口部304を通じて粘着層202に接触させる。そして、第3の実施形態と同様に、半導体チップ211及び電子部品206を封止樹脂107で封止する。封止の際には、例えば120℃で8分間の熱処理を行って封止樹脂107を熱硬化(キュア)させる。この熱処理の際に、樹脂材203が一旦流動化し、その後に熱硬化する。他の処理は第2の実施形態と同様である。
このような第3の実施形態によっても第2の実施形態と同様の効果を得ることができる。
樹脂材303の材料としては、例えばエポキシ系樹脂、ポリイミド系樹脂又はアクリル系樹脂が挙げられる。
第2の実施形態及び第3の実施形態において、粘着層202は熱発泡フィルムに限定されない。例えば、加熱により粘着力が低下する材料、及び紫外線の照射により粘着力が低下する材料等を粘着層202に用いることができる。
上記のように、樹脂材203中のシリカフィラーの粒径は、活性部204と電極205との間の段差の大きさよりも小さいものとすることが好ましく、封止樹脂207中のシリカフィラーの粒径は、活性部204と電極205との間の段差の大きさより大きくてもよい。また、シリカフィラーの粒径が大きい樹脂ほど低コストで入手できる。従って、封止樹脂207中のシリカフィラーの粒径は樹脂材203中のシリカフィラーの粒径より大きいことが好ましい。樹脂材303についても同様である。
第2の実施形態及び第3の実施形態では、樹脂材203又は303の熱硬化(キュア)を封止樹脂207の熱硬化と共に行っているが、封止樹脂207の熱硬化の前に樹脂材203又は303を熱硬化させてもよい。
また、部品内蔵基板に含まれる配線層の数は限定されない。第1の実施形態のように1層でもよく、第2の実施形態及び第3の実施形態のように2層でもよく、より多くの配線層が設けられていてもよい。
以下、本発明の諸態様を付記としてまとめて記載する。
(付記1)
基板上に粘着層を形成する工程と、
前記粘着層の一部上に樹脂材を設ける工程と、
複数の電極を有する電子部品を前記粘着層に前記樹脂材が前記複数の電極の間に位置するように貼り付ける工程と、
前記電子部品を封止樹脂で封止する工程と、
前記電子部品を前記封止樹脂内に残しながら前記粘着層の粘着力を低下させる工程と、
前記基板を前記封止樹脂から剥離する工程と、
前記複数の電極に接続される配線層を形成する工程と、
を有することを特徴とする部品内蔵基板の製造方法。
(付記2)
前記粘着層として熱発泡フィルムを形成し、
前記粘着層の粘着力を低下させる工程は、前記熱発泡フィルムを加熱する工程を有することを特徴とする付記1に記載の部品内蔵基板の製造方法。
(付記3)
前記電子部品は受動部品であることを特徴とする付記1又は2に記載の部品内蔵基板の製造方法。
(付記4)
前記樹脂材を設ける工程は、前記樹脂材を前記粘着層の一部上に滴下する工程を有することを特徴とする付記1乃至3のいずれか1項に記載の部品内蔵基板の製造方法。
(付記5)
前記樹脂材を設ける工程は、複数の開口部が形成されたシート状の樹脂材を前記粘着層上に設ける工程を有し、
前記電子部品を前記粘着層に貼り付ける工程は、前記複数の電極を前記複数の開口部を通じて前記粘着層に接触させる工程を有することを特徴とする付記1乃至3のいずれか1項に記載の部品内蔵基板の製造方法。
(付記6)
前記樹脂材は、第1の平均粒径のシリカフィラーを含有し、
前記封止樹脂は、前記第1の平均粒径よりも大きい第2の平均粒径のシリカフィラーを含有することを特徴とする付記1乃至5のいずれか1項に記載の部品内蔵基板の製造方法。
(付記7)
配線層と、
前記配線層上の複数の電極を有する電子部品と、
前記配線層上で前記電子部品を封止する封止樹脂と、
前記電子部品と前記配線層との間、かつ前記複数の電極間の樹脂材と、
を有することを特徴とする部品内蔵基板。
(付記8)
前記複数の電極の前記配線層と接する面と、前記樹脂材の前記配線層と接する面とは実質的に同一の平面内にあることを特徴とする付記7に記載の部品内蔵基板。
(付記9)
前記電子部品は受動部品であることを特徴とする付記7又は8に記載の部品内蔵基板。
(付記10)
前記樹脂材は、第1の平均粒径のシリカフィラーを含有し、
前記封止樹脂は、前記第1の平均粒径よりも大きい第2の平均粒径のシリカフィラーを含有することを特徴とする付記7乃至9のいずれか1項に記載の部品内蔵基板。
100、200:部品内蔵基板
101、201:基板
102、202:粘着層
103、203、303:樹脂材
104、204:活性部
105、205:電極
106、206:電子部品
107、207:封止樹脂
108、214、217:配線層
211:半導体チップ
213、216:導電膜
218:半田ボール
304:開口部

Claims (5)

  1. 基板上に粘着層を形成する工程と、
    前記粘着層の一部上に樹脂材を設ける工程と、
    複数の電極を有する電子部品を前記粘着層に前記樹脂材が前記基板の表面に平行な方向において前記複数の電極の間に位置するように貼り付ける工程と、
    前記電子部品を封止樹脂で封止する工程と、
    前記電子部品を前記封止樹脂内に残しながら前記粘着層の粘着力を低下させる工程と、
    前記基板を前記封止樹脂から剥離する工程と、
    前記複数の電極に接続される配線層を形成する工程と、
    を有することを特徴とする部品内蔵基板の製造方法。
  2. 前記粘着層として熱発泡フィルムを形成し、
    前記粘着層の粘着力を低下させる工程は、前記熱発泡フィルムを加熱する工程を有することを特徴とする請求項1に記載の部品内蔵基板の製造方法。
  3. 前記電子部品は受動部品であることを特徴とする請求項1又は2に記載の部品内蔵基板の製造方法。
  4. 前記樹脂材を設ける工程は、前記樹脂材を前記粘着層の一部上に滴下する工程を有することを特徴とする請求項1乃至3のいずれか1項に記載の部品内蔵基板の製造方法。
  5. 前記樹脂材を設ける工程は、複数の開口部が形成されたシート状の樹脂材を前記粘着層上に設ける工程を有し、
    前記電子部品を前記粘着層に貼り付ける工程は、前記複数の電極を前記複数の開口部を通じて前記粘着層に接触させる工程を有することを特徴とする請求項1乃至3のいずれか1項に記載の部品内蔵基板の製造方法。
JP2014046745A 2014-03-10 2014-03-10 部品内蔵基板の製造方法 Expired - Fee Related JP6467775B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014046745A JP6467775B2 (ja) 2014-03-10 2014-03-10 部品内蔵基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014046745A JP6467775B2 (ja) 2014-03-10 2014-03-10 部品内蔵基板の製造方法

Publications (2)

Publication Number Publication Date
JP2015170814A JP2015170814A (ja) 2015-09-28
JP6467775B2 true JP6467775B2 (ja) 2019-02-13

Family

ID=54203255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014046745A Expired - Fee Related JP6467775B2 (ja) 2014-03-10 2014-03-10 部品内蔵基板の製造方法

Country Status (1)

Country Link
JP (1) JP6467775B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6597065B2 (ja) 2015-08-31 2019-10-30 株式会社デンソー 炭化珪素単結晶、炭化珪素単結晶ウェハ、炭化珪素単結晶エピタキシャルウェハ、電子デバイス
US10092396B2 (en) * 2015-12-14 2018-10-09 Novartis Ag Flexible, hermetic electrical interconnect for electronic and optoelectronic devices for in vivo use
CN110572937B (zh) * 2018-06-06 2022-07-08 江西卓讯微电子有限公司 传感器
WO2021075036A1 (ja) * 2019-10-17 2021-04-22 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、及び電子部品装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3094481B2 (ja) * 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
JPH08213747A (ja) * 1995-02-02 1996-08-20 Fujitsu Ltd 表面実装部品の実装方法
JP2001320145A (ja) * 2000-05-10 2001-11-16 Nec Corp 電子部品の実装構造および実装方法
JP2004273853A (ja) * 2003-03-10 2004-09-30 Matsushita Electric Ind Co Ltd 樹脂層付チップ部品とそれを用いた部品内蔵モジュール及びそれらの製造方法
JP4158714B2 (ja) * 2004-02-06 2008-10-01 松下電器産業株式会社 電子部品実装済基板の製造方法
JP2006173489A (ja) * 2004-12-17 2006-06-29 Tokai Rika Co Ltd 電子部品実装構造
JP5870626B2 (ja) * 2011-11-01 2016-03-01 富士通株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2015170814A (ja) 2015-09-28

Similar Documents

Publication Publication Date Title
JP5161732B2 (ja) 半導体装置の製造方法
US8138018B2 (en) Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board
US20100027225A1 (en) Component-embedded module and manufacturing method thereof
US9214361B2 (en) Semiconductor device manufacturing method and electronic device manufacturing method
US9136172B2 (en) Method of manufacturing semiconductor device and method of manufacturing electronic assembly
JP2017045867A (ja) 部品内蔵配線基板の製造方法、部品内蔵配線基板および電子部品固定用テープ
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
US20170245365A1 (en) Printed wiring board and method for manufacturing the same
JP6467775B2 (ja) 部品内蔵基板の製造方法
US11742310B2 (en) Method of manufacturing semiconductor device
JP2015153811A (ja) 半導体装置及びその製造方法
TWI567888B (zh) 封裝結構及其製法
JP2015222753A (ja) プリント配線板及びその製造方法
JP2016025281A (ja) 半導体装置及びその製造方法
JP2009260165A (ja) 半導体装置
TWI476873B (zh) 具有基板穿孔之積體電路結構及形成具有基板穿孔之積體電路結構的方法
JP2018041827A (ja) 部品内蔵基板及び電子装置
JP2006173234A (ja) 半導体装置およびその製造方法
JP6988360B2 (ja) 半導体装置の製造方法及び半導体装置
US8556159B2 (en) Embedded electronic component
TW201901821A (zh) 半導體裝置及半導體裝置之製造方法
JP2007096087A (ja) 半導体装置の製造方法
JP2011082404A (ja) 半導体装置の製造方法
US20090309208A1 (en) Semiconductor device and method of manufacturing the same
CN114930991A (zh) 用于对无盖bga封装体中的多行表面安装部件进行保形涂覆的方法及由其制造的产品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181231

R150 Certificate of patent or registration of utility model

Ref document number: 6467775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees