JP5870627B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5870627B2
JP5870627B2 JP2011240606A JP2011240606A JP5870627B2 JP 5870627 B2 JP5870627 B2 JP 5870627B2 JP 2011240606 A JP2011240606 A JP 2011240606A JP 2011240606 A JP2011240606 A JP 2011240606A JP 5870627 B2 JP5870627 B2 JP 5870627B2
Authority
JP
Japan
Prior art keywords
chip
coupling agent
metal film
film
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011240606A
Other languages
English (en)
Other versions
JP2013098393A (ja
Inventor
佐々木 伸也
伸也 佐々木
谷 元昭
元昭 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011240606A priority Critical patent/JP5870627B2/ja
Publication of JP2013098393A publication Critical patent/JP2013098393A/ja
Application granted granted Critical
Publication of JP5870627B2 publication Critical patent/JP5870627B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置の製造方法に関し、例えばチップの側面および裏面を樹脂層で覆う半導体装置の製造方法に関する。
高密度と低コストとを両立するパッケージ技術としてCSP(Chip-Size Package)が知られている。さらに、CSPの一つの形態として、ウエハ状態でパッケジングまで行なうWLP(Wafer Level Package)技術が注目されている。WLP(Wafer Level Package)技術は、WL−CSP(Wafer Level-CSP)またはW−CSP(Wafer CSP)と呼ばれることもある。WLP技術は、ウエハ状態において、ウエハ上面を封止層で封止する。ウエハ内のチップの周辺に形成された端子(例えばパッド)を封止層上の全面に再配線する。これにより、実装面積を低コストでチップサイズまで小さくできる。
特開2000−353762号公報
これまで、WLP技術は、チップの周辺に形成された端子をチップと同じ面積の封止層上に再配置するファンインを目的としていた。チップの多端子化に伴いチップの周辺に形成された端子をチップと同じ面積の封止層上に再配置することが難しくなる。そこで、チップの端子をチップエリアの外の封止層上にも再配置するファンアウトが求められる。ファンアウトを実現するため、チップの側面および裏面を樹脂層を用い支持すると、チップ表面と樹脂層表面との間に段差が生じてしまう。チップ表面と樹脂層表面との間に段差が生じると、例えば、チップおよび樹脂層上に再配線層を形成する場合に、配線のピッチを狭くできなくなる。
半導体装置の製造方法は、チップ表面と樹脂層表面との段差を抑制することを目的とする。
例えば、支持体上に、フィルム上に金属膜が形成され前記金属膜上にカップリング剤が形成された前記フィルムを貼り付ける工程と、前記カップリング剤を介し前記金属膜上にチップを仮固定する工程と、前記金属膜上に前記チップを覆うように樹脂層を形成する工程と、前記カップリング剤と前記金属膜との間の化学結合が切断される温度で前記樹脂層をキュアする工程と、前記金属膜と前記カップリング剤との間を剥離することにより、前記支持体を前記チップおよび樹脂層から剥離する工程と、を含むことを特徴とする半導体装置の製造方法を用いる。
半導体装置の製造方法によれば、チップ表面と樹脂層表面との段差を抑制することを目的とする。
図1(a)から図1(e)は、比較例に係る電子装置の製造方法を示す断面図である。 図2(a)および図2(b)は、図1(c)および図1(d)の拡大図である。 図3(a)から図3(d)は、実施例1に係る電子装置の製造方法を示す断面図(その1)である。 図4は、実施例1に係る電子装置の製造方法を示す平面図(その1)である。 図5(a)から図5(d)は、実施例1に係る電子装置の製造方法を示す断面図(その2)である。 図6(a)から図6(d)は、実施例1に係る電子装置の製造方法を示す断面図(その3)である。 図7(a)から図7(e)は、実施例1に係る電子装置の製造方法を示す平面図(その2)である。
まず、ファンアウトのWLPの製造方法について比較例を例に説明する。図1(a)から図1(e)は、比較例に係る電子装置の製造方法を示す断面図である。図1(a)に示すように、支持体10上に熱発泡フィルム50を用い複数のチップ20が貼り付けられている。チップ20の熱発泡フィルム50に貼り付けられた面に回路等が形成されている。図1(b)に示すように、熱発泡フィルム50上にチップ20を覆うようにモールド樹脂30をディスペンスする。図1(c)に示すように、樹脂30を成型しキュアする。これにより、チップ20の上面および側面を支持する樹脂層32が形成される。図1(d)に示すように、熱発泡フィルム50に熱を加えることにより、支持体10を樹脂層32およびチップ20から剥離する。図1(d)は、図1(c)の上下を逆にした図である。図1(e)のように、樹脂層32およびチップ20上に再配線層40を形成する。その後、樹脂層32を切断し個片化する。
図2(a)および図2(b)は、図1(c)および図1(b)の拡大図である。図2(a)に示すように、熱発泡フィルム50は、熱発泡層52、基体54および微接着層56を含んでいる。熱発泡層52は、図1(a)のように支持体10を基体54に接着する。さらに、熱発泡層52は、熱を加えることにより発泡する。微接着層56は、非常に弱い接着力を備える層である。図1(a)のように、微接着層56により、チップ20が基体54に弱く接着される。これにより、図1(b)および図1(c)のように、樹脂層32を形成する際に、チップ20の配置がずれることを抑制できる。さらに、図1(d)において、熱発泡フィルム50を加熱すると、熱発泡層52が発泡し、支持体10と基体54とが剥離する。さらに、微接着層56の接着力がさらに弱まり、樹脂層32およびチップ20と、微接着層56とも剥離する。
図2(a)のように、チップ20が微接着層56に接着されると、チップ20は微接着層56に沈み込む。このため。図2(b)のように、熱発泡フィルム50を剥離すると、樹脂層32の表面とチップ20の表面との間に高さHの段差が形成される。樹脂層32の表面とチップ20の表面との間に段差が形成されると、再配線を行なう際に、配線を微細化し難くなる。
以上のように、ファンアウトのWLPを製造する際には、支持体10にチップ20を仮固定させ樹脂層32を形成した後に、チップ20および樹脂層32から支持体10を剥離する。しかしながら、チップ20を支持体10に仮固定する際に比較例のように接着層を用いると、チップ20が接着層に沈み込む。よって、樹脂層32の表面とチップ20の表面との間に段差が形成されてしまう。以下に、このような問題を解決するための実施例について説明する。
図3(a)から図3(d)および図5(a)から図6(d)は、実施例1に係る電子装置の製造方法を示す断面図である。図4および図7(a)から図7(e)は、実施例1に係る電子装置の製造方法を示す平面図である。図3(a)のように、支持体10上フィルム12を貼り付ける。フィルム12上には、金属膜14が形成されている。金属膜14上にはカップリング剤16が形成されている。支持体10としては、例えばシリコン基板、ガラス基板またはステンレス基板を用いることができる。支持体10の上面は平坦であることが好ましい。フィルム12は、例えば樹脂フィルムである。フィルム12は、後に樹脂をキュアする際の熱に耐える程度の耐熱性を備えることが好ましい。この観点から、フィルム12として、例えば、ポリイミド、シリコーン樹脂またはフッ素樹脂を用いることができる。金属膜14は、フィルム12の上面に例えばスパッタ法または無電解メッキ法を用い形成される。金属膜14は、例えばCu(銅)またはCu合金を主に含む膜とすることができる。カップリング剤16としては、例えばシランカップリング剤を用いることができる。カップリング剤の分子中に、アミノ基、メルカプト基、エポキシ基、イミダゾール基、ビニル基、ジアルキルアミノ基およびヒリジル基から選択された少なくとも1つの基を含むことができる。カップリング剤16は、スピンコート法またはディップ法により形成する。カップリング剤16の膜厚は例えば数nm以下である。金属膜14とカップリング剤16との間には化学結合が形成される。
図3(b)のように、フィルム12上にチップ20をマウントする。チップ20には、例えばパッド等の端子22が形成されている。チップ20は、例えば回路が形成された機能領域がカップリング剤16側となるように金属膜14上にマウントされる。チップ20は、例えばシリコン基板またはGaAs基板等の半導体基板を含む。チップ20の機能領域には、例えば半導体回路、MEMS(Micro Electro Mechanical System)素子、受動部品および無機材料上に形成された受動部品の少なくとも一つが形成されている。端子22は、チップ20の機能領域に形成された上記回路、素子または部品と電気的に接続されている。カップリング剤16を例えば100℃から150℃に加熱することにより、チップ20の下面とカップリング剤16との間に化学結合が形成される。これにより、チップ20がカップリング剤16を介し金属膜14上に仮固定される。
図4のように、複数のチップ20が、支持体10、フィルム12、金属膜14およびカップリング剤16が積層された基板33上に配列されている。チップ20は縦横にマトリックス状に形成されており、各チップ20の縦方向の周期は同じであり、各チップ20の横方向の周期は同じである。なお、図4においては、支持体10上にチップ20を4個×4個配列で図示しているが、さらに多くのチップを配列してもよい。
図3(c)のように、金属膜14上にチップ20を覆うように樹脂30をディスペンスする。樹脂30は、例えば熱硬化型樹脂であり、例えばエポキシ樹脂を含む。また樹脂30は、フィラーとして、アルミア、シリカ、水酸化アルミニウムおよび窒化アルミニウムから選択される少なくとも1つを含むことができる。フィラーにより、熱硬化時の収縮を抑制することができる。
図3(d)のように、樹脂30を成型し例えば200℃に加熱する。これにより、樹脂30が硬化し樹脂層32が形成される。樹脂層32は、チップ20の上面(機能領域が形成されている面の反対の面)および側面を覆うように形成される。樹脂層32の上面は平坦である。樹脂層32の平面形状は、ウエハのように円形でもよいし、四角形でもよい。この際の加熱により、カップリング剤16と金属膜14との化学結合が切断される。これにより、支持体10をチップ20および樹脂層32から剥離することができる。
図5(a)は、図3(c)に比べ上下を逆にした図である。図5(a)に示すように、チップ20の機能領域が上面となり、チップ20の側面と下面に樹脂層32が形成されている。
図7(a)は、カップリング剤16を透過した図である。図7(a)に示すように、基板35は、複数のチップ20と樹脂層32とを備えている。複数のチップ20が図7(a)のように配列された状態で、樹脂層32に埋め込まれている。図7(b)は、図7(a)の1つのチップ20の周辺を拡大した図である。図7(b)のように、チップ20の機能領域24が形成された面が樹脂層32から露出している。チップ20の上面には端子22が形成されている。端子22は、例えばCu等を含む金属パッドである。なお、図7(b)においては、端子22を4個記載しているが、端子22は、チップ20の周辺に多数形成してもよい。
図5(b)に示すように、例えば感光性エポキシ樹脂をカップリング剤16上に塗布し、プリベークする。これにより、カップリング剤16上に例えば膜厚が10μmの絶縁膜60が形成される。図5(c)に示すように、露光、現像およびキュアすることにより、絶縁膜60を上下に貫通する例えば直径が30μmの開口部62を形成する。図5(d)のように、例えば酸素プラズマ処理することにより、開口部62下のカップリング剤16を除去する。これにより、開口部62を介し端子22が露出する。図7(c)は、図5(d)の平面図である。絶縁膜60に形成された開口部62により、チップ20の端子22が露出される。
図6(a)に示すように、例えば膜厚が0.1μmのチタン膜および膜厚が0.3μmの銅膜をスパッタリング法を用い全面に形成する。これにより、絶縁膜60上および開口部62内にシード層64が形成される。図6(b)に示すように、絶縁膜60上に開口部68を備えるフォトレジスト66を形成する。図7(d)は、図6(b)の平面図である。フォトレジスト66に開口部68が形成されている。開口部68は開口部62とも重なっており、端子22は開口部62および開口部68を介し露出している。
図6(c)に示すように、フォトレジスト66をマスクに開口部62および開口部68に電解メッキ法を用い銅を含む配線層70を形成する。図6(d)に示すように、フォトレジスト66を除去する。配線層70をマスクにシード層64を除去する。図7(e)は、図6(d)の平面図である。チップ20の端子22に電気的に接続する配線層70が形成されている。配線層70は、プラグ72、配線74および端子76を含む。プラグ72は絶縁膜60を貫通し端子22に電気的に接続している。端子76は、樹脂層32の上方に形成されたパッドである。配線74は、プラグ72と端子76とを電気的に接続する。配線74の幅は、例えば10μmである。図7(e)においては、1つのチップ20に対し、端子76が4個形成されているが、端子76は多数形成されていてもよい。例えば、端子76は、樹脂層32の上方およびチップ20の上方にアレイ状に形成されていてもよい。以上により、再配線層40が形成される。再配線層40は、絶縁膜60、シード層64および配線層70を含む。
図7(a)のように、樹脂層32の平面形状が円形の場合、再配線層40は半導体製造装置を用い形成することができる。樹脂層32の平面形状が四角形の場合、再配線層40はプリント板製造装置を用い形成することができる。
その後、端子76上にハンダボール等を形成してもよい。また、樹脂層32を切断し個片化してもよい。
図3(a)として、支持体10上にシリコン樹脂を含む平均表面粗さRaが0.1μmのフィルム12上に0.05μmの銅を金属膜14として形成する。金属膜14上にγ−メルカプトプロピルトリメトキシラン(KBM−803:信越化学製)処理する。これにより、金属膜14上にカップリング剤16が形成される。図3(b)として、金属膜14上に、大きさが5mm×5mm、膜厚が0.4mmのシリコンベアチップをフリップチップボンダを用いマウントする。図3(d)として、熱硬化型エポキシ樹脂を用い、樹脂層32を厚さが0.6mm、直径が150mmのウエハ形状に成型する。樹脂層32のキュアにより、カップリング剤16と金属膜14との化学結合が切断し、支持体10を剥離する。このように、基板35を形成した場合、チップ20の表面と樹脂層32の表面との段差の高さは2μmであった。チップ20および樹脂層32上に、絶縁膜60の膜厚が10μm、配線74の幅が10μmの再配線層40を形成する。
比較例として、図1(a)において、熱発泡層52の膜厚が48μmの熱発泡フィルム50を用いる。微接着層56の膜厚が10μmの大きさが5mm×5mm、膜厚が0.4mmのシリコンベアチップを熱発泡フィルム50上にマウントする。図2(c)において、熱硬化型エポキシ樹脂を用い、樹脂層32を厚さが0.6mm、直径が150mmのウエハ形状に成型する。このように、基板35を形成した場合、チップ20の表面と樹脂層32の表面との段差の高さは15μmであった。再配線層40を、実施例1と同様に形成する。しかしながら、チップ20の表面と樹脂層32の表面との段差の影響により、幅が10μmの配線74は形成できなかった。このように、比較例では、再配線層40の配線74の微細化が難しかったが、実施例1においては、再配線層40の配線74の微細化が可能となった。
実施例1によれば、図3(b)のように、カップリング剤16を用い、金属膜14とチップ20とを化学結合させる。図3(d)および図4(a)のように、金属膜14とカップリング剤16との間の化学結合を切断する。これにより、金属膜14とカップリング剤16との間を剥離することができる。よって、支持体10がチップ20および樹脂層42から剥離される。これにより、比較例のように接着層を用いないため、チップ20が接着層に埋め込まれることを抑制できる。よって、チップ20の表面と樹脂層32の表面との段差の高さを小さくできる。よって、再配線層の配線の微細化が可能となる。
また、金属膜14は、銅または銅合金を含むことが好ましい。これにより、カップリング剤16と金属膜14との化学結合を、比較的低い温度(例えば樹脂層32のキュア温度)で切断することができる。金属膜14は銅以外の金属を含む膜でもよい。
さらに、カップリング剤16はシランカップリング剤であることが好ましい。これにより、カップリング剤16とチップ20とを比較的低い温度で化学結合させることができ、かつカップリング剤16と金属膜14との化学結合を比較的低い温度で切断することができる。
金属膜14とカップリング剤16との組み合わせは、カップリング剤16と金属膜14との化学結合が、カップリング剤16とチップ20との間の化学結合が切断される温度より低い温度で切断できる組み合わせであることが好ましい。また、カップリング剤16と金属膜14との化学結合が、樹脂層32のキュア温度で切断できる組み合わせであることが好ましい。
図3(b)において、カップリング剤16上にチップ20を配置してから、カップリング剤16を加熱しチップ20を仮固定するまでの間に、チップ20の位置がずれてしまうこともありうる。そこで、フィルム12の上面に粗くすることにより、チップ20の位置ずれを抑制することができる。平均表面粗さRaが小さいと、チップ20の位置ずれ抑制効果が小さい。一方、平均表面粗さRaが大きいとチップ20の下面が支持体10の上面に対し平行に配置されない可能性がある。よって、フィルム12の上面の平均表面粗さRaは0.1μm以上かつ10μm以下であることが好ましい。平均表面粗さRaは0.5μm以上かつ2μm以下がより好ましい。
フィルム12の上面を粗くした場合、金属膜14の膜厚が大きいと、金属膜14の表面の粗さが小さくなってしまう。そこで、金属膜14の膜厚は平均表面粗さRaより小さいことが好ましい。
図3(b)のように、チップ20を仮固定する際は、複数のチップ20を互いに離間させ金属膜14の上面に仮固定することが好ましい。これにより、離間したチップ20間に樹脂層32を設けることができる。
図3(b)のように、複数のチップ20を仮固定する工程は、カップリング剤16を加熱する工程を含む。これにより、カップリング剤16とチップ20の表面とを化学結合させることができる。よって、チップ20を金属膜14に仮固定できる。
さらに、図3(d)のように、樹脂層32を形成する工程において、カップリング剤16を加熱する工程の加熱温度より高い温度で樹脂30を硬化させることにより樹脂層32を形成することができる。これにより、金属膜14とカップリング剤16との間を剥離することができる。このように、樹脂層32を硬化させる際の加熱により、金属膜14とカップリング剤16との化学結合を切断することができる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
実施例1を含む実施形態に関し、さらに以下の付記を開示する。
付記1:
支持体上に、フィルム上に金属膜が形成され前記金属膜上にカップリング剤が形成された前記フィルムを貼り付ける工程と、前記カップリング剤を介し前記金属膜上にチップを仮固定する工程と、前記金属膜上に前記チップを覆うように樹脂層を形成する工程と、前記金属膜と前記カップリング剤との間を剥離することにより、前記支持体を前記チップおよび樹脂層から剥離する工程と、を含むことを特徴とする半導体装置の製造方法。
付記2:
前記金属膜は、銅または銅合金を含むことを特徴とする付記1記載の半導体装置の製造方法。
付記3:
前記カップリング剤はシランカップリング剤であることを特徴とする付記1または2記載の半導体装置の製造方法。
付記4:
前記フィルムの上面の平均表面粗さは0.1μm以上かつ10μm以下であることを特徴とする付記1から3のいずれか一項記載の半導体装置の製造方法。
付記5:
前記金属膜の膜厚は前記平均表面粗さより小さいことを特徴とする付記4記載の半導体装置の製造方法。
付記6:
前記チップを仮固定する工程は、複数の前記チップを互いに離間させ前記金属膜上に仮固定する工程を含むことを特徴とする付記1から5のいずれか一項記載の半導体装置の製造方法。
付記7:
前記複数のチップを仮固定する工程は、前記カップリング剤を加熱する工程を含むことを特徴とする付記1から6のいずれか一項記載の半導体装置の製造方法。
付記8:
前記樹脂層を形成する工程は、前記カップリング剤を加熱する工程の加熱温度より高い温度で樹脂を硬化させることにより前記樹脂層を形成する工程を含むことを特徴とする付記7記載の半導体装置の製造方法。
付記9:
前記樹脂を硬化させることにより前記樹脂層を形成する工程は、前記金属膜と前記カップリング剤との間を剥離する工程を含むことを特徴とする付記8記載の半導体装置の製造方法。
付記10:
前記樹脂層および前記チップ上に再配線層を形成する工程を含むことを特徴とする付記1から9のいずれか一項記載の半導体装置の製造方法。
10 支持体
12 フィルム
14 金属膜
16 カップリング剤
20 チップ
30 樹脂
32 樹脂層
40 再配線層

Claims (5)

  1. 支持体上に、フィルム上に金属膜が形成され前記金属膜上にカップリング剤が形成された前記フィルムを貼り付ける工程と、
    前記カップリング剤を介し前記金属膜上にチップを仮固定する工程と、
    前記金属膜上に前記チップを覆うように樹脂層を形成する工程と、
    前記カップリング剤と前記金属膜との間の化学結合が切断される温度で前記樹脂層をキュアする工程と、
    前記金属膜と前記カップリング剤との間を剥離することにより、前記支持体を前記チップおよび樹脂層から剥離する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記金属膜は、銅または銅合金を含むことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記カップリング剤はシランカップリング剤であることを特徴とする請求項1または2記載の半導体装置の製造方法。
  4. 前記フィルムの上面の平均表面粗さは0.1μm以上かつ10μm以下であることを特徴とする請求項1から3のいずれか一項記載の半導体装置の製造方法。
  5. 前記金属膜の膜厚は前記平均表面粗さより小さいことを特徴とする請求項4記載の半導体装置の製造方法。
JP2011240606A 2011-11-01 2011-11-01 半導体装置の製造方法 Expired - Fee Related JP5870627B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011240606A JP5870627B2 (ja) 2011-11-01 2011-11-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011240606A JP5870627B2 (ja) 2011-11-01 2011-11-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013098393A JP2013098393A (ja) 2013-05-20
JP5870627B2 true JP5870627B2 (ja) 2016-03-01

Family

ID=48620035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011240606A Expired - Fee Related JP5870627B2 (ja) 2011-11-01 2011-11-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5870627B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023032163A1 (ja) 2021-09-03 2023-03-09 株式会社レゾナック 半導体装置を製造する方法、仮固定材、及び、仮固定材の半導体装置を製造するための応用

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58218127A (ja) * 1982-06-11 1983-12-19 Hitachi Chem Co Ltd 半導体装置の保護被膜材料用組成物
JPS6420213A (en) * 1987-07-15 1989-01-24 Matsushita Electric Works Ltd Photocurable resin composition
JPH05291706A (ja) * 1992-04-13 1993-11-05 Mitsubishi Gas Chem Co Inc プリント配線用基板の製造法
KR100280911B1 (ko) * 1996-06-07 2001-02-01 야마모토 카즈모토 다층배선판용 수지부착 금속박, 그의 제조방법, 다층배선판 및전자장치
KR101549063B1 (ko) * 2008-09-05 2015-09-01 도쿄 유니버시티 오브 사이언스 에듀케이셔널 파운데이션 애드미니스트레이티브 오거니제이션 전사구조체의 제조방법 및 이것에 이용하는 모형
EP2515329A1 (en) * 2009-12-14 2012-10-24 Sumitomo Bakelite Co., Ltd. Method for producing electronic device, electronic device, method for producing electronic device package, and electronic device package
JP5403820B2 (ja) * 2010-03-10 2014-01-29 リンテック株式会社 電子基板の製造方法

Also Published As

Publication number Publication date
JP2013098393A (ja) 2013-05-20

Similar Documents

Publication Publication Date Title
TWI713129B (zh) 半導體元件及其形成方法
TWI637473B (zh) 封裝、半導體元件及封裝的形成方法
US9691696B2 (en) Interposers with circuit modules encapsulated by moldable material in a cavity, and methods of fabrication
CN106206530B (zh) 半导体器件及其制造方法
TWI352413B (en) Semiconductor device package with die receiving th
CN109937476B (zh) 晶片级封装和方法
US8178964B2 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
JP3651597B2 (ja) 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法
US7655501B2 (en) Wafer level package with good CTE performance
US7459729B2 (en) Semiconductor image device package with die receiving through-hole and method of the same
KR101476894B1 (ko) 다중 다이 패키징 인터포저 구조 및 방법
US9312151B2 (en) Method of manufacturing semiconductor device and method of manufacturing electronic device including an adhesive layer on a support member
US20080083980A1 (en) Cmos image sensor chip scale package with die receiving through-hole and method of the same
JP2008193064A (ja) ダイ収容スルーホールを備えたウエハレベルパッケージおよびその方法
JP2008160084A (ja) ダイ収容キャビティを備えたウェーハレベルパッケージおよびその方法
JP2008252087A (ja) 半導体装置パッケージ構造及びその方法
JP2008182225A (ja) ダイ収容スルーホールを備えたウエハレベルパッケージおよびその方法
US20160189983A1 (en) Method and structure for fan-out wafer level packaging
JP2008211213A (ja) 減少した構造を有するマルチチップパッケージおよびそれを形成するための方法
TW201801276A (zh) 半導體元件及其製造方法
US20200273806A1 (en) Semiconductor package and method of manufacturing semiconductor package
TW201924015A (zh) 半導體元件及其製造方法
JP2012216601A (ja) 電子装置の製造方法及び電子装置
JP5870627B2 (ja) 半導体装置の製造方法
JP4131256B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151228

R150 Certificate of patent or registration of utility model

Ref document number: 5870627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees