CN114725015A - 显示基板及其制作方法及显示装置 - Google Patents
显示基板及其制作方法及显示装置 Download PDFInfo
- Publication number
- CN114725015A CN114725015A CN202210303696.XA CN202210303696A CN114725015A CN 114725015 A CN114725015 A CN 114725015A CN 202210303696 A CN202210303696 A CN 202210303696A CN 114725015 A CN114725015 A CN 114725015A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal oxide
- active layer
- gate insulating
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000010410 layer Substances 0.000 claims abstract description 309
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 84
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 84
- 238000000034 method Methods 0.000 claims abstract description 53
- 238000005530 etching Methods 0.000 claims abstract description 37
- 238000000137 annealing Methods 0.000 claims abstract description 31
- 238000000059 patterning Methods 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 239000011229 interlayer Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 230000008569 process Effects 0.000 abstract description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 239000010408 film Substances 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 12
- 230000007547 defect Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 206010040844 Skin exfoliation Diseases 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请提供一种显示基板及其制作方法及显示装置，显示基板的制作方法包括：提供衬底基板；在衬底基板上依次形成第一有源层、第一栅绝缘层、第一栅极、第二栅绝缘层、第二栅极、第一层间介质层和第三栅绝缘层；在第一有源层的上方形成过孔，其中过孔贯穿第三栅绝缘层且延伸至第一有源层；沉积金属氧化物层，其中金属氧化物层覆盖位于过孔位置的第一有源层；进行高温退火，改善第一有源层的亚阈值摆幅；对金属氧化物层进行图案化，形成第二有源层。本申请省去了刻蚀工艺制程，基本避免了因刻蚀所导致的低工艺稳定性及产品显示不良的问题。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种显示基板及其制作方法及显示装置。
背景技术
OLED(Organic Light-Emitting Diode，有机电致发光二极管)显示面板中应用的半导体类型主要有LTPO(Low Temperature Polycrystalline Oxide，低温多晶氧化物)、LTPS(Low Temperature Poly-silicon，低温多晶硅)和Oxide(氧化物)三种类型。其中，LTPO半导体将LTPS半导体和Oxide半导体融合在一起，既兼具LTPS半导体的优势，具有迁移率高、充电快的优势，又兼具Oxide的优势，具有低漏电流、低功耗的优势。因此，使用LTPO半导体的OLED显示面板成为行业中的主流发展趋势。
LTPO半导体的工艺制程中包含LTPS TFT和Oxide TFT制作。其中，根据膜层结构不同，Oxide TFT可细分为Top Gate、BCE和EXL三种结构。目前，Top Gate结构的LTPO半导体(可称为LTPO Oxide TOP Gate结构)为主流发展结构，但相较于BCE结构的LTPO半导体(可称为LTPO Oxide BCE结构)，其工艺制程复杂，工艺成本高。而BCE结构的LTPO半导体，其工艺稳定性较差，成为制约其发展的主要因素。
发明内容
本申请提供一种显示基板及其制作方法及显示装置，以提高现有LTPO Oxide BCE结构的显示基板的工艺稳定性。
根据本申请实施例第一方面，提供一种显示基板的制作方法，包括步骤：
提供衬底基板；
在所述衬底基板上依次形成第一有源层、第一栅绝缘层、第一栅极、第二栅绝缘层、第二栅极、第一层间介质层和第三栅绝缘层；
在所述第一有源层的上方形成过孔，其中所述过孔贯穿所述第三栅绝缘层且延伸至所述第一有源层；
沉积用于形成第二有源层的金属氧化物层，其中所述金属氧化物层覆盖位于所述过孔位置的所述第一有源层；
进行高温退火，改善所述第一有源层的亚阈值摆幅；
对所述金属氧化物层进行图案化，形成第二有源层。
在一个实施例中，沉积用于形成第二有源层的金属氧化物层，具体包括步骤：
在所述第三栅绝缘层的表面及所述过孔的孔底和孔壁均沉积用于形成第二有源层的金属氧化物层。
在一个实施例中，对所述金属氧化物层进行图案化，形成第二有源层，具体包括步骤：
刻蚀掉所述过孔中的所述金属氧化物层，并对所述第三栅绝缘层表面的所述金属氧化物层进行图案化，形成第二有源层。
在一个实施例中，对所述金属氧化物层进行图案化，形成第二有源层，具体包括步骤：
保留所述过孔中的所述金属氧化物层，并对所述第三绝缘层表面的所述金属氧化物层进行图案化，形成第二有源层。
在一个实施例中，形成第二有源层后，进一步形成第一源极和第一漏极，具体包括步骤：
在所述过孔中的所述金属氧化物层上、所述第三绝缘层上和所述第二有源层上沉积金属层；
对所述金属层进行图案化，形成所述第一源极和所述第一漏极。
在一个实施例中，所述过孔中的所述金属氧化物层延伸至所述第三绝缘层的表面。
在一个实施例中，所述金属氧化物层的材质为IGZO、IZO或GZO。
在一个实施例中，所述第三栅绝缘层的材质为SiO。
根据本申请实施例的第二方面，提供一种显示基板，所述显示基板为根据上述任一所述的制作方法制作的显示基板。
根据本申请实施例的第三方面，提供一种显示装置，包括根据上述任一所述的制作方法制作的显示基板。
本申请实施例提供的技术方案带来的有益效果是：
通过本申请的方法制作显示基板时，在进行高温退火之前，用金属氧化物层覆盖裸露的第一有源层。这样，高温退火时，第一有源层表面不会形成氧化层，使得高温退火后，不需再通过刻蚀去除第一有源层表面的氧化层，即省去了刻蚀工艺制程，从而基本避免了因刻蚀所导致的第三栅绝缘层的缺陷，进而基本避免了因刻蚀所导致的低工艺稳定性及产品显示不良的问题。而且省去了刻蚀工艺制程，也有效的降低了工艺成本。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
图1a-图1d是现有技术实施例提供的显示基板的膜层制作流程图；
图2是第三栅绝缘层在第二栅极倒角处发生缺陷的缺陷示意图；
图3是刻蚀前第三栅绝缘层的表面形貌；
图4是刻蚀前第三栅绝缘层的截面形貌；
图5是刻蚀后第三栅绝缘层的表面形貌；
图6是刻蚀后第三栅绝缘层的截面形貌；
图7是本申请实施例提供的显示基板的步骤流程图；
图8a-图8c是本申请实施例提供的显示基板的膜层制作流程图；
图9是本申请实施例提供的显示基板的另一种结构示意图；
图10是本申请实施例提供的显示基板的另一种步骤流程图。
附图中各标记为：
第一有源层-1’；第一栅绝缘层-2’；第一栅极-3’；第二栅绝缘层-4’；第二栅极-5’；第一层间介质层-6’；第三栅绝缘层-7’；第二有源层-8’；第一源极-9’；第一漏极-10’；过孔-11’；
第一有源层-1；第一栅绝缘层-2；第一栅极-3；第二栅绝缘层-4；第二栅极-5；第一层间介质层-6；第三栅绝缘层-7；金属氧化物层-8；第二有源层-81；过孔-9；第一缓冲层-10。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
现有的相关技术中，应用LTPO Oxide BCE结构的显示基板，其基本工艺制程主要包括：
在衬底基板上依次形成第一有源层1’、第一栅绝缘层2’、第一栅极3’、第二栅绝缘层4’、第二栅极5’、第一层间介质层6’和第三栅绝缘层7’，如图1a所示；
在第一有源层1’上方形成过孔11’，如图1b所示；
进行高温退火，改善第一有源层1’的亚阈值摆幅；
刻蚀(Etch)掉第一有源层1’表面的氧化物，其中第一有源层1’表面的氧化物在高温退火时形成；
形成第二有源层8’，如图1c所示；
形成后续膜层，例如，如图1d所示，形成第一源极9’和第一漏极10’(第一源极9’和第一漏极10’可简称为源漏极，即SD)，完成显示基板制作。
但是，通过上述工艺制程制作的显示基板，存在工艺稳定性的问题。
发明人(们)经大量研究发现，第三栅绝缘层7’的材质为SiO(氧化硅)薄膜。SiO薄膜的膜质相对较差，对第一有源层1’表面的氧化物进行刻蚀时，SiO薄膜容易受到刻蚀损伤，进而导致两个问题：
1)如图2所示，SiO薄膜在第二栅极5’的倒角处易发生缺陷(Crack)，使第二栅极5’容易在缺陷处与SD发生短路(short)，导致产品显示不良；
2)如图3、图4所示，未经过刻蚀工艺前，SiO薄膜的表面较为光滑，粗糙度较小；但是，如图5、图6所示，在经过刻蚀工艺后，SiO薄膜的表面变得不平整，粗糙度大，严重时表面甚至出现针孔(pin-hole)。由于SiO薄膜为与第二有源层8’的沟道接触的栅绝缘层，SiO薄膜表面的针孔和粗糙度都会影响到第二有源层8’的特性稳定性。
为此，本申请实施例一提供一种显示基板的制作方法，如图7所示，具体包括步骤：
步骤S10，提供衬底基板；
步骤S20，在衬底基板上依次形成第一有源层1、第一栅绝缘层2、第一栅极3、第二栅绝缘层4、第二栅极5、第一层间介质层6和第三栅绝缘层7；
步骤S30，在第一有源层1的上方形成过孔9，如图8a所示；
步骤S40，沉积用于形成第二有源层81的金属氧化物层8，由金属氧化物层8覆盖位于过孔9位置的第一有源层1，如图8b所示；
步骤S50，进行高温退火，改善第一有源层1的亚阈值摆幅；
步骤S60，对金属氧化物层8进行图案化，形成第二有源层81，如图8c所示。
通过上述方法制作显示基板，在进行高温退火(CNT Anneal)之前，用金属氧化物层8覆盖裸露的第一有源层1。这样，高温退火时，第一有源层1表面不会形成氧化层，使得高温退火后，不需再通过刻蚀去除第一有源层1表面的氧化层，即省去了刻蚀工艺制程，从而基本避免了因刻蚀所导致的第三栅绝缘层7的缺陷，进而基本避免了因刻蚀所导致的低工艺稳定性及产品显示不良的问题。而且省去了刻蚀工艺制程，也有效的降低了工艺成本。
步骤S10中，衬底基板的材质可以为玻璃，优选为白玻璃。白玻璃的通透性较高。
步骤S20中，第一有源层1、第一栅绝缘层2、第一栅极3、第二栅绝缘层4、第二栅极5、第一层间介质层6和第三栅绝缘层7均可通过一次构图工艺制成。
第一有源层1也可称为LTPS TFT。第一有源层1的材质优选为p-Si(多晶硅)，p-Si的电子迁移速度快。形成第一有源层1后，需要通过氢(H)对其内部和表面的缺陷进行修复。但氢的稳定性较低，容易从第一有源层1的表面逸出。
第一栅绝缘层2和第二栅绝缘层4的材质均优选为SiO2(氧化硅)，SiO2的稳定性较好。
第三栅绝缘层7的材质优选为SiO(氧化硅)。SiO可以对第二有源层81(也可称为Oxide TFT)形成保护，当在第一有源层1上方设置过孔9后，减少从第一有源层1中逸出的氢(H)对第二有源层81的影响。
第一栅极3和位于其正上方的第二栅极5用于形成像素电容。位于第一栅极3斜上方的第二栅极5作为Oxide半导体部分的底栅。
进一步的，第一有源层1与衬底基板之间还可以根据需求形成其他膜层，例如聚酰亚胺(Polymide简称PI)层、阻挡(Barrier)层和/或第一缓冲(Buffer)层等。此时，制作显示基板时，先在衬底基板上形成其他膜层，然后在其他膜层上方形成第一有源层1等。
步骤S30中，可以采用掩膜版工艺形成过孔9。过孔9从第一有源层1向上延伸至贯穿第三栅绝缘层7，使第一有源层1裸露在外。过孔9的孔径为微米级，以保证沉积在过孔9中的第一源极、第一漏极与第一有源层1的接触良好性，同时便于在过孔9中沉积金属氧化物层8。在一个具体的例子中，过孔9的孔径为20-80μm。
步骤S40中，在第三栅绝缘层7的表面及过孔9的孔底和孔壁上均沉积金属氧化物层8，由金属氧化物层8覆盖第三栅绝缘层7和裸露的第一有源层1。其中，过孔9的孔底和孔壁上均沉积金属氧化物层8是指，过孔9中未全部填充金属氧化物层8，而是仅在过孔9的孔底和孔壁上沉积有金属氧化物层8。这样，可以由金属氧化物层8对第三栅绝缘层7和裸露的第一有源层1形成较好的保护，又可以基本不影响高温退火时，改善第一有源层1的亚阈值摆幅。
位于第三栅绝缘层7表面的金属氧化物层8的厚度可以为纳米级，纳米级即大于1nm且小于1000nm的数值范围。可选的，位于第三栅绝缘层7表面的金属氧化物层8的厚度为100-500nm，其中包括端点值100nm和500nm。优选的，位于第三栅绝缘层7表面的金属氧化物层8的厚度为100-200nm，其中包括端点值100nm和200nm。沉积金属氧化物层8时，受沉积工艺限制，位于第三栅绝缘层7表面的金属氧化物层8的厚度会大于过孔9中金属氧化物层8的厚度。当位于第三栅绝缘层7表面的金属氧化物层8为几百纳米时，过孔9中的金属氧化物层8的厚度为几十纳米，此时金属氧化物层8既可以满足形成第二有源层81的厚度需求，又基本不会对改善第一有源层1的亚阈值摆幅(Subthreshold swing，简称ss)产生影响。
另外，金属氧化物层8的材质可以为IGZO(氧化铟镓锌)、IZO(氧化铟锌)和GZO(氧化镓锌)中的任意一种。此处优选选用，金属氧化物层8的材质为IGZO，IGZO的电子迁移速度快、稳定性较好。
步骤S50中，亚阈值摆幅是MOSFET在亚阈状态工作时、用作为逻辑开关时的一个重要参数，又称为S因子。它定义为：S＝dVgs/d(log10 Id)，单位是[mV/dec]。
第一有源层1表面的氢不稳定，需要进行高温退火。高温退火后，第一有源层1表面的氢逸出，使第一有源层1表面的缺陷增加，增大第一有源层1的亚阈值摆幅。
当在第一有源层1的表面沉积金属氧化物层8后，高温退火时，第一有源层1表面的氢仍可以逸出，金属氧化物层8基本不会对改善第一有源层1的亚阈值摆幅产生影响。
需要说明的是，高温退火时的退火时间和退火温度与通常的高温退火时的退火时间和退火温度基本相同。
步骤S60中，可以通过掩膜版工艺，形成第二有源层81。此时，过孔9中的金属氧化物层8可以保留(如图9所示)，也可以刻蚀掉。掩膜版的图案根据需求设置。
当过孔9中保留金属氧化物层8时，可以由金属氧化物层8保护第一有源层1，减少后续制作工艺中，第一有源层1被氧化的风险。
进一步的，当过孔9中保留金属氧化物层8时，过孔9中的金属氧化物层8延伸至第三绝缘层的表面，以减少过孔9中的金属氧化物层8脱落的风险。过孔9中的金属氧化物层8延伸至第三绝缘层表面的宽度可以根据需求具体设定。
形成第二有源层81后，继续形成后续膜层，完成显示基板的制作。其中，后续膜层与通常的后续膜层相同，例如包括第一源极和第一漏极等。
需要说明的是，当过孔9中保留金属氧化物层8时，则构成第一源极和第一漏极的金属层沉积在过孔9中的金属氧化物层8上，金属层直接与过孔9中的金属氧化物层8接触。
本申请实施例二提供了另一种显示基板的制作方法，如图10所示，具体包括步骤：
步骤S10，提供衬底基板；
步骤S20，在衬底基板上依次形成第一有源层1、第一栅绝缘层2、第一栅极3、第二栅绝缘层4、第二栅极5、第一层间介质层6和第三栅绝缘层7；
步骤S30，在第一有源层1的上方形成过孔9；
步骤S40，沉积用于形成第二有源层81的金属氧化物层8，由金属氧化物层8覆盖位于过孔9位置的第一有源层1；
步骤S50，对金属氧化物层8进行图案化，形成第二有源层81；
步骤S60，进行高温退火，改善第一有源层1的亚阈值摆幅。
需要说明的是，在该制作方法中，进行步骤S50，即对金属氧化物层8进行图案化时，需要保留过孔9中的金属氧化物层8。在进行步骤S60，即高温退火时，由金属氧化物层8保护第一有源层1，防止第一有源层1被氧化。这样，高温退火后，不需再通过刻蚀去除第一有源层1表面的氧化层，即省去了刻蚀工艺制程，从而基本避免了因刻蚀所导致的第三栅绝缘层7的缺陷，进而基本避免了因刻蚀所导致的低工艺稳定性及产品显示不良的问题。而且省去了刻蚀工艺制程，也有效的降低了工艺成本。
步骤S10中，衬底基板的材质可选为玻璃，优选为白玻璃。
步骤S20中，第一有源层1、第一栅绝缘层2、第一栅极3、第二栅绝缘层4、第二栅极5、第一层间介质层6和第三栅绝缘层7均可通过一次构图工艺制成。
第一有源层1的材质优选为p-Si。形成第一有源层1后，需要通过氢(H)对其内部和表面的缺陷进行修复。第一栅绝缘层2和第二栅绝缘层4的材质均优选为SiO2。第三栅绝缘层7的材质优选为SiO。
第一有源层1与衬底基板之间还可以根据需求形成其他膜层，例如聚酰亚胺层、阻挡层和/或第一缓冲层10等。
步骤S30中，可以采用掩膜版工艺形成过孔9。过孔9的孔径为微米级，在一个具体的例子中，过孔9的孔径为20-80μm。
步骤S40中，在第三栅绝缘层7的表面及过孔9的孔底和孔壁上均沉积金属氧化物层8，由金属氧化物层8覆盖第三栅绝缘层7和裸露的第一有源层1。
位于第三栅绝缘层7表面的金属氧化物层8的厚度可以为纳米级。优选的，位于第三栅绝缘层7表面的金属氧化物层8的厚度为100-500nm，其中包括端点值100nm和500nm。更为优选的，位于第三栅绝缘层7表面的金属氧化物层8的厚度为100-200nm，其中包括端点值100nm和200nm。
另外，金属氧化物层8的材质可以为IGZO(氧化铟镓锌)、IZO(氧化铟锌)和GZO(氧化镓锌)中的任意一种。
步骤S50中，可以通过掩膜版工艺，形成第二有源层81。过孔9中的金属氧化物层8延伸至第三绝缘层的表面。
步骤S60中，高温退火时的退火时间和退火温度与通常的高温退火时的退火时间和退火温度基本相同。
形成第二有源层81后，继续形成后续膜层，完成显示基板的制作。其中，后续膜层与通常的后续膜层相同，例如包括第一源极和第一漏极等。构成第一源极和第一漏极的金属层沉积在过孔9中的金属氧化物层8上，金属层直接与过孔9中的金属氧化物层8接触。
本申请实施例三提供一种显示基板。该显示基板为根据实施例一或实施例二制作的显示基板。在该显示基板中，在进行高温退火之前，用金属氧化物层8覆盖裸露的第一有源层1。这样，高温退火时，第一有源层1表面不会形成氧化层，使得高温退火后，不需再通过刻蚀去除第一有源层1表面的氧化层，即省去了刻蚀工艺制程，从而基本避免了因刻蚀所导致的第三栅绝缘层7的缺陷，进而基本避免了因刻蚀所导致的低工艺稳定性及产品显示不良的问题。而且省去了刻蚀工艺制程，也有效的降低了工艺成本。
本申请实施例四提供一种显示装置。该显示装置包括根据实施例一或实施例二制作的显示基板。在该显示基板中，在进行高温退火之前，用金属氧化物层8覆盖裸露的第一有源层1。这样，高温退火时，第一有源层1表面不会形成氧化层，使得高温退火后，不需再通过刻蚀去除第一有源层1表面的氧化层，即省去了刻蚀工艺制程，从而基本避免了因刻蚀所导致的第三栅绝缘层7的缺陷，进而基本避免了因刻蚀所导致的低工艺稳定性及产品显示不良的问题。而且省去了刻蚀工艺制程，也有效的降低了工艺成本。
本领域技术人员在考虑说明书及实践这里公开的申请后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。
Claims (10)
1.一种显示基板的制作方法，其特征在于，包括步骤：
提供衬底基板；
在所述衬底基板上依次形成第一有源层、第一栅绝缘层、第一栅极、第二栅绝缘层、第二栅极、第一层间介质层和第三栅绝缘层；
在所述第一有源层的上方形成过孔，其中所述过孔贯穿所述第三栅绝缘层且延伸至所述第一有源层；
沉积用于形成第二有源层的金属氧化物层，其中所述金属氧化物层覆盖位于所述过孔位置的所述第一有源层；
进行高温退火，改善所述第一有源层的亚阈值摆幅；
对所述金属氧化物层进行图案化，形成第二有源层。
2.根据权利要求1所述的显示基板的制作方法，其特征在于，沉积用于形成第二有源层的金属氧化物层，具体包括步骤：
在所述第三栅绝缘层的表面及所述过孔的孔底和孔壁均沉积用于形成第二有源层的金属氧化物层。
3.根据权利要求2所述的显示基板的制作方法，其特征在于，对所述金属氧化物层进行图案化，形成第二有源层，具体包括步骤：
刻蚀掉所述过孔中的所述金属氧化物层，并对所述第三栅绝缘层表面的所述金属氧化物层进行图案化，形成第二有源层。
4.根据权利要求2所述的显示基板的制作方法，其特征在于，对所述金属氧化物层进行图案化，形成第二有源层，具体包括步骤：
保留所述过孔中的所述金属氧化物层，并对所述第三绝缘层表面的所述金属氧化物层进行图案化，形成第二有源层。
5.根据权利要求4所述的显示基板的制作方法，其特征在于，形成第二有源层后，进一步形成第一源极和第一漏极；形成第一源极和第一漏极，具体包括步骤：
在所述过孔中的所述金属氧化物层上、所述第三绝缘层上和所述第二有源层上沉积金属层；
对所述金属层进行图案化，形成所述第一源极和所述第一漏极。
6.根据权利要求4所述的显示基板的制作方法，其特征在于，所述过孔中的所述金属氧化物层延伸至所述第三绝缘层的表面。
7.根据权利要求1-6中任一项所述的显示基板的制作方法，其特征在于，所述金属氧化物层的材质为IGZO、IZO或GZO。
8.根据权利要求1-6中任一项所述的显示基板的制作方法，其特征在于，所述第三栅绝缘层的材质为SiO。
9.一种显示基板，其特征在于，所述显示基板为根据权利要求1-8中任一项所述的制作方法制作的显示基板。
10.一种显示装置，其特征在于，包括根据权利要求1-8中任一项所述的制作方法制作的显示基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210303696.XA CN114725015A (zh) | 2022-03-24 | 2022-03-24 | 显示基板及其制作方法及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210303696.XA CN114725015A (zh) | 2022-03-24 | 2022-03-24 | 显示基板及其制作方法及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114725015A true CN114725015A (zh) | 2022-07-08 |
Family
ID=82240232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210303696.XA Pending CN114725015A (zh) | 2022-03-24 | 2022-03-24 | 显示基板及其制作方法及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114725015A (zh) |
-
2022
- 2022-03-24 CN CN202210303696.XA patent/CN114725015A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7442588B2 (en) | Method for fabricating thin film transistor using local oxidation and transparent thin film transistor | |
| US20140239291A1 (en) | Metal-oxide semiconductor thin film transistors and methods of manufacturing the same | |
| US11404579B2 (en) | Array substrate and manufacturing method thereof, and display panel | |
| US20180212062A1 (en) | Coplanar double gate electrode oxide thin film transistor and manufacture method thereof | |
| US11362114B2 (en) | Array substrate and method for manufacturing the same and display device | |
| CN102646633B (zh) | 阵列基板及其制作方法 | |
| WO2017020358A1 (zh) | 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 | |
| WO2017016007A1 (zh) | Tft基板结构及其制作方法 | |
| WO2018176784A1 (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| WO2019223755A1 (zh) | 阵列基板及其制造方法、显示面板 | |
| WO2017143678A1 (zh) | 氧化物薄膜晶体管及其制备方法 | |
| WO2017133145A1 (zh) | 金属氧化物薄膜晶体管及其制造方法 | |
| WO2018157601A1 (zh) | 过孔的制备方法、阵列基板的制备方法及阵列基板 | |
| WO2020224095A1 (zh) | 阵列基板及制备方法、显示装置 | |
| CN107275345A (zh) | 显示基板、显示装置及显示基板的制作方法 | |
| US10361261B2 (en) | Manufacturing method of TFT substrate, TFT substrate, and OLED display panel | |
| WO2020077861A1 (zh) | 一种阵列基板及其制备方法 | |
| WO2016123979A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| WO2016026176A1 (zh) | Tft基板的制作方法及其结构 | |
| Cherenack et al. | Self-Aligned Amorphous Silicon Thin-Film Transistors Fabricated on Clear Plastic at 300$^{\circ}\hbox {C} $ | |
| US11923380B2 (en) | Display panel with LTPO TFT having top-gate oxide TFT and manufacturing method thereof | |
| US9553170B2 (en) | Manufacturing method of thin film transistor and thin film transistor | |
| WO2021248609A1 (zh) | 一种阵列基板及其制备方法以及显示面板 | |
| CN114725015A (zh) | 显示基板及其制作方法及显示装置 | |
| CN101271923B (zh) | 薄膜晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |