CN114690823B - 电源监控芯片的输出级电路 - Google Patents

Abstract

本申请公开了一种电源监控芯片的输出级电路。包括：输出级模块，包括栅极节点、源极节点和输出端，栅极节点用于接收栅极控制信号，输出级模块用于在栅极控制信号的控制下导通和关断；以及关断控制模块，连接至源极节点，关断控制模块用于在输出级模块关断时将一偏置电压提供至源极节点，从而在输出级模块中的输出晶体管上形成负栅源电压，以使得输出级模块完全关断，解决了采用低阈值电压的输出晶体管在关断时的漏电问题，有利于提高电路可靠性。

Description

电源监控芯片的输出级电路

技术领域

本发明涉及电源监控技术领域，更具体地，涉及一种电源监控芯片的输出级电路。

背景技术

为了防止电源故障，大部分电路***中都应用电源监控芯片对***电源电压进行监控，在电源电压低于***工作电压时，电源监控芯片输出逻辑高电平或者逻辑低电平给核心电路，实现电路复位。典型的电路包括若干个并联的核心电路，每一个核心电路一端连接电源电压，另一端连接接地端，每一个核心电路上设置有复位引脚，每一个复位引脚连接到电源监控芯片的电压正常指示引脚，电源监控芯片一端连接电源电压，另一端连接接地端。这要求电源监控芯片能在极低的电源电压下向后级芯片提供正确的指示，并且具有足够低的输出阻抗，以保证逻辑电平。例如，在某***中，要求电源监控芯片在0.7V时能够输出逻辑低电平，要求灌电流为30uA时引脚电压低于0.2V。现有的做法是通过工艺调节，采用更低阈值电压的MOS管。但是，对于采用更低阈值电压的MOS管，其参数无法保证在所有工艺及温度条件下使MOS管在0V时完全关断，当需要MOS管关断时，即使MOS管的栅源电压为0V，在MOS管上仍然会存在一定的漏电流，导致管子出现漏电。

发明内容

鉴于上述问题，本发明的目的在于提供一种电源监控芯片的输出级电路，解决了采用低阈值电压的输出晶体管在关断时的漏电问题，提高电路可靠性。

根据本发明提供了一种电源监控芯片的输出级电路，包括：输出级模块，包括栅极节点、源极节点和输出端，所述栅极节点用于接收栅极控制信号，所述输出级模块用于在所述栅极控制信号的控制下导通和关断；以及关断控制模块，连接至所述源极节点，所述关断控制模块用于在所述输出级模块关断时将一偏置电压提供至所述源极节点，从而在所述输出级模块中的输出晶体管上形成负栅源电压，以使得所述输出级模块完全关断。

可选的，所述输出级模块包括：输出晶体管，所述输出晶体管的栅极连接至所述栅极节点，所述输出晶体管的源极连接至所述源极节点，所述输出晶体管的漏极连接至所述输出端；以及第一晶体管，所述第一晶体管的栅极连接至所述栅极节点，所述第一晶体管的漏极连接至所述输出晶体管的源极，所述第一晶体管的源极连接至第一电位。

可选的，所述第一晶体管和所述输出晶体管采用低阈值电压的晶体管。

可选的，所述关断控制模块包括：第二晶体管，所述第二晶体管的栅极连接至所述栅极控制信号，所述第二晶体管的源极连接至所述偏置电压，所述第二晶体管的漏极连接至所述源极节点。

可选的，所述第一晶体管和所述输出晶体管采用相同的晶体管类型，所述第二晶体管和所述输出晶体管采用不同的晶体管类型。

可选的，所述输出晶体管采用NMOS管或PMOS管。

可选的，当所述输出晶体管采用NMOS管时，所述第一电位等于参考地电压，所述偏置电压等于电源电压，当所述输出晶体管采用PMOS晶体管时，所述第一电位等于电源电压，所述偏置电压等于参考地电压。

本发明的电源监控芯片的输出级电路包括输出级模块和关断控制模块，关断控制模块与输出级模块的源极节点连接，用于在输出级模块关断时将一偏置电压提供至该源极节点，从而在输出级模块中的输出晶体管上形成负栅源电压，以使得输出级模块完全关断，降低电路中的漏电流。本发明的输出级电路解决了采用低阈值电压的输出晶体管在关断时的漏电问题，有利于提高电路可靠性。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出根据本发明第一实施例的一种输出级电路的示意性电路图；

图2示出根据本发明第二实施例的另一种输出级电路的示意性电路图。

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

下面结合附图和实施例对本发明进一步说明。

图1示出根据本发明第一实施例的一种输出级电路的示意性电路图。该输出级电路主要用于电源监控芯片，可在电源电压低于***工作电压时，输出逻辑高电平或者逻辑低电平给后级电路，实现电路复位。如图1所示，输出级电路包括输出控制模块1、输出级模块2和关断控制模块3。输出控制模块1主要用于产生栅极控制信号Vg，该栅极控制信号Vg用于控制输出级模块2的导通和关断。输出级模块2包括栅极节点G、源极节点S和输出端OUT，该栅极节点G连接至所述输出控制模块1以接收所述栅极控制信号Vg。关断控制模块3连接至输出级模块2的源极节点S，所述关断控制模块3用于在所述输出级模块2关断时将一偏置电压提供至所述输出级模块2的源极节点S，从而在所述输出级模块2中的输出晶体管上形成负栅源电压，以使得输出级模块2完全关断，减小电路的漏电流。

进一步的，输出级模块2包括输出晶体管MN1和晶体管MN2，输出晶体管MN1和晶体管MN2的栅极连接至栅极节点G，输出晶体管MN1的源极连接至源极节点S，输出晶体管MN1的漏极连接至输出端OUT，晶体管MN2的漏极连接至输出晶体管MN1的源极，晶体管MN2的源极连接至参考地电压。

进一步的，输出晶体管MN1和晶体管MN2采用低阈值电压的晶体管，从而可在极低的电源电压下导通，使得输出级模块2可以正常导通，同时可以使得输出级模块2具有较小的导通阻抗。

进一步的，关断控制模块3包括晶体管MP3，晶体管MP3的栅极接收所述栅极控制信号Vg，晶体管MP3的源极连接至一偏置电压，晶体管MP3的漏极连接至源极节点S。例如，可将晶体管MP3的源极连接至电源电压VDD，或者其他可将输出晶体管MN1关断的任意电压上。

进一步的，输出晶体管MN1和晶体管MN2采用NMOS管(N-Metal-Oxide-Semiconductor，N型金属氧化物半导体场效应晶体管)，晶体管MP3采用PMOS管(P-Metal-Oxide-Semiconductor，P型金属氧化物半导体场效应晶体管)。当电源电压VDD小于***工作电压时，栅极控制信号Vg为逻辑高电平，输出晶体管MN1和晶体管MN2导通，晶体管MP3关断，使得输出级模块2导通，同时具有较小的导通阻抗。当电源电压VDD大于***工作电压时，栅极控制信号Vg为逻辑低电平，输出晶体管MN1和晶体管MN2关断，晶体管MP3导通，晶体管MP3将电源电压VDD(或者其他可将输出晶体管MN1关断的任意电压)提供至源极节点S，使得输出晶体管MN1的源极电压大于栅极电压，在输出晶体管MN1上形成负栅源电压，从而使得输出晶体管MN1完全关断，降低电路的漏电流。

图2示出根据本发明第二实施例的另一种输出级电路的示意性电路图。本实施例与第一实施例的区别在于，输出晶体管采用PMOS管(。如图2所示，输出级模块2包括输出晶体管MP1和晶体管MP2。输出晶体管MP1和晶体管MP2的栅极连接至栅极节点G，输出晶体管MP1的源极连接至源极节点S，输出晶体管MP1的漏极连接至输出端OUT，晶体管MP2的源极连接至电源电压VDD，晶体管MP2的漏极连接至输出晶体管MP1的源极。关断控制模块3包括晶体管MN3，晶体管MN3的栅极连接至栅极控制信号Vg，晶体管MN3的源极接地，晶体管MN3的漏极连接至输出级模块2的源极节点S。

其中，输出晶体管MP1和晶体管MP2采用PMOS管，晶体管MN3采用NMOS管。当电源电压VDD小于***工作电压时，栅极控制信号Vg为逻辑低电平，输出晶体管MP1和晶体管MP2导通，晶体管MN3关断，使得输出级模块2导通，同时具有较小的导通阻抗。当电源电压VDD大于***工作电压时，栅极控制信号Vg为逻辑高电平，输出晶体管MP1和晶体管MP2关断，晶体管MN3导通，晶体管MN3将参考地电压提供至源极节点S，使得输出晶体管MP1的源极电压小于栅极电压，在输出晶体管MP1上形成负栅源电压，从而使得输出晶体管MP1完全关断，降低电路的漏电流。

综上所述，本发明的电源监控芯片的输出级电路包括输出级模块和关断控制模块，关断控制模块与输出级模块的源极节点连接，用于在输出级模块关断时将一偏置电压提供至该源极节点，从而在输出级模块中的输出晶体管上形成负栅源电压，以使得输出级模块完全关断，降低电路中的漏电流。本发明的输出级电路解决了采用低阈值电压的输出晶体管在关断时的漏电问题，有利于提高电路可靠性。

应当说明，尽管在本文中，将器件说明为某种N沟道或P沟道器件、或者某种N型或者P型掺杂区域，然而本领域的普通技术人员可以理解，根据本发明，互补器件也是可以实现的。本领域的普通技术人员可以理解，导电类型是指导电发生的机制，例如通过空穴或者电子导电，因此导电类型不涉及掺杂浓度而涉及掺杂类型，例如P型或者N型。本领域普通技术人员可以理解，本文中使用的与电路运行相关的词语“期间”、“当”和“当……时”不是表示在启动动作开始时立即发生的动作的严格术语，而是在其与启动动作所发起的反应动作(reaction)之间可能存在一些小的但是合理的一个或多个延迟，例如各种传输延迟等。本文中使用词语“大约”或者“基本上”意指要素值(element)具有预期接近所声明的值或位置的参数。然而，如本领域所周知的，总是存在微小的偏差使得该值或位置难以严格为所声明的值。本领域已恰当的确定了，至少百分之十(10％)(对于半导体掺杂浓度，至少百分之二十(20％))的偏差是偏离所描述的准确的理想目标的合理偏差。当结合信号状态使用时，信号的实际电压值或逻辑状态(例如“1”或“0”)取决于使用正逻辑还是负逻辑。

此外，还需要说明，在本文中的诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (5)

1.一种电源监控芯片的输出级电路，包括：

输出级模块，包括栅极节点、源极节点和输出端，所述栅极节点用于接收栅极控制信号，所述输出级模块用于在所述栅极控制信号的控制下导通和关断，其中，所述输出级模块包括输出晶体管和第一晶体管，所述输出晶体管的栅极连接至所述栅极节点，所述输出晶体管的源极连接至所述源极节点，所述输出晶体管的漏极连接至所述输出端；所述第一晶体管的栅极连接至所述栅极节点，所述第一晶体管的漏极连接至所述输出晶体管的源极，所述第一晶体管的源极连接至第一电位；以及

关断控制模块，连接至所述源极节点，所述关断控制模块用于在所述输出级模块关断时将一偏置电压提供至所述源极节点，从而在所述输出级模块中的输出晶体管上形成负栅源电压，以使得所述输出级模块完全关断，其中，所述关断控制模块包括第二晶体管，所述第二晶体管的栅极连接至所述栅极控制信号，所述第二晶体管的源极连接至所述偏置电压，所述第二晶体管的漏极连接至所述源极节点。

2.根据权利要求1所述的输出级电路，其中，所述第一晶体管和所述输出晶体管采用低阈值电压的晶体管。

3.根据权利要求2所述的输出级电路，其中，所述第一晶体管和所述输出晶体管采用相同的晶体管类型，所述第二晶体管和所述输出晶体管采用不同的晶体管类型。

4.根据权利要求3所述的输出级电路，其中，所述输出晶体管采用NMOS管或PMOS管。

5.根据权利要求4所述的输出级电路，其中，当所述输出晶体管采用NMOS管时，所述第一电位等于参考地电压，所述偏置电压等于电源电压，

当所述输出晶体管采用PMOS晶体管时，所述第一电位等于电源电压，所述偏置电压等于参考地电压。