CN112039040A - 一种esd电源钳位电路、无线设备及芯片 - Google Patents
一种esd电源钳位电路、无线设备及芯片 Download PDFInfo
- Publication number
- CN112039040A CN112039040A CN202010374118.6A CN202010374118A CN112039040A CN 112039040 A CN112039040 A CN 112039040A CN 202010374118 A CN202010374118 A CN 202010374118A CN 112039040 A CN112039040 A CN 112039040A
- Authority
- CN
- China
- Prior art keywords
- tube
- power supply
- nmos tube
- nmos
- esd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 51
- 238000001514 detection method Methods 0.000 claims abstract description 31
- 230000001105 regulatory effect Effects 0.000 claims description 43
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 description 28
- 230000008569 process Effects 0.000 description 28
- 230000003068 static effect Effects 0.000 description 24
- 230000005611 electricity Effects 0.000 description 20
- 230000000630 rising effect Effects 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000000740 bleeding effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008713 feedback mechanism Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了ESD电源钳位电路、无线设备及芯片，其中，ESD电源钳位电路中，第一NMOS管、第二NMOS管和第三NMOS管的源极均接地，第一PMOS管、第二PMOS管和第三PMOS管的源极均接电源；ESD检测电路的输出端连接第一NMOS管的栅极，第一NMOS管的漏极分别连接第一PMOS管的漏极、第二PMOS管的漏极、以及第一反相器的输入端，第一NMOS管的漏极还通过维持电容连接第二NMOS管的漏极；第二PMOS管的栅极分别连接第三PMOS管的栅极、第三PMOS管的漏极、以及第三NMOS管的漏极；第一反相器的输出端连接泄放NMOS管的栅极、第一PMOS管的栅极、第二NMOS管的栅极、以及第三NMOS管的栅极；泄放NMOS管串接在电源和地之间。本发明ESD电源钳位电路相对于现有技术而言功耗更小。
Description
技术领域
本发明涉及ESD领域，尤其涉及一种ESD电源钳位电路、无线设备及芯片。
背景技术
ESD失效已经成为影响当前集成电路和电子产品可靠性的重要因素之一。随着集成电路工艺的发展，器件的特征尺寸越来越小，晶体管的栅氧化层和PN结的耐压值越来越低，ESD设计窗口在减小,芯片ESD防护难度在增加。良好的ESD保护电路在遇到ESD事件能够主动开启并形成低阻通路泄放ESD瞬间大电流，并把电压钳位在内部电路的安全工作区范围内，保护内部电路免遭ESD破坏，并且不能影响芯片正常的工作。
随着芯片工艺进入到28nm节点之后，主流提供的是2.5V或1.8V IO器件和1.0V核心(core)器件，核心器件的PN结和栅极击穿电压都下降到大约2.5V，这对ESD保护提出更高要求。因此，ESD保护成了先进工艺节点的芯片设计主要挑战之一，尤其对于高频工作电路的1.0V核心电源保护。
图1是中国专利文献CN105680433A公开的电源ESD钳位电路，其包括了ESD探测电路210、触发维持电路220和泄放电路230，触发维持电路220通过反馈机制延长泄放晶体管231和232的开启时间，以保证静电充分泄放。但是，在该电路正常上电后，该电路的功耗较大。
发明内容
研究上述现有技术发现，在图1的电路正常上电完成后，PMOS管221导通，一方面，由于电源VDD存在波动，导致VDD不断向电容223充电和放电，导致功耗增加，尤其对于无线设备(例如蓝牙、WIFI设备)，其功耗更大；另外一方面，在该电路上电之后，即使电源VDD稳定，如果电容223采用MOS管实现，电容223还会存在漏电流，这也增加了电源VDD的功耗，尤其，在芯片工艺进入到28nm节点之后，MOS管的栅极绝缘层比较薄，由该MOS管形成的电容容量较大的情况下，这个漏电流更加严重。
更进一步的，当正常工作时，电源VDD上出现高频脉冲噪声，ESD探测电路210容易误触发，从而导致泄放管231和232导通，从而影响电路正常工作，并造成额外的功率损耗。
基于上述现状，本发明的主要目的在于提供一种ESD电源钳位电路，以降低ESD电源钳位电路在上电之后正常工作时该ESD电源钳位电路消耗的功率。
为实现上述目的，本发明采用的技术方案如下：
一种ESD电源钳位电路，包括ESD检测电路、触发维持电路和泄放NMOS管(Mnbig1)，所述触发维持电路包括第一PMOS管(Mp6)、第二PMOS管(Mp7)、第三PMOS管(Mp8)、第一NMOS管(Mn5)、第二NMOS管(Mn7)、第三NMOS管(Mn6)、维持电容(Mp9)和第一反相器；所述第一NMOS管(Mn5)、第二NMOS管(Mn7)和第三NMOS管(Mn6)的源极均接地，所述第一PMOS管(Mp6)、第二PMOS管(Mp7)和第三PMOS管(Mp8)的源极均接电源；所述ESD检测电路的输出端连接所述第一NMOS管(Mn5)的栅极，所述第一NMOS管(Mn5)的漏极分别连接所述第一PMOS管(Mp6)的漏极、所述第二PMOS管(Mp7)的漏极、以及所述第一反相器的输入端，所述第一NMOS管(Mn5)的漏极还通过所述维持电容连接所述第二NMOS管(Mn7)的漏极；所述第二PMOS管(Mp7)的栅极分别连接所述第三PMOS管(Mp8)的栅极、所述第三PMOS管(Mp8)的漏极、以及所述第三NMOS管(Mn6)的漏极；所述第一反相器的输出端连接所述泄放NMOS管(Mnbig1)的栅极、所述第一PMOS管(Mp6)的栅极、所述第二NMOS管(Mn7)的栅极、以及所述第三NMOS管(Mn6)的栅极；所述泄放NMOS管(Mnbig1)串接在电源和地之间。
在优选的方案中，所述ESD检测电路包括RC触发电路、第二反相器、第四NMOS管(Mn1)、电阻(R0)和触发电压调节二极管；所述RC触发电路的电源端和地端分别连接电源和地，所述RC触发电路的输出端连接所述第四NMOS管(Mn1)的栅极，所述触发电压调节二极管的阴极连接所述第四NMOS管(Mn1)的漏极，所述触发电压调节二极管的阳极连接所述第二反相器的输入端、并通过所述电阻(R0)连接所述电源。
在优选的方案中，所述维持电容(Mp9)为MOS管通过漏极和源极短接形成。
在优选的方案中，所述触发电压调节二极管为PMOS管通过漏极和栅极短接形成。
在优选的方案中，所述ESD检测电路包括多个依次串联的所述触发电压调节二极管，其中，相邻的两个所述触发电压调节二极管中，前一个触发电压调节二极管的阴极与后一个触发电压调节二极管的阳极连接。
本发明还提供了一种ESD电源钳位电路，包括ESD检测电路、触发维持电路和泄放NMOS管(Mnbig1)，所述触发维持电路包括第一PMOS管(Mp6)、第一NMOS管(Mn5)、第二NMOS管(Mn7)、维持电容(Mp9)、维持电阻(R1)和第一反相器；所述第一NMOS管(Mn5)和第二NMOS管(Mn7)的源极均接地，所述第一PMOS管(Mp6)的源极接电源；所述ESD检测电路的输出端连接所述第一NMOS管(Mn5)的栅极，所述第一NMOS管(Mn5)的漏极分别连接所述第一PMOS管(Mp6)的漏极、以及所述第一反相器的输入端，且所述第一NMOS管(Mn5)的漏极通过所述维持电容连接所述第二NMOS管(Mn7)的漏极、以及通过所述维持电阻(R1)连接到所述电源；所述第一反相器的输出端连接所述泄放NMOS管(Mnbig1)的栅极、所述第二NMOS管(Mn7)的栅极、以及所述第一PMOS管(Mp6)的栅极；所述泄放NMOS管(Mnbig1)串接在电源和地之间。
在优选的方案中，所述ESD检测电路包括RC触发电路、第二反相器、第四NMOS管(Mn1)、电阻(R0)和触发电压调节二极管；所述RC触发电路的电源端和地端分别连接电源和地，所述RC触发电路的输出端连接所述第四NMOS管(Mn1)的栅极，所述触发电压调节二极管的阴极连接所述第四NMOS管(Mn1)的漏极，所述触发电压调节二极管的阳极连接所述第二反相器的输入端、并通过所述电阻(R0)连接所述电源。
在优选的方案中，所述维持电容(Mp9)为MOS管通过漏极和源极短接形成。
在优选的方案中，所述触发电压调节二极管为PMOS管通过漏极和栅极短接形成。
在优选的方案中，所述ESD检测电路包括多个依次串联的所述触发电压调节二极管，其中，相邻的两个所述触发电压调节二极管中，前一个触发电压调节二极管的阴极与后一个触发电压调节二极管的阳极连接。
本发明还提供了一种无线设备，包括任一所述的ESD电源钳位电路。
本发明还提供了一种芯片，包括任一所述的ESD电源钳位电路。
【有益效果】
在上述方案中，用于维持泄放NMOS管的维持电容通过NMOS管Mn7接地，在上电之后正常工作时，第一反相器输出低电平控制NMOS管Mn7关断，从而切断了维持电容的充放电和漏电通道，从而使该ESD电源钳位电路相对于现有技术而言功耗更小。
在进一步的方案中，通过采用触发电压调节二极管，即使电源VDD上出现于ESD速度相当的脉冲噪声，ESD检测电路也不会被误触发，仍然将泄放NMOS管关断，不会影响电路的正常工作，以及可以避免泄放NMOS管由于误触发导通而造成的功率损耗。
ESD电源钳位电路可以支持电源快速上电，而不会导致泄放NMOS管误触发导通。
本发明的其他有益效果，将在具体实施方式中通过具体技术特征和技术方案的介绍来阐述，本领域技术人员通过这些技术特征和技术方案的介绍，应能理解所述技术特征和技术方案带来的有益技术效果。
附图说明
以下将参照附图对根据本发明的优选实施方式进行描述。图中：
图1是现有技术中一种ESD电源钳位电路
图2是本发明一种实施例ESD电源钳位电路的框图
图3是本发明一种实施例ESD电源钳位电路
图4是本发明另一种实施例ESD电源钳位电路
具体实施方式
图2是本发明一种实施例ESD电源钳位电路的框图，ESD电源钳位电路包括ESD检测电路1、触发维持电路2和泄放电路3。
图3是图2更为具体的电路图，泄放电路3包括泄放NMOS管Mnbig1。ESD检测电路1用于检测电源VDD上的发生的正静电信号。具体而言，ESD检测电路1包括RC触发电路、第二反相器、第四NMOS管Mn1、电阻和第一触发电压调节二极管MP1和第二触发电压调节二极管MP2。
RC触发电路的电源端和地端分别连接电源VDD和地VSS，RC触发电路的输出端ven连接第四NMOS管Mn1的栅极，第二触发电压调节二极管MP2的阴极和阳极分别连接第四NMOS管Mn1的漏极和第一触发电压调节二极管MP1的阴极，第一触发电压调节二极管MP1的阳极连接第二反相器的输入端vtrg、以及通过电阻R0连接电源VDD。
RC触发电路包括PMOS管Mp4、NMOS管Mn2、RC电阻Mp3和RC电容Mn3，其中，PMOS管Mp4和NMOS管Mn2构成第三反相器，RC电阻Mp3和RC电容Mn3串接在电源VDD和地VSS之间，RC电阻Mp3和RC电容Mn3的公共端vrc是第三反相器的输入端，第三反相器的输出端即RC触发电路的输出端ven，vcr分别连接PMOS管Mp4和NMOS管Mn2的栅极，PMOS管Mp4的源极连接电源VDD、漏极连接NMOS管Mn2的漏极，NMOS管Mn2的源极接地。第二反相器包括PMOS管Mp5和NMOS管Mn4，vtrg分别连接PMOS管Mp5和NMOS管Mn4的栅极，PMOS管Mp5的源极连接电源VDD、漏极连接NMOS管Mn4的漏极，作为第二反相器的输出端vout，NMOS管Mn4的源极接地。在一个实施例中，RC电阻Mp3和RC电容Mn3构成的时间常数可以达到20ns，从而可以使得版图面积更小。
在本实施例中，第一触发电压调节二极管MP1和第二触发电压调节二极管MP2可以用MOS管连接来实现，如图3所示，第一触发电压调节二极管MP1和第二触发电压调节二极管MP2均是PMOS管，第一触发电压调节二极管MP1的源极作为阳极，栅极和漏极短接后作为阴极，同样，第二触发电压调节二极管MP2的源极作为阳极，栅极和漏极短接后作为阴极。触发电压调节二极管的个数可以调节触发静电检测电路1动作的阈值电压(其大小例如通常设置为电源VDD稳定值大小)，可以根据实际需要选择触发电压调节二极管的个数。可以通过调整触发电压调节二极管MP1和MP2的尺寸以调整其导通电压。在本实施例中，通过采用MOS管连接形成触发电压调节二极管，可以使得阈值电压更加稳定，否则，如果二极管链组成触发电压调节二极管则会导致阈值电压不稳定，原因在于：二极管通常是在P型衬底中形成多个N阱，然后在N阱上分别注入P+，依次连接形成二极管串，但是，二极管与P型衬底形成寄生PNP三极管，导致二极管的阳极电流部分从P型衬底漏走，导致第一个二极管(最靠近电源的)后面的每个二极管开启电压在递减，小于0.6V，因此，二极管串的总开启电压并不稳定。在一个实施例中，电源VDD的稳定电压为1V，而阈值电压设计为1.8V。
另外，RC电阻Mp3和RC电容Mn3也可以采用MOS管实现，例如，RC电阻Mp3可以采用PMOS管实现：其源极连接电源VDD、栅极接地、漏极接vrc端，RC电容Mn3可以采用NMOS管实现：其栅极接vrc端、源极和漏极接地VSS。
如图3所示，触发维持电路包括第一PMOS管Mp6、第二PMOS管Mp7、第三PMOS管Mp8、第一NMOS管Mn5、第二NMOS管Mn7、第三NMOS管Mn6、维持电容Mp9和第一反相器；第一反相器包括PMOS管Mp10和NMOS管Mn8。
第一NMOS管Mn5、第二NMOS管Mn7和第三NMOS管Mn6的源极均接地，第一PMOS管Mp6、第二PMOS管Mp7和第三PMOS管Mp8的源极均接电源；ESD检测电路的输出端vout连接第一NMOS管Mn5的栅极，第一NMOS管Mn5的漏极分别连接第一PMOS管Mp6的漏极、第二PMOS管Mp7的漏极、以及第一反相器的输入端，第一NMOS管Mn5的漏极还通过维持电容Mp9连接第二NMOS管Mn7的漏极；第二PMOS管Mp7的栅极连接第三PMOS管Mp8的栅极、第三PMOS管Mp8的漏极、以及第三NMOS管Mn6的漏极；第一反相器的输出端vg连接泄放管Mnbig1的栅极、第一PMOS管Mp6的栅极、第二NMOS管Mn7的栅极、以及第三NMOS管Mn6的栅极；泄放NMOS管串接在电源和地之间。
第一反相器包括PMOS管Mp10和NMOS管Mn8，PMOS管Mp10的栅极和NMOS管Mn8的栅极连接作为第一反相器的输入端，PMOS管Mp10的漏极和NMOS管Mn8的漏极作为第一反相器的输出端vg，PMOS管Mp10的源极接电源VDD，NMOS管Mn8的源极接地VSS。
下面将根据图3的实施例说明ESD电源钳位电路在各种不同场景下的工作情况。
一、上电且无ESD发生过程
1、电源缓慢上电过程(指上电的上升沿时长远大于ESD上升沿时长，例如大概在ms级别)ESD电源钳位电路的工作情况
当电源VDD缓慢上电过程中，vrc的电压从0缓慢被电源VDD充电，其大小跟随电源VDD同步或接近同步上升，因此，PMOS管Mp4的源极和栅极的压差为0(或者接近0)而无法大于导通阈值，因此PMOS管Mp4关断，而vrc的电压到达一定大小时NMOS管Mn2打开，ven为低电平，NMOS管Mn1关断，vtrg的电压为VDD，进而将NMOS管Mn4打开，vout为低电平，因此NMOS管Mn5关断。由于上电开始前，vg为0，因此上电过程中，PMOS管Mp6导通，由于NMOS管Mn7被关断，维持电容Mp9的电压跟随电源VDD同步或接近同步上升，在此过程中，PMOS管Mp10的源极和栅极之间的压差一直小于导通阈值，因而一直未被导通，而在维持电容Mp9的电压vrc1大于NMOS管Mn8的导通阈值时，NMOS管Mn8被导通，使得vg被维持在低电平，可见，整个缓慢上电过程中，vg始终保持低电平，泄放NMOS管未被导通。另外，电源缓慢上电过程中，由于vg始终保持低电平，NMOS管Mn6和NMOS管Mn7都关断，PMOS管Mp7和PMOS管Mp8的栅极由于该栅极寄生电容的不断充电最终也达到VDD稳定值，因此，PMOS管Mp7和PMOS管Mp8也始终保持关断，因此，电源VDD也无法通过PMOS管Mp7向维持电容Mp9充电。
2、电源快速上电过程(指上电的上升沿时长与ESD上升沿的时长过程时长相当，例如可以达到ns级)ESD电源钳位电路的工作情况
当电源快速上电过程中，vrc的电压从0缓慢被电源VDD充电，其变化远远滞后于电源VDD的变化，可以认为瞬间电源VDD已经达到VDD稳定值，因此，PMOS管Mp4的源极和栅极的压差或者接近VDD稳定值，大于PMOS管Mp4的导通阈值，PMOS管Mp4导通，ven被拉为VDD，NMOS管Mn1导通；虽然NMOS管Mn1导通，但是由于触发电压调节二极管MP1和MP2的导通电压大于VDD稳定值，触发电压调节二极管MP1和MP2仍没有导通，即NMOS管Mn1上并没有电流流过，因此，vtrg的电压仍然是VDD稳定值，进而将NMOS管Mn4打开，vout为低电平，因此NMOS管Mn5关断。由于上电开始前，vg为0，因此上电过程中，PMOS管Mp6导通，由于NMOS管Mn7被关断，维持电容Mp9的电压跟随电源VDD同步或接近同步上升，在此过程中，PMOS管Mp10的源极和栅极之间的压差一直小于导通阈值，因而一直未被导通，而在维持电容Mp9的电压vrc1大于NMOS管Mn8的导通阈值时，NMOS管Mn8被导通，使得vg被维持在低电平，可见，整个上电过程中，vg始终保持低电平，泄放NMOS管Mnbig1未被导通。另外，电源上电过程中，由于vg始终保持低电平，NMOS管Mn6和NMOS管Mn7都关断，PMOS管Mp7和PMOS管Mp8的栅极由于该栅极寄生电容的不断充电最终也达到VDD最大值，因此，PMOS管Mp7和PMOS管Mp8也始终保持关断，因此，电源VDD也无法通过PMOS管Mp7向维持电容Mp9充电。
可见，即使电源VDD快速上电，泄放NMOS管Mnbig1未被导通，因此本ESD电源钳位电路支持电源快速上电，这种电源快速上电的需求在射频电路中尤其需要。另外，当电源VDD存在变化速度与ESD信号接近的正脉冲波动，只要该正脉冲的幅度相对于VDD稳定值的幅度不超过上述阈值电压，如前所述，则泄放NMOS管Mnbig1不会被导通。
需要指出的是，触发电压调节二极管的个数视情况而定，使得对应的阈值阈值电源能够保证在快速上电的情况下，NMOS管Mn4不会被导通，在此基础上，触发电压调节二极管的数量可以进一步增加。
二、正静电导致的ESD发生过程ESD电源钳位电路的工作情况(以ESD电源钳位电路上电前发生ESD为例)
当ESD发生过程中，电源VDD上产生一较大的静电电压(相对于VDD稳定值而言较大，例如，对于VDD＝1.2V的电路，其允许的最大静电电压在5V以内)，vrc的电压从0缓慢被静电电压充电，因此，NMOS管Mn2关断，导通PMOS管Mp4的源极和栅极的压差或者接近静电电压，大于PMOS管Mp4的导通阈值，PMOS管Mp4导通，ven被拉为静电电压，NMOS管Mn1导通；由于静电电压大于触发电压调节二极管MP1和MP2的导通电压，因此触发电压调节二极管MP1和MP2导通，电流从R0、触发电压调节二极管MP1和MP2、NMOS管Mn1流过，因此，vtrg的电压被钳位在阈值电压(小于静电电压)，此时第二反相器输出端vout的电压等于或接近静电电压；具体而言，可以有几种实现方式：1、通过设计PMOS管Mp5和NMOS管Mn4的参数，使得此时PMOS管Mp5导通，且NMOS管Mn4关断，因此vout输出等于或接近静电电压；通过设计PMOS管Mp5和NMOS管Mn4的参数，使得此时PMOS管Mp5导通，NMOS管Mn4也导通，但是NMOS管Mn4导通电阻远大于PMOS管Mp5导通电阻，因此vout输出等于或接近静电电压。这样，NMOS管Mn5导通，维持电容Mp9的电压vrc1被钳位在低电位，因此，PMOS管Mp10导通而NMOS管Mn8关断，vg为静电电压或接近静电电压，从而控制泄放NMOS管Mnbig1导通，电源VDD上的静电电压经由泄放NMOS管Mnbig1开始泄放静电。另外，在这个泄放静电过程中，由于vg始终保持高电平，PMOS管Mp6被关断，电源VDD也无法通过PMOS管Mp6向维持电容Mp9充电；NMOS管Mn6和NMOS管Mn7被vg打开，进而PMOS管Mp7和PMOS管Mp8也被打开，电源VDD经过PMOS管Mp7的电流经过NMOS管Mn5流入地，即无法对维持电容Mp9进行充电。
经过一段时长T1的泄放静电后，当ESD检测电路中的vrc达到一定电压值，使得NMOS管Mn2导通，PMOS管Mp4关断，ven输出低电位，NMOS管Mn1被关断，vtrg恢复为静电电压，从而使得NMOS管Mn4打开，vout输出低电位，NMOS管Mn5被关断。从此刻开始，电源VDD经过PMOS管Mp7的电流开始对维持电容Mp9进行缓慢充电，使得vrc1的电压缓慢上升，由于PMOS管Mp7和PMOS管Mp8构成电流镜，因此对维持电容Mp9进行充电的电流大小等于流过PMOS管Mp8和NMOS管Mn6的电流I，通过设计PMOS管Mp8和NMOS管Mn6的参数可以设计该电流I大小，例如通过设计该电流I为较小值，从而使得在ESD检测电路关断NMOS管Mn5后，再经过一段较大时长T2后vrc1才能被充到较大电位，此时PMOS管Mp10关断，NMOS管Mn8导通，vg被维持在低电位，泄放NMOS管Mnbig1被关断。可见，通过设计电流I为较小值，可以使时长T2较大，从而使得泄放NMOS管Mnbig1能够充分泄放静电，总时长可达T1+T2。由于本ESD电源钳位电路是支持电源快速上电的，因此RC触发电路的时间常数较小，也就是T1较小，因此，充分泄放静电主要依赖于T2。在一个实施例中，T2可以达到600ns左右。本ESD电源钳位电路能够有充分的时间泄放静电，可以把电源VDD的电压钳位至足够低，残余电压几乎为零，能更有效保护芯片内部电路。
由于电源VDD上的静电能够充分泄放，不需要泄放NMOS管Mnbig1进入快速折返(snapback)状态泄放大电流，因此，泄放NMOS管Mnbig1不需要多加一层硅化阻挡层SAB(Salicide Block自对准多晶硅化物)的光罩(mask)，泄放NMOS管Mnbig1的版图服从最小设计规则就行。在一个实施例中，泄放NMOS管Mnbig1的尺寸W/L(沟道宽度/沟道长度)＝2000um/0.1um。
二、负静电导致的ESD发生过程
当电源VDD上产生负静电，负静电流从地VSS经过泄放NMOS管Mnbig1上的寄生二极管流到电源VDD，从而泄放静电。
图4是本发明一种实施例的ESD电源钳位电路，包括ESD检测电路1、触发维持电路2和泄放NMOS管Mnbig1)，本实施例的ESD电源钳位电路与图3的ESD电源钳位电路的区别主要在于，本实施例的触发维持电路2。
如图4所示，触发维持电路包括第一PMOS管Mp6、维持电阻R1、第一NMOS管Mn5、第二NMOS管Mn7、维持电容Mp9和第一反相器；第一反相器包括PMOS管Mp10和NMOS管Mn8。
第一NMOS管Mn5和第二NMOS管Mn7的源极均接地，第一PMOS管Mp6的源极接电源；ESD检测电路的输出端vout连接第一NMOS管Mn5的栅极，第一NMOS管Mn5的漏极分别连接第一PMOS管Mp6的漏极、以及第一反相器的输入端，第一NMOS管Mn5的漏极还通过维持电容Mp9连接第二NMOS管Mn7的漏极、以及通过维持电阻R1连接到电源VDD；第一反相器的输出端vg连接泄放NMOS管Mnbig1的栅极、第一PMOS管Mp6的栅极、第二NMOS管Mn7的栅极。第一反相器包括PMOS管Mp10和NMOS管Mn8，PMOS管Mp10的栅极和NMOS管Mn8的栅极连接作为第一反相器的输入端，PMOS管Mp10的漏极和NMOS管Mn8的漏极作为第一反相器的输出端vg，PMOS管Mp10的源极接电源VDD，NMOS管Mn8的源极接地VSS。
下面将根据图4的实施例说明ESD电源钳位电路在各种不同场景下的工作情况。
一、上电且无ESD发生过程
1、电源缓慢上电过程(指上电的上升沿时长远大于ESD上升沿时长，例如大概在ms级别)ESD电源钳位电路的工作情况
当电源VDD缓慢上电过程中，vrc的电压从0缓慢被电源VDD充电，其大小跟随电源VDD同步或接近同步上升，因此，PMOS管Mp4的源极和栅极的压差为0(或者接近0)而无法大于导通阈值，因此PMOS管Mp4关断，而vrc的电压到达一定大小时NMOS管Mn2打开，ven为低电平，NMOS管Mn1关断，vtrg的电压为VDD，进而将NMOS管Mn4打开，vout为低电平，因此NMOS管Mn5关断。由于上电开始前，vg为0，因此上电过程中，PMOS管Mp6导通，由于NMOS管Mn7被关断，维持电容Mp9的电压跟随电源VDD同步或接近同步上升，在此过程中，PMOS管Mp10的源极和栅极之间的压差一直小于导通阈值，因而一直未被导通，而在维持电容Mp9的电压vrc1大于NMOS管Mn8的导通阈值时，NMOS管Mn8被导通，使得vg被维持在低电平，可见，整个缓慢上电过程中，vg始终保持低电平，泄放NMOS管未被导通。另外，电源缓慢上电过程中，由于vg始终保持低电平，NMOS管Mn7关断，因此，电源VDD也无法通过维持电阻R1向维持电容Mp9充电。
2、电源快速上电过程(指上电的上升沿时长与ESD上升沿的时长过程时长相当，例如可以达到ns级)ESD电源钳位电路的工作情况
当电源快速上电过程中，vrc的电压从0缓慢被电源VDD充电，其变化远远滞后于电源VDD的变化，可以认为瞬间电源VDD已经达到VDD稳定值，因此，PMOS管Mp4的源极和栅极的压差或者接近VDD稳定值，大于PMOS管Mp4的导通阈值，PMOS管Mp4导通，ven被拉为VDD，NMOS管Mn1导通；虽然NMOS管Mn1导通，但是由于触发电压调节二极管MP1和MP2的导通电压大于VDD稳定值，触发电压调节二极管MP1和MP2仍没有导通，即NMOS管Mn1上并没有电流流过，因此，vtrg的电压仍然是VDD稳定值，进而将NMOS管Mn4打开，vout为低电平，因此NMOS管Mn5关断。由于上电开始前，vg为0，因此上电过程中，PMOS管Mp6导通，由于NMOS管Mn7被关断，维持电容Mp9的电压跟随电源VDD同步或接近同步上升，在此过程中，PMOS管Mp10的源极和栅极之间的压差一直小于导通阈值，因而一直未被导通，而在维持电容Mp9的电压vrc1大于NMOS管Mn8的导通阈值时，NMOS管Mn8被导通，使得vg被维持在低电平，可见，整个上电过程中，vg始终保持低电平，泄放NMOS管Mnbig1未被导通。另外，电源上电过程中，由于vg始终保持低电平，NMOS管Mn7关断，因此，电源VDD也无法通过维持电阻R1向维持电容Mp9充电。
可见，即使电源VDD快速上电，泄放NMOS管Mnbig1未被导通，因此本ESD电源钳位电路支持电源快速上电，这种电源快速上电的需求在射频电路中尤其需要。另外，当电源VDD存在变化速度与ESD信号接近的正脉冲波动，只要该正脉冲的幅度相对于VDD稳定值的幅度不超过上述阈值电压，如前所述，则泄放NMOS管Mnbig1不会被导通。
需要指出的是，触发电压调节二极管的个数视情况而定，使得对应的阈值阈值电源能够保证在快速上电的情况下，NMOS管Mn4不会被导通，在此基础上，触发电压调节二极管的数量可以进一步增加。
二、正静电导致的ESD发生过程ESD电源钳位电路的工作情况(以ESD电源钳位电路上电前发生ESD为例)
当ESD发生过程中，电源VDD上产生一较大的静电电压(相对于VDD稳定值而言较大，例如，对于VDD＝1.2V的电路，其允许的最大静电电压在5V以内)，vrc的电压从0缓慢被静电电压充电，因此，NMOS管Mn2关断，导通PMOS管Mp4的源极和栅极的压差或者接近静电电压，大于PMOS管Mp4的导通阈值，PMOS管Mp4导通，ven被拉为静电电压，NMOS管Mn1导通；由于静电电压大于触发电压调节二极管MP1和MP2的导通电压，因此触发电压调节二极管MP1和MP2导通，电流从R0、触发电压调节二极管MP1和MP2、NMOS管Mn1流过，因此，vtrg的电压被钳位在阈值电压(小于静电电压)，此时第二反相器输出端vout的电压等于或接近静电电压；具体而言，可以有几种实现方式：1、通过设计PMOS管Mp5和NMOS管Mn4的参数，使得此时PMOS管Mp5导通，且NMOS管Mn4关断，因此vout输出等于或接近静电电压；通过设计PMOS管Mp5和NMOS管Mn4的参数，使得此时PMOS管Mp5导通，NMOS管Mn4也导通，但是NMOS管Mn4导通电阻远大于PMOS管Mp5导通电阻，因此vout输出等于或接近静电电压。这样，NMOS管Mn5导通，维持电容Mp9的电压vrc1被钳位在低电位，因此，PMOS管Mp10导通而NMOS管Mn8关断，vg为静电电压或接近静电电压，从而控制泄放NMOS管Mnbig1导通，电源VDD上的静电电压经由泄放NMOS管Mnbig1开始泄放静电。另外，在这个泄放静电过程中，由于vg始终保持高电平，PMOS管Mp6被关断，电源VDD也无法通过PMOS管Mp6向维持电容Mp9充电；NMOS管Mn6和NMOS管Mn7被vg打开，电源VDD经过维持电阻R1的电流经过NMOS管Mn5流入地，即无法对维持电容Mp9进行充电。
经过一段时长T1的泄放静电后，当ESD检测电路中的vrc达到一定电压值，使得NMOS管Mn2导通，PMOS管Mp4关断，ven输出低电位，NMOS管Mn1被关断，vtrg恢复为静电电压，从而使得NMOS管Mn4打开，vout输出低电位，NMOS管Mn5被关断。从此刻开始，电源VDD经过维持电阻R1的电流开始对维持电容Mp9进行缓慢充电，使得vrc1的电压缓慢上升，通过设计维持电阻R1的大小可以设计该电流I大小，例如通过设计该电流I为较小值，从而使得在ESD检测电路关断NMOS管Mn5后，再经过一段较大时长T2后vrc1才能被充到较大电位，此时PMOS管Mp10关断，NMOS管Mn8导通，vg被维持在低电位，泄放NMOS管Mnbig1被关断。可见，通过设计电流I为较小值，可以使时长T2较大，从而使得泄放NMOS管Mnbig1能够充分泄放静电，总时长可达T1+T2。由于本ESD电源钳位电路是支持电源快速上电的，因此RC触发电路的时间常数较小，也就是T1较小，因此，充分泄放静电主要依赖于T2。本ESD电源钳位电路能够有充分的时间泄放静电，可以把电源VDD的电压钳位至足够低，残余电压几乎为零，能更有效保护芯片内部电路。
二、负静电导致的ESD发生过程
当电源VDD上产生负静电，负静电流从地VSS经过泄放NMOS管Mnbig1上的寄生二极管流到电源VDD，从而泄放静电。
需要指出的是，由于触发维持电路的时长T2较大，因而所需要的维持电阻R1阻值较大，因此该维持电阻R1需要占用较大的面积，使得整个版图面积较大，而图3实施例中的触发维持电路中采用PMOS管Mp7、PMOS管Mp8构成电流镜，以及控制该电流镜的开关NMOS管Mn6，在触发维持电路的时长T2相同情况下，图3所需的版图面积相对图4所需要的版图面积更小，更加节省成本。
本领域的技术人员能够理解的是，在不冲突的前提下，上述各优选方案可以自由地组合、叠加。
应当理解，上述的实施方式仅是示例性的，而非限制性的，在不偏离本发明的基本原理的情况下，本领域的技术人员可以针对上述细节做出的各种明显的或等同的修改或替换，都将包含于本发明的权利要求范围内。
Claims (12)
1.一种ESD电源钳位电路，包括ESD检测电路、触发维持电路和泄放NMOS管(Mnbig1)，其特征在于，
所述触发维持电路包括第一PMOS管(Mp6)、第二PMOS管(Mp7)、第三PMOS管(Mp8)、第一NMOS管(Mn5)、第二NMOS管(Mn7)、第三NMOS管(Mn6)、维持电容(Mp9)和第一反相器；
所述第一NMOS管(Mn5)、第二NMOS管(Mn7)和第三NMOS管(Mn6)的源极均接地，所述第一PMOS管(Mp6)、第二PMOS管(Mp7)和第三PMOS管(Mp8)的源极均接电源；
所述ESD检测电路的输出端连接所述第一NMOS管(Mn5)的栅极，所述第一NMOS管(Mn5)的漏极分别连接所述第一PMOS管(Mp6)的漏极、所述第二PMOS管(Mp7)的漏极、以及所述第一反相器的输入端，所述第一NMOS管(Mn5)的漏极还通过所述维持电容连接所述第二NMOS管(Mn7)的漏极；
所述第二PMOS管(Mp7)的栅极分别连接所述第三PMOS管(Mp8)的栅极、所述第三PMOS管(Mp8)的漏极、以及所述第三NMOS管(Mn6)的漏极；
所述第一反相器的输出端连接所述泄放NMOS管(Mnbig1)的栅极、所述第一PMOS管(Mp6)的栅极、所述第二NMOS管(Mn7)的栅极、以及所述第三NMOS管(Mn6)的栅极；
所述泄放NMOS管(Mnbig1)串接在电源和地之间。
2.根据权利要求1所述的ESD电源钳位电路，其特征在于，
所述ESD检测电路包括RC触发电路、第二反相器、第四NMOS管(Mn1)、电阻(R0)和触发电压调节二极管；
所述RC触发电路的电源端和地端分别连接电源和地，所述RC触发电路的输出端连接所述第四NMOS管(Mn1)的栅极，所述触发电压调节二极管的阴极连接所述第四NMOS管(Mn1)的漏极，所述触发电压调节二极管的阳极连接所述第二反相器的输入端、并通过所述电阻(R0)连接所述电源。
3.根据权利要求1所述的ESD电源钳位电路，其特征在于，
所述维持电容(Mp9)为MOS管通过漏极和源极短接形成。
4.根据权利要求2所述的ESD电源钳位电路，其特征在于，
所述触发电压调节二极管为PMOS管通过漏极和栅极短接形成。
5.根据权利要求2所述的ESD电源钳位电路，其特征在于，
所述ESD检测电路包括多个依次串联的所述触发电压调节二极管，其中，相邻的两个所述触发电压调节二极管中，前一个触发电压调节二极管的阴极与后一个触发电压调节二极管的阳极连接。
6.一种ESD电源钳位电路，包括ESD检测电路、触发维持电路和泄放NMOS管(Mnbig1)，其特征在于，
所述触发维持电路包括第一PMOS管(Mp6)、第一NMOS管(Mn5)、第二NMOS管(Mn7)、维持电容(Mp9)、维持电阻(R1)和第一反相器；
所述第一NMOS管(Mn5)和第二NMOS管(Mn7)的源极均接地，所述第一PMOS管(Mp6)的源极接电源；
所述ESD检测电路的输出端连接所述第一NMOS管(Mn5)的栅极，所述第一NMOS管(Mn5)的漏极分别连接所述第一PMOS管(Mp6)的漏极、以及所述第一反相器的输入端，且所述第一NMOS管(Mn5)的漏极通过所述维持电容连接所述第二NMOS管(Mn7)的漏极、以及通过所述维持电阻(R1)连接到所述电源；
所述第一反相器的输出端连接所述泄放NMOS管(Mnbig1)的栅极、所述第二NMOS管(Mn7)的栅极、以及所述第一PMOS管(Mp6)的栅极；
所述泄放NMOS管(Mnbig1)串接在电源和地之间。
7.根据权利要求6所述的ESD电源钳位电路，其特征在于，
所述ESD检测电路包括RC触发电路、第二反相器、第四NMOS管(Mn1)、电阻(R0)和触发电压调节二极管；
所述RC触发电路的电源端和地端分别连接电源和地，所述RC触发电路的输出端连接所述第四NMOS管(Mn1)的栅极，所述触发电压调节二极管的阴极连接所述第四NMOS管(Mn1)的漏极，所述触发电压调节二极管的阳极连接所述第二反相器的输入端、并通过所述电阻(R0)连接所述电源。
8.根据权利要求6所述的ESD电源钳位电路，其特征在于，
所述维持电容(Mp9)为MOS管通过漏极和源极短接形成。
9.根据权利要求7所述的ESD电源钳位电路，其特征在于，
所述触发电压调节二极管为PMOS管通过漏极和栅极短接形成。
10.根据权利要求7所述的ESD电源钳位电路，其特征在于，
所述ESD检测电路包括多个依次串联的所述触发电压调节二极管，其中，相邻的两个所述触发电压调节二极管中，前一个触发电压调节二极管的阴极与后一个触发电压调节二极管的阳极连接。
11.一种无线设备，其特征是，包括如权利要求1-10任一所述的ESD电源钳位电路。
12.一种芯片，其特征是，包括如权利要求1-10任一所述的ESD电源钳位电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010374118.6A CN112039040B (zh) | 2020-05-06 | 2020-05-06 | 一种esd电源钳位电路、无线设备及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010374118.6A CN112039040B (zh) | 2020-05-06 | 2020-05-06 | 一种esd电源钳位电路、无线设备及芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112039040A true CN112039040A (zh) | 2020-12-04 |
| CN112039040B CN112039040B (zh) | 2023-03-24 |
Family
ID=73579892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010374118.6A Active CN112039040B (zh) | 2020-05-06 | 2020-05-06 | 一种esd电源钳位电路、无线设备及芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112039040B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023197431A1 (zh) * | 2022-04-11 | 2023-10-19 | 长鑫存储技术有限公司 | 静电保护电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050231878A1 (en) * | 2002-03-22 | 2005-10-20 | Alexander Krasin | Circuit for electrostatic discharge protection |
| US20130342941A1 (en) * | 2012-06-26 | 2013-12-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sige based gate driven pmos trigger circuit |
| CN104242286A (zh) * | 2014-09-11 | 2014-12-24 | 北京大学 | 一种低漏电型电源钳位esd保护电路 |
| CN105470938A (zh) * | 2016-01-25 | 2016-04-06 | 珠海全志科技股份有限公司 | 一种延长静电泄放时间的电源钳位电路 |
| CN107645157A (zh) * | 2016-07-21 | 2018-01-30 | 美国亚德诺半导体公司 | 具有瞬态激活和激活释放控制的高电压钳位装置 |
| CN109742745A (zh) * | 2018-12-29 | 2019-05-10 | 长江存储科技有限责任公司 | 静电放电电路及集成电路 |
-
2020
- 2020-05-06 CN CN202010374118.6A patent/CN112039040B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050231878A1 (en) * | 2002-03-22 | 2005-10-20 | Alexander Krasin | Circuit for electrostatic discharge protection |
| US20130342941A1 (en) * | 2012-06-26 | 2013-12-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sige based gate driven pmos trigger circuit |
| CN104242286A (zh) * | 2014-09-11 | 2014-12-24 | 北京大学 | 一种低漏电型电源钳位esd保护电路 |
| CN105470938A (zh) * | 2016-01-25 | 2016-04-06 | 珠海全志科技股份有限公司 | 一种延长静电泄放时间的电源钳位电路 |
| CN107645157A (zh) * | 2016-07-21 | 2018-01-30 | 美国亚德诺半导体公司 | 具有瞬态激活和激活释放控制的高电压钳位装置 |
| CN109742745A (zh) * | 2018-12-29 | 2019-05-10 | 长江存储科技有限责任公司 | 静电放电电路及集成电路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023197431A1 (zh) * | 2022-04-11 | 2023-10-19 | 长鑫存储技术有限公司 | 静电保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112039040B (zh) | 2023-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2937901B1 (en) | Electrostatic discharge protection circuit | |
| KR100697750B1 (ko) | 정전 보호 회로 및 이것을 이용한 반도체 집적 회로 장치 | |
| US7483247B2 (en) | Multi-stack power supply clamp circuitry for electrostatic discharge protection | |
| US9520716B2 (en) | Electrostatic protection circuit and semiconductor integrated circuit apparatus | |
| US20190165572A1 (en) | Electrostatic discharge protection circuit with a high turn-on speed | |
| US6965503B2 (en) | Electro-static discharge protection circuit | |
| US20050045952A1 (en) | Pfet-based esd protection strategy for improved external latch-up robustness | |
| US8355228B2 (en) | Semiconductor integrated circuit having protection circuit capable of protecting against ESD and EOS | |
| JP2011003767A (ja) | 半導体装置及び温度検出回路 | |
| KR20070115093A (ko) | 정전 방전 감지회로를 구비한 반도체 장치 | |
| US8422180B2 (en) | High-voltage-tolerant ESD clamp circuit with low leakage current fabricated by low-voltage CMOS process | |
| US11824349B2 (en) | Electrostatic discharge protection circuit | |
| CN110957713B (zh) | 一种静电放电箝位电路 | |
| EP2851952B1 (en) | Static current in IO for ultra-low power applications | |
| CN112039040B (zh) | 一种esd电源钳位电路、无线设备及芯片 | |
| CN108922886B (zh) | 一种基于soi工艺的rc电路触发双向esd保护电路 | |
| CN112448378A (zh) | 静电保护电路 | |
| CN109216344B (zh) | 具低压基极触发静电电流放电电路的高压静电保护电路 | |
| TWI744941B (zh) | 靜電放電電路 | |
| CN111668208B (zh) | 半导体装置 | |
| KR20140047965A (ko) | Ｅｓｄ 보호회로 | |
| CN112018104A (zh) | 用于高压电路的静电保护结构 | |
| CN109979929B (zh) | 一种高压静电放电钳位保护元件及集成电路芯片 | |
| CN112217186A (zh) | 静电保护电路及芯片 | |
| CN113675832B (zh) | 静电保护方法、静电保护电路及芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 519075 No. 333, Kexing Road, Xiangzhou District, Zhuhai City, Guangdong Province Applicant after: ZHUHAI JIELI TECHNOLOGY Co.,Ltd. Address before: Floor 1-107, building 904, ShiJiHua Road, Zhuhai City, Guangdong Province Applicant before: ZHUHAI JIELI TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |