CN114793112A - 最大电压选择电路 - Google Patents

Abstract

本公开涉及集成电路技术领域，提供了一种最大电压选择电路，其包括：连接有第一输入端口和第二输入端口的输入单元，该输入单元根据第一输入电压和第二输入电压生成检测信号；第一输出单元，响应于第一状态的检测信号，根据前述第一输入电压生成输出电压；第二输出单元，响应于第二状态的检测信号，根据前述第二输入电压生成前述的输出电压，该最大电压选择电路根据该检测信号的状态选择前述第一输出单元和前述第二输出单元的其中之一导通，提供前述的输出电压到负载端。由此可实现最大电压选择的同时有效降低其压降损耗，且能减小电路中晶体管的尺寸，进而减小电路集成面积，降低制造成本。

Description

最大电压选择电路

技术领域

本公开涉及集成电路技术领域，具体涉及一种最大电压选择电路。

背景技术

集成电路中往往需要使用最大电压选择电路，最大电压选择电路的主要功能是从多个已有的电压中选择一个最大电压输出，供集成电路中的其他电路使用。

图1示出现有技术中的一种三路电压的最大电压选择电路的示意图。如图1所示，在该最大电压选择电路100中，包括：接入第一输入电压VCC1的第一输入端口、接入第二输入电压VCC2的第二输入端口、接入第三输入电压VCC3的第三输入端口和提供输出电压Vmax的输出端口，以及晶体管Mp1～晶体管Mp6，当第一输入电压VCC1、第二输入电压VCC2和第三输入电压VCC3之间的电压差值较大时，该最大电压选择电路100能够选择最大的电压作为输出电压Vmax。但是，由于一般情况下第一输入电压VCC1、第二输入电压VCC2和第三输入电压VCC3均不为0，这样，以第一输入电压VCC1、或第二输入电压VCC2、或第三输入电压VCC3为栅极电压的P型金属氧化物半导体场效应晶体管(PMOS)将导致输出电压Vmax的驱动能力不足；并且，当第一输入电压VCC1、第二输入电压VCC2和第三输入电压VCC3之间的电压差值较小或相等时，该最大电压选择电路100中的PMOS不能正常工作，不能产生输出电压Vmax。

图2示出现有技术中的另一种最大电压选择电路的示意图。如图2所示，在该最大电压选择电路200中，包括：接入第一输入电压Vin1的第一输入端口、接入第二输入电压Vin2的第二输入端口和提供输出电压Vmax的输出端口，以及晶体管Mp1、晶体管Mp2、二极管D1和二极管D2，其中，该晶体管Mp1连接在该第一输入端口和输出端口之间，且该晶体管Mp1的控制端连接该第二输入端口，二极管D1的正极连接该第一输入端口，负极连接该输出端口；该晶体管Mp2连接在该第二输入端口和输出端口之间，且该晶体管Mp2的控制端连接该第一输入端口，二极管D2的正极连接该第二输入端口，负极连接该输出端口，当晶体管Mp1/Mp2未导通时，输出节点的电压Vmax为MAX(Vin1,Vin2)-Vd，即第一输入电压Vin1和第二输入电压Vin2两者取大，再减去二极管(D1/D2)的压降Vd。Vth定义为晶体管Mp1/Mp2的开启阈值电压。当第一输入电压Vin1低且低于(Vin2-Vd-Vth)时，晶体管Mp2导通，将该输出节点通过晶体管Mp2选择接入第二输入电压Vin2，同理，当该第二输入电压Vin2低于(Vin1-Vd-Vth)时，晶体管Mp1导通，将该输出节点通过晶体管Mp1选择接入第一输入电压Vin1。由于Iload*Ron远小于Vd，因此此时的电压输出节点电压Vmax＝Vin2-Iload*Ron2，或者Vmax＝Vin1-Iload*Ron1。其中，Iload为输出节点下的负载电流，Ron1/Ron2为晶体管Mp1/Mp2的导通阻抗。

为了无压降损耗，该输出节点的电压Vmax越接近第二输入电压Vin2(或第一输入电压Vin1)越好。即Ron2(Ron1)越小越好。而晶体管的Ron反比与其自身的宽长比(W/L)和栅源电压Vgs。当第一输入电压Vin1低时，晶体管Mp2导通，栅源电压Vgs＝Vmax-Vin1。当第二输入电压Vin2低时，晶体管Mp1导通，该栅源电压Vgs＝Vmax-Vin2。这里Vin1/Vin2是固定的，为了Ron小，只能增大W/L的尺寸，从而增大了面积，这就提高了电路的制造成本。

发明内容

为了解决上述技术问题，本公开提供了一种最大电压选择电路，可以实现最大电压的选择同时有效降低其压降损耗，且能减小电路中晶体管的尺寸，进而减小电路集成面积，降低制造成本。

根据本公开提供的一种最大电压选择电路，该最大电压选择电路具有接入第一输入电压的第一输入端口、接入第二输入电压的第二输入端口和提供输出电压的输出端口，其中，该最大电压选择电路还包括：

输入单元，连接前述第一输入端口和第二输入端口，根据前述的第一输入电压和第二输入电压生成检测信号；

第一输出单元，连接在前述输入单元的输出端、第一输入端口和前述输出端口上，并响应于第一状态的检测信号，根据前述第一输入电压生成前述的输出电压；

第二输出单元，连接在前述输入单元的输出端、第二输入端口和前述输出端口上，并响应于第二状态的检测信号，根据前述第二输入电压生成前述的输出电压，

该最大电压选择电路根据该检测信号的状态选择前述第一输出单元和前述第二输出单元的其中之一导通，提供前述的输出电压到负载端。

优选地，前述检测信号的第一状态为低电平，且第二状态为高电平。

优选地，前述的输入单元包括：

第一晶体管，该第一晶体管的第一端连接前述的第二输入端口，控制端连接前述的第一输入端口；

第一电流源，连接在前述第一晶体管的第二端与地之间；

第一反相器，该第一反相器的输入端连接在前述第一晶体管和第一电流源的连接节点，输出端用以提供前述的检测信号，正端源端连接前述输出端口，负电源端接地。

优选地，响应于前述第一输入电压与前述第一晶体管导通电压的和值小于前述第二输入电压，前述第一晶体管处于导通状态，前述输入单元提供前述第一状态的检测信号。

优选地，响应于前述第二输入电压与前述第一晶体管导通电压的和值小于前述第一输入电压，前述第一晶体管处于关断状态，前述输入单元提供前述第二状态的检测信号。

优选地，前述的第一输出单元包括：

第二反相器，该第二反相器的输入端连接前述第一反相器的输出端，输出端用于提供前述检测信号的反相信号；

第二晶体管，该第二晶体管的第一端连接前述的输出端口，第二端连接前述的第一输入端口，控制端连接前述第二反相器的输出端；

第一二极管，该第一二极管的正极连接前述第二晶体管的第二端，负极连接前述的输出端口。

优选地，前述的第二输出单元包括：

第三晶体管，该第三晶体管的第一端连接前述的输出端口，第二端连接前述的第二输入端口，控制端连接前述第一反相器的输出端；

第二二极管，该第二二极管的正极连接前述第三晶体管的第二端，负极连接前述的输出端口。

优选地，前述的第一二极管和第二二极管的其中任一为肖特基二极管。

优选地，前述的第一晶体管、第二晶体管和第三晶体管的其中任一为金属氧化物半导体场效应晶体管。

优选地，前述的第一晶体管、第二晶体管和第三晶体管均为P型金属氧化物半导体场效应晶体管。

本公开的有益效果是：本公开提供的最大电压选择电路，具有接入第一输入电压的第一输入端口、接入第二输入电压的第二输入端口和提供输出电压的输出端口，且该最大电压选择电路还包括：输入单元，连接前述第一输入端口和第二输入端口，根据前述的第一输入电压和第二输入电压生成检测信号；第一输出单元，连接在前述输入单元的输出端、第一输入端口和前述输出端口上，并响应于第一状态的检测信号，根据前述第一输入电压生成前述的输出电压；第二输出单元，连接在前述输入单元的输出端、第二输入端口和前述输出端口上，并响应于第二状态的检测信号，根据前述第二输入电压生成前述的输出电压，该最大电压选择电路根据该检测信号的状态选择前述第一输出单元和前述第二输出单元的其中之一导通，提供前述的输出电压到负载端。由此该最大电压选择电路可以实现最大电压选择的同时有效降低其压降损耗，且利用增大电路中晶体管的栅源电压Vgs的方式来减小其导通电阻，以便可以使用较小W/L尺寸的晶体管，实现与现有技术方案相同的导通电阻，以此能减小电路中晶体管的尺寸，进而减小电路面积，并降低其制造成本。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚。

图1示出现有技术中的一种三路电压的最大电压选择电路的示意图；

图2示出现有技术中的另一种最大电压选择电路的示意图；

图3示出本公开实施例提供的一种最大电压选择电路的结构框图；

图4示出图3所示最大电压选择电路的电路示意图。

具体实施方式

为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的较佳实施例。但是，本公开可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本公开内容的理解更加透彻全面。

应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。

下面，参照附图对本公开进行详细说明。

图3示出本公开实施例提供的一种最大电压选择电路的结构框图，图4示出图3所示最大电压选择电路的电路示意图。

参考图3和图4，根据本公开实施例提供的一种最大电压选择电路300，该最大电压选择电路300具有接入第一输入电压Vin1的第一输入端口、接入第二输入电压Vin2的第二输入端口和提供输出电压Vmax的输出端口，且该最大电压选择电路300还包括：输入单元310、第一输出单元320和第二输出单元330，

其中，该输入单元310连接有前述的第一输入端口和第二输入端口，根据前述的第一输入电压Vin1和第二输入电压Vin2生成检测信号V2；

该第一输出单元320连接在输入单元310的输出端、前述的第一输入端口和前述的输出端口上，并响应于第一状态的检测信号V2，根据该第一输入电压Vin1生成前述的输出电压Vmax；

该第二输出单元330连接在输入单元310的输出端、前述第二输入端口和前述输出端口上，并响应于第二状态的检测信号V2，根据该第二输入电压Vin2生成前述的输出电压Vmax，

该最大电压选择电路300根据该检测信号V2的状态选择前述第一输出单元320和前述第二输出单元330的其中之一导通，提供前述的输出电压Vmax到负载端。

进一步地，该检测信号V2的第一状态为低电平，且第二状态为高电平。

进一步地，前述的输入单元310至少包括：晶体管Mp0、电流源I1和反相器301，

其中，该晶体管Mp0的第一端连接前述的第二输入端口，控制端连接前述的第一输入端口；电流源I1连接在该晶体管Mp0的第二端与地之间，且该晶体管Mp0和电流源I1的连接节点提供中间节点信号V1；该反相器301的输入端连接在晶体管Mp0和电流源I1的连接节点，输出端用以提供前述的检测信号V2，正端源端连接前述的输出端口，负电源端接地。

在一具体的实施情景中，响应于前述的第一输入电压Vin1与晶体管Mp0导通电压(Vth)的和值小于前述的第二输入电压Vin2，该晶体管Mp0处于导通状态，前述的输入单元310提供前述第一状态的检测信号V2。

在另一具体的实施情景中，响应于前述的第二输入电压Vin2与晶体管Mp0导通电压(Vth)的和值小于前述的第一输入电压Vin1，该晶体管Mp0处于关断状态，前述的输入单元310提供前述第二状态的检测信号V2。

进一步地，前述的第一输出单元320包括：反相器302、晶体管Mp1和二极管D1，

其中，该反相器302的输入端连接前述反相器301的输出端，输出端用于提供前述检测信号V2的反相信号V3；该晶体管Mp1的第一端连接前述的输出端口，第二端连接前述的第一输入端口，控制端连接前述反相器302的输出端；该二极管D1的正极连接晶体管Mp1的第二端，负极连接前述的输出端口。

进一步地，前述的第二输出单元330包括：晶体管Mp2和二极管D2，

其中，该晶体管Mp2的第一端连接前述的输出端口，第二端连接前述的第二输入端口，控制端连接前述反相器301的输出端；该二极管D2的正极连接晶体管Mp2的第二端，负极连接前述的输出端口。

进一步地，前述的晶体管Mp0、晶体管Mp1和晶体管Mp2的其中任一为金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Filed Effect Transistor，简称MOS管)。更具体地，前述的晶体管Mp0、晶体管Mp1和晶体管Mp2均为PMOS管。

进一步地，在本实施例中，前述的晶体管Mp1的宽长比与晶体管Mp2的宽长比相同，且晶体管Mp1与晶体管Mp2的导通电压相同，均为Vth。当然本公开并不限于此，在其他可替代的实施例中，二者的宽长比也可以为其他不相同的组合。

更进一步地，前述的二极管D1与二极管D2的其中任一为肖特基二极管，且前述的二极管D1与二极管D2的正向导通电压相同，均为Vd。当然本公开并不限于此，在其他可替代的实施例中，二极管D1与二极管D2也可以为其他类型的二极管，且二者的导通电压也可以为其他不相同的组合。

根据图2所示现有技术中的最大电压选择电路200，为了无压降损耗，输出电压Vmax越接近第二输入电压Vin2(或第一输入电压Vin1)越好。即晶体管Mp2导通电阻Ron2(晶体管Mp1导通电阻Ron1)越小越好。晶体管的Ron与W/L和栅源电压Vgs均呈反比。当第一输入电压Vin1低时，晶体管Mp2导通，该栅源电压Vgs＝Vmax-Vin1；而当第二输入电压Vin2低时，晶体管Mp1导通，该栅源电压Vgs＝Vmax-Vin2。这里的Vin1/Vin2是恒定的，为了Ron小，只能增大W/L的尺寸，这就导致增大了电路面积，从而提高了其制造成本。

在本公开实施例提供的最大电压选择电路300中，当Vin1低于Vin2-Vth时，晶体管Mp0导通，将中间节点信号V1的电位拉到第二输入电压Vin2上，而此时输出电压为：

Vmax＝Vin2-Vd (1)

其中，Vd为二极管D2的正向导通电压。由于中间节点信号V1的电位比输出电压Vmax的电位高，因此，检测信号V2的电压为0V，同时该检测信号V2的反相信号V3输出为Vmax，最终的结果是晶体管Mp1断开，且晶体管Mp2导通，从而选择了第二输入电压Vin2，此时输出电压为：

Vmax＝Vin2-Iload*Ron2 (2)

其中，Iload为输出端的负载电流，Ron2为晶体管Mp2的导通阻抗。

由于检测信号V2的电压为0V，因此，晶体管Mp2的栅源电压Vgs＝Vmax。

同理，当第二输入电压Vin2低于Vin1-Vth时，晶体管Mp0断开，中间节点信号V1的电位被电流源I1拉到0V，检测信号V2的电压为：

V2＝Vmax＝Vin1-Vd (3)

其中，Vd为二极管D1的正向导通电压。同时该检测信号V2的反相信号V3输出为0V，晶体管Mp2断开，且晶体管Mp1导通，从而选择了第一输入电压Vin1，此时输出电压为：

Vmax＝Vin1-Iload*Ron1 (4)

其中，Iload为输出端的负载电流，Ron1为晶体管Mp1的导通阻抗。由于该检测信号V2的反相信号V3的电压为0V，因此，晶体管Mp1的栅源电压Vgs＝Vmax。

二者相对比即可发现，本公开实施例提供的最大电压选择电路300通过第一输入电压Vin1或者第二输入电压Vin2的值增大了晶体管Mp1/晶体管Mp2栅源电压Vgs。因此可以用小的W/L尺寸，实现与图2所示技术方案中相同的导通电阻Ron。从而减小集成电路面积，节省了其制造成本。

综上所述，本公开实施例提供的最大电压选择电路300，具有接入第一输入电压Vin1的第一输入端口、接入第二输入电压Vin2的第二输入端口和提供输出电压Vmax的输出端口，且该最大电压选择电路300还包括：输入单元310，连接前述的第一输入端口和第二输入端口，根据前述的第一输入电压Vin1和第二输入电压Vin2生成检测信号V2；第一输出单元320，连接在前述输入单元310的输出端、第一输入端口和前述输出端口上，并响应于第一状态的检测信号V2，根据前述第一输入电压Vin1生成前述的输出电压Vmax；第二输出单元330，连接在前述输入单元310的输出端、第二输入端口和前述输出端口上，并响应于第二状态的检测信号V2，根据前述第二输入电压Vin2生成前述的输出电压Vmax，该最大电压选择电路300根据该检测信号V2的状态选择前述第一输出单元320和前述第二输出单元330的其中之一导通，提供前述的输出电压Vmax到负载端。由此该最大电压选择电路300可以实现最大电压选择的同时有效降低其压降损耗，且利用增大电路中晶体管(Mp1/Mp2)的栅源电压Vgs的方式来减小其导通电阻，以便可以使用较小W/L尺寸的晶体管，实现与现有技术方案(图2所示)相同的导通电阻，以此能减小电路中晶体管的尺寸，进而减小电路集成面积，并降低其制造成本。

应当说明的是，尽管在本文中，将器件说明为某种N沟道或P沟道器件、或者某种N型或者P型掺杂区域，然而本领域的普通技术人员可以理解，根据本发明，互补器件也是可以实现的。本领域的普通技术人员可以理解，导电类型是指导电发生的机制，例如通过空穴或者电子导电，因此导电类型不涉及掺杂浓度而涉及掺杂类型，例如P型或者N型。本领域普通技术人员可以理解，本文中使用的与电路运行相关的词语“期间”、“当”和“当……时”不是表示在启动动作开始时立即发生的动作的严格术语，而是在其与启动动作所发起的反应动作(reaction)之间可能存在一些小的但是合理的一个或多个延迟，例如各种传输延迟等。本文中使用词语“大约”或者“基本上”意指要素值(element)具有预期接近所声明的值或位置的参数。然而，如本领域所周知的，总是存在微小的偏差使得该值或位置难以严格为所声明的值。本领域已恰当的确定了，至少百分之十(10％)(对于半导体掺杂浓度，至少百分之二十(20％))的偏差是偏离所描述的准确的理想目标的合理偏差。当结合信号状态使用时，信号的实际电压值或逻辑状态(例如“1”或“0”)取决于使用正逻辑还是负逻辑。

此外，还需要说明，在本文中的诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

最后应说明的是：显然，上述实施例仅仅是为清楚地说明本公开所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本公开的保护范围之中。

Claims (10)

1.一种最大电压选择电路，所述最大电压选择电路具有接入第一输入电压的第一输入端口、接入第二输入电压的第二输入端口和提供输出电压的输出端口，其中，所述最大电压选择电路还包括：

输入单元，连接所述第一输入端口和第二输入端口，根据所述第一输入电压和第二输入电压生成检测信号；

第一输出单元，连接在所述输入单元的输出端、第一输入端口和所述输出端口上，并响应于第一状态的检测信号，根据所述第一输入电压生成所述输出电压；

第二输出单元，连接在所述输入单元的输出端、第二输入端口和所述输出端口上，并响应于第二状态的检测信号，根据所述第二输入电压生成所述输出电压，

所述最大电压选择电路根据所述检测信号的状态选择所述第一输出单元和所述第二输出单元的其中之一导通，提供所述输出电压到负载端。

2.根据权利要求1所述的最大电压选择电路，其中，所述检测信号的第一状态为低电平，且第二状态为高电平。

3.根据权利要求2所述的最大电压选择电路，其中，所述输入单元包括：

第一晶体管，所述第一晶体管的第一端连接所述第二输入端口，控制端连接所述第一输入端口；

第一电流源，连接在所述第一晶体管的第二端与地之间；

第一反相器，所述第一反相器的输入端连接在所述第一晶体管和第一电流源的连接节点，输出端用以提供所述检测信号，正端源端连接所述输出端口，负电源端接地。

4.根据权利要求3所述的最大电压选择电路，其中，响应于所述第一输入电压与所述第一晶体管导通电压的和值小于所述第二输入电压，所述第一晶体管处于导通状态，所述输入单元提供所述第一状态的检测信号。

5.根据权利要求3所述的最大电压选择电路，其中，响应于所述第二输入电压与所述第一晶体管导通电压的和值小于所述第一输入电压，所述第一晶体管处于关断状态，所述输入单元提供所述第二状态的检测信号。

6.根据权利要求3所述的最大电压选择电路，其中，所述第一输出单元包括：

第二反相器，所述第二反相器的输入端连接所述第一反相器的输出端，输出端用于提供所述检测信号的反相信号；

第二晶体管，所述第二晶体管的第一端连接所述输出端口，第二端连接所述第一输入端口，控制端连接所述第二反相器的输出端；

第一二极管，所述第一二极管的正极连接所述第二晶体管的第二端，负极连接所述输出端口。

7.根据权利要求6所述的最大电压选择电路，其中，所述第二输出单元包括：

第三晶体管，所述第三晶体管的第一端连接所述输出端口，第二端连接所述第二输入端口，控制端连接所述第一反相器的输出端；

第二二极管，所述第二二极管的正极连接所述第三晶体管的第二端，负极连接所述输出端口。

8.根据权利要求7所述的最大电压选择电路，其中，所述第一二极管和第二二极管的其中任一为肖特基二极管。

9.根据权利要求7所述的最大电压选择电路，其中，所述第一晶体管、第二晶体管和第三晶体管的其中任一为金属氧化物半导体场效应晶体管。

10.根据权利要求9所述的最大电压选择电路，其中，所述第一晶体管、第二晶体管和第三晶体管均为P型金属氧化物半导体场效应晶体管。

Images