CN1141593C - 集成电路测试方法和采用该测试方法的集成电路测试装置 - Google Patents
集成电路测试方法和采用该测试方法的集成电路测试装置 Download PDFInfo
- Publication number
- CN1141593C CN1141593C CNB971814333A CN97181433A CN1141593C CN 1141593 C CN1141593 C CN 1141593C CN B971814333 A CNB971814333 A CN B971814333A CN 97181433 A CN97181433 A CN 97181433A CN 1141593 C CN1141593 C CN 1141593C
- Authority
- CN
- China
- Prior art keywords
- terminal
- test
- tested
- switch
- direct current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
在实行功能测试和直流测试的IC测试装置中,在直流测试装置的输出端连接高电阻的电阻器,通过该电阻器的连接,即使在将直流测试装置连接到功能测试装置的状态下,也能正常操作功能测试装置,从而在功能测试的实行过程中***直流测试,并行实行功能测试和直流测试,将直流测试装置中开关切换这样花费时间的控制在功能测试中实行,使开关切换时间不添加到测试所需的时间上,从而缩短测试时间。
Description
技术领域
本发明涉及IC(集成电路)测试方法、和采用该方法的IC测试装置,能够在对半导体集成电路构成的存储器等半导体器件进行功能测试和直流测试的情况下,在短时间内进行功能测试和直流测试项目的漏电测试。
背景技术
以往,在对存储器等半导体器件进行测试的IC测试装置中,进行功能测试和直流测试,将在两个测试中都判定为正常的IC判定为合格品,其中功能测试用于判定半导体器件的功能是否正常工作,而直流测试用于判定半导体器件的各端子是否具有预定的直流特性。
图3示出IC测试装置的概略结构。图中TES是表示赋予IC测试装置整体的符号。IC测试装置TES的内部大体分类为主控制器MAIN、功能测试装置100和直流测试装置200。
主控制器MAIN由计算机***构成,通过总线BUS来控制功能测试装置100和直流测试装置200。功能测试装置100由图案发生器102、定时发生器104和功能测试单元106A、106B……106N构成。
功能测试单元106A~106N对应于被测试IC 300的各端子来设置,对开关S11~S1n进行开关控制,能够将功能测试单元106A~106N控制为与被测试IC 300的各端子连接和断开的状态。
即,功能测试是如下进行的,即,将开关S11~S1n控制为开的状态,将功能测试单元106A~106N连接到被测试IC 300的各端子,向被测试IC 300的各端子施加测试图案信号,以此来进行功能测试。
另一方面,对被测试IC 300的端子准备了1台至数台直流测试装置200(在图3的例子中示出准备了一台直流测试装置200的情况),通过将切换开关S21~S2n依次逐个控制为开,而将直流测试装置200依次连接到被测试IC300的各端子,依次测试该特定端子的直流特性。此外,400表示控制这些开关S11~S1n和S21~S2n的控制器。
图4示出一个功能测试单元106A的内部结构,说明功能测试的概要。功能测试单元106A(其他功能测试单元也为相同的结构)由波形格式器11、驱动器12、电压比较器13、逻辑比较器14、故障分析存储器15构成。
波形格式器11接收图案发生器102提供的测试图案数据,生成具有实际波形的测试图案信号。定时发生器104向波形格式器11提供规定测试图案信号的上升定时和下降定时的定时信号。
波形格式器11输出的测试图案信号由驱动器12整形为具有规定逻辑值的振幅的波形,通过开关S11提供给被测试IC 300的规定端子,将数据存储到被测试IC 300。这里,在该端子是I/O端子(输入兼输出端子)的情况下,在输入测试图案信号时,被测试IC 300的各端子被控制为输入模式,在完成写入操作的时刻切换到输出模式。在切换到输出模式的定时,读出存储在被测试IC 300中的内容,经电压比较器13输入到逻辑比较器14。此外,在电压比较器13读取被测试IC 300输出的数据时,驱动器12的输出端子被设定为高阻抗模式。
电压比较器13比较判定从被测试IC 300读出的信号的逻辑是否保持正规的电压值。即,判定L(低)逻辑和H(高)逻辑是否在例如0.8伏以下和2.4伏以上,在具有正常的逻辑值电压的情况下,将该逻辑值输入到逻辑比较器14。
在逻辑比较器14中,输入来自图案发生器102的期望值,将该期望值与从电压比较器13输入的逻辑值进行比较,检测不一致的发生。在发生不一致的情况下,认为写入地址的存储器单元存在故障,存储到故障解析存储器14的该地址,测试完成后从该故障解析存储器15读出故障单元数进行计数,判定是否有可能补救。
图5示出直流测试装置200的结构的一例。图示的结构示出直流测试装置200在电压施加电流测定模式操作的情况下的结构。向运算放大器16的正相输入端子施加电压VL或VH,该电压VL或VH具有应该从DA(数模)变换器17施加到被测试IC 300的端子的逻辑值。
在运算放大器16的输出端子和电流输出端子TI之间连接有电流检测用电阻R1,在电流输出端子TI和感知点SEN之间连接有开关Sn2,在电流输出端子TI和电压检测端子TV之间连接有保护电阻R3,将电压检测端子TV通过开关Sn1连接到感知点SEN。感知点SEN通过切换开关S21连接到被测试IC 300的端子。将运算放大器16的反相输入端子连接到电压检测端子TV。
与电流检测电阻器R1并联连接的开关Sb表示切换电流测定量程的量程切换开关。通过将该开关Sb控制为接通,连接电阻值小、即测定大电流(在被测试IC 300的输出模式中的电流)的电阻器R2,切换到大电流测定量程。
根据该直流测试装置200的结构,通过将开关Sa1、Sa2和切换开关S21控制为接通状态,向被测试IC 300的端子施加从DA变换器17向运算放大器16的正相输入端子施加的电压VL或VH。
即,运算放大器16使正相输入端子和反相输入端子的电压变为相等,从而如果向运算放大器16的正相输入端子施加例如VL,则使反相输入端子的电压(与电压检测端子TV的电压相同)也变为VL,以此来控制输出电压。因此,向被测试IC 300的端子施加电压VL或VH。
被测试IC 300在该直流测试模式中,各端子Pi被设定为图6所示的输入模式。通过在向端子Pi施加VL(施加L逻辑的电压)或VH(施加H逻辑的电压)的状态下测定流过电流检测电阻器R1的电流,可以测定连接到端子Pi的有源元件Q1和Q2的各漏电流IRek1和IRek2。18表示用于取出在电流检测电阻器R1上产生的电压的减法电路,19表示将该减法电路18求出的电压进行AD变换、输出数字值的AD变换器。
在测定上述漏电流IRek1、IRek2的情况下,切换开关被接通,测定在相对电阻值高的大约100kΩ的电流检测电阻器R1上产生的电压,测定流过被测试IC 300的各输入端子的漏电流IRek1和IRek2。保护电阻器R3由相对电阻值小(大约几十Ω)的电阻值的电阻器构成,在实际工作中,即使与开关Sa1和Sa2同时被控制为断开状态,也能保护运算放大器16,确保对运算放大器16的反相输入端子的闭反馈环,使得运算放大器16不会到达饱和状态。
通过以上说明,应该可以理解IC测试装置中的功能测试和直流测试的概要。这里,以往上述功能测试和直流测试以完全不同的定时来实施。即在实施其中某一个测试后再实施另一个测试。特别是在直流测试中,需要对切换开关S21、S22……S2n进行切换控制、和对图3所示的开关S11~S1n进行切换控制。其情形使用图7来说明。
在实施功能测试的情况下,将图3所示的开关Sa1和Sa2以及切换开关S21~S2n全部切换到断开状态,直流测试装置200从被测试IC 300的端子分离,开关S11~S1n全部被控制为接通状态,来实施功能测试。即,直流测试装置200的输出阻抗比较低,大约为几Ω,因此在功能测试中,直流测试装置200作为功能测试装置100的负载被电连接后,使从功能测试装置100向被测试IC提供的测试图案信号的波形恶化,不能进行正常的功能测试。
因此,将切换开关S21~S2n的全部、以及开关Sa1、Sa2控制为断开状态,将直流测试装置200控制为不连接到被测试IC 300的任何一个端子,来实施功能测试。
另一方面,在实施直流测试的情况下,首先将开关S11~S1n全部控制为接通状态,将功能测试单元106A~106N连接到被测试IC 300的全部端子上。在该状态下,向被测试IC 300施加进行直流测试所需的初始化图案。
即,在要进行直流测试的端子是I/O端子的情况下,从功能测试装置100输入将该端子的模式设定为输入模式所需的初始化图案(参照图7)。在要进行直流测试的端子被设定为输入模式的状态下进行控制,将功能测试单元106A~106N全部从被测试IC 300的要进行直流测试的端子分离。
在该状态下,将切换开关S21控制为接通,实施直流测试。直流测试是如下进行的,即,在将H逻辑和L逻辑的各逻辑值施加到被测试IC 300的端子的状态下,测定流过端子的漏电流IRek1和IRek2(参照图6),如果该漏电流值在预定值以下,则判定为合格,如果在预定值以上,则判定为不合格。
由于这样对各端子实施直流测试,所以为了对每个要测试的端子施加初始化图案,需要将开关S11~S1n控制为接通、断开的时间TSW1、和对切换开关S21~S2n进行切换控制的时间TSW2相加所得的时间TPi(参照图7D)。施加初始化图案的时间TSW1、和对切换开关S21~S2n进行切换控制的时间TSW2相当于对开关(继电器)进行切换的时间(几ms),即使测定电流的时间TIM(图7E)比较短,加上此时间后的时间TP1也变为比较长的时间。因此,如果以此对每个端子进行开关S11~S1n和切换开关S21~S2n的切换控制,则直流测试所需的时间变长。以此,在测试大量IC的情况下,成为大的障碍。
本发明的目的是提出一种能够缩短IC的测试时间、在短时间内测试大量IC的IC测试方法、和使用该方法的IC测试装置。
发明概述
在本发明中,将直流测试装置经电阻器连接到被测试IC的端子,通过该电阻器的连接,从功能测试装置来看,直流测试装置不会形成大的负载,从而在功能测试中也可维持将直流测试装置连接到被测试IC的端子的状态。
提出一种IC测试方法,根据该结构,在功能测试中可以将功能测试装置的驱动器的输出端子控制为高阻抗模式,从而可以实行直流测试,而在实行直流测试的过程中,也无需分离功能测试装置所需的开关控制,在功能测试中,实行直流测试项目中的漏电测试。
因此,根据本发明的IC测试方法,与功能测试结束同时,直流测试项目的漏电测试也完成了,可以不必特别花费时间来实行漏电测试。其结果,可以大幅度缩短测试所需的时间。
在本发明中,还提出使用上述IC测试方法的IC测试装置。
本发明的IC测试装置包括:
A.功能测试装置,包括多个驱动器,用于执行对被测试IC的功能测试;
B.直流测试装置,用于执行直流漏电流测试,其中所述直流测试装置包括(a)运算放大器,具有施加了一规定电压的正相输入端子;(b)电流检测端子,通过一电流检测电阻与所述运算放大器的一个输出端子连接;(c)电压检测端子,通过一保护电阻与所述电流检测端子连接,并通过一反馈电路与所述运算放大器的反相输入端子连接,和(d)感知点;(e)一高阻抗电阻连接在所述直流测试装置的电压检测端子和感知点之间;和(f)第一开关,用于向所述电压检测端子施加所述电流输出端子提供的电压;(g)第二开关,用于将所述高阻抗电阻连接在所述电压检测端子和所述感知点之间;(h)第三开关,连接在所述电流输出端子和所述感知点之间,其中,在执行功能测试期间,在测量流经被测试IC上的所选择的一个端子的漏电流的同时,所述第一开关和所述第二开关接通以便从所述功能测试装置来看,所述直流测试装置因为所述高阻抗电阻而呈高阻抗,以及
C.切换开关装置,用于有选择地将所述直流测试装置的感知点和所述被测试IC之一相连接,
在所述功能测试装置执行功能测试期间,每个驱动器与被测IC的各个端子连接,所述感知点被所述切换开关装置一个接一个地有选择地连接到所述被测试IC的端子之一,操作所述第一开关和第二开关使从所述功能测试装置看来所述直流测试装置呈高阻抗状态,并且与所述被测试IC的所选端子之一相连的所述功能测试装置的驱动器,当所述直流测试装置通过将所述感知点的电压施加到所述IC上的所选择的端子之一而开始直流漏电流测试时,被控制在高阻抗状态;由此,在功能测试期间对流经所述被测试IC上的所选择的一个端子的漏电流进行测试。
根据本发明的IC测试装置,在实行功能测试的过程中自不待言,在实行直流测试的过程中也不必将功能测试装置和直流测试装置互相分离。因此不用引入开关切换所需的时间,在实行功能测试的过程中即可实行直流测试。
其结果,即使在实行功能测试的过程中实行直流测试,也可将功能测试和直流测试混合进行,该混合测试所需的时间不会比本来只进行功能测试所需的时间大幅度延长,可以在短时间内完成功能测试和漏电测试。
附图的简单说明
图1是表示采用本发明IC测试方法的IC测试装置的一实施例的方框图。
图2是说明本发明IC测试方法的时序图。
图3是说明以往IC测试装置的概要的方框图。
图4是说明图3所示IC测试装置中使用的功能测试装置的结构的方框图。
图5是说明图3所示IC测试装置中使用的直流测试装置的结构的连接图。
图6是说明实行直流测试项目中的漏电测试的情况下被测试IC的端子的情形的连接图。
图7是说明以往直流测试的情形的时序图。
实施发明的最佳形态
为了更详细地说明本发明,下面根据附图对其进行说明。
图1是根据本发明提出的IC测试方法来测试被测试IC 300的IC测试装置的实施例。图中,100表示功能测试装置,200表示直流测试装置,这与图3说明的内容相同。此外,在进行功能测试的情况下,将开关S11~S1n全部控制为接通状态,将全部功能测试单元106A~106N连接到被测试IC 300的各端子。
直流测试装置200将切换开关S21~S2n依次逐个控制为接通状态,将直流测试装置200选择性地连接到被测试IC 300的各端子,对各端子逐个进行直流测试。实际上,其结构是设置多个直流测试装置200,减少接受测试的端子数目,从而在短时间内完成直流测试,而这里是假设以1台直流测试装置200实施直流测试装置200来进行说明的。
本发明的IC测试装置的特征在于,在直流测试装置200中,在电压测试端子TV和感知点SEN之间与开关S2串联连接电阻器R4。
即,在直流测试装置200中,与电流输出端子TI和电压检测端子TV之间连接的保护电阻器R3并联连接第1开关S1,在电压检测端子TV和感知点SEN之间串联连接第2开关S2和电阻器R4。此外,在电流输出端子TI和感知点SEN之间连接第3开关S3。
在实行功能测试的情况下,将第1开关S1和第2开关S2设定为接通状态,将第3开关S3设定为断开状态。在该状态下,在感知点SEN和电流输出端子TI及电压检测端子TV之间串联连接电阻器R4。因此,从连接有直流测试装置200的功能测试单元看直流测试装置200的阻抗可以看作电阻器R4的电阻值。通过将电阻器R4的电阻值选定为大约10kΩ,可以将从功能测试单元106A~106N看到的直流测试装置200的阻抗看作大约10kΩ。
连接各功能测试单元106A~106N和被测试IC 300之间的信号传输线路一般被匹配为50Ω的特征阻抗。因此,即使在功能测试单元106A~106N的各输出端连接10kΩ的负载(直流测试装置200),线路的阻抗也不会大幅度变动,从功能测试单元106A~106N向被测试IC 300提供的测试图案信号的波形也不会因为直流测试装置200的连接而被扰乱。即,即使在功能测试中将直流测试装置200连接到被测试IC 300中的某一个的状态下,施加到连接有直流测试装置200的端子的测试图案信号的波形也不会被扰乱,可以正常实行功能测试。
通过以上的说明,应该理解,在直流测试装置200被连接到功能测试单元的状态下可以实行功能测试。
在本发明中,还提出一种方法,在功能测试的实行过程中,在功能测试单元106A~106N被连接到被测试IC 300的各端子的状态下,实行直流测试(漏电测试)。
即,提出一种方法,不用将开关S11~S1n控制为断开状态,即可测定流过被测试IC 300的端子的漏电流。作为该方法,在向直流测试装置200要测定漏电流的端子施加规定电压(施加H逻辑或L逻辑的电压)的定时,将连接到该端子的功能测试单元的驱动器12的输出状态控制为高阻抗模式,在驱动器12被控制为高阻抗模式的状态下,直流测试装置200测定流过被测试IC 300的端子的漏电流。
为此,在实行功能测试的过程中,主控制器MAIN向直流测试装置200施加产生规定电压(H逻辑或L逻辑)的命令信号。具体地说,向DA变换器17施加用于产生规定电压的数字值。DA变换器17对该数字值进行DA变换,输出电压VL或VH,向构成直流测试装置200的运算放大器16的正相输入端子施加该电压VL或VH。
运算放大器16进行操作,使得电压检测端子TV的电压等于施加到正相输入端子的电压。其结果,在电压检测端子TV上产生与从DA变换器17施加的电压VL或VH相等的电压,该电压通过第2开关S2和电阻器R4被施加到感知点SEN,通过切换开关S21~S2n中的某一个被提供给被测试IC 300的端子。
在功能测试的实行过程中,如图2B和C所示,将开关S11~S1n和开关S1、S2、S4全部设定为接通状态。实行直流漏电测试的定时的选取方法例如有下述方法。在读入主控制器MAIN的测试程序的功能测试程序中,如图2A所示,预先设定直流测试用的定时(分配给该定时的时间是测试一个端子所需的时间),在直流测试定时,产生控制信号HIP,将各功能测试单元106A~106N的全部驱动器12、或连接到要进行直流测试的端子的驱动器12控制为高阻抗模式(参照图2D),在将驱动器12控制为高阻抗状态的同时,向直流测试装置200施加电压产生命令,使直流测试装置200产生规定电压,在施加该电压的状态下测定漏电流。
如果将在功能测试中***直流测试的定时设定为向被测试IC 300写入测试图案信号之后的定时,则被测试IC 300的各端子在写入时被设定为输入模式,因此可以原样实行直流测试。
对一个端子实行漏电测试后再进行功能测试。在实行功能测试的过程中,实行切换开关S21~S2n的切换(参照图2E),将直流测试装置200连接到其他端子。在该连接完成后的任意定时位置,设置直流测试的定时,进行下一个端子的漏电测试。
这样,通过在功能测试的实行过程中完成切换开关S21~S2n的切换,可以将在功能测试的实行过程中***的漏电测试所需的时间限制在极短的时间内,即使并行实行功能测试和直流测试,整个所需的时间也不会比只进行功能测试所需的时间大幅度延长。
这里,就直流测试装置200的电流测定电路进行简单说明。在本实施例中,将测定微小电流(漏电流)用的高电阻值(大约100kΩ)的电阻器R1、和测定大电流(被测试IC 300的输出电流)用的小电阻值(大约100Ω)的电阻器R2串联连接,表示省略图5所示的量程切换开关Sb的情况。即,与微小电流测定电阻器R1并联连接二极管D1和D2,在测定大电流时,使这些二极管D1和D2变为接通状态,使二极管D1和D2旁路大电流,在此状态下,用减法电路18B检测在电阻器R2上产生的电压,将该电压通过开关S5施加到AD变换器19进行AD变换,输入例如主控制器MAIN。
另一方面,在测定微小电流时,在电阻器R1上只产生大约几10mV的电压。因此,二极管D1或D2被维持在断开状态。从而可以通过测定在电阻器R1上产生的电压,来测定流过被测试IC 300的端子的漏电流。即,在电阻器R1上产生的电压被减法电路18A取出,将该取出的电压通过开关S4施加到AD变换器19,在AD变换器中进行AD变换,输入到主控制器MAIN,与基准值进行比较,以判定是否合格。
在测定被测试IC 300处于输出模式时的电流的大电流测定模式中,开关S11~S1n被控制为断开,功能测试装置100从被测试IC 300分离,变为只有直流测试装置200被连接到被测试IC 300的状态,接着在直流测试装置200中,将第1开关S1断开,将第2、第3开关S2、S3接通,将开关S4断开,将开关S5接通,在此状态下实行直流测试。
产业上的利用领域
如上所述,根据本发明的IC测试方法,在实行功能测试的过程中进行响应慢、完成操作花费时间的开关S21~S2n的切换,在功能测试的途中,将驱动器12控制为高阻抗模式,进行直流测试(漏电测试),由于采用了这种测试方法,在功能测试所需的时间加上直流测试所需的纯粹时间(不包含开关切换所需的时间)所得的时间内,可以完成功能测试和漏电测试。其结果,可以大幅度缩短整个测试时间。其结果,可以在例如IC制造商必须在短时间内测试大量IC的情况下发挥其效果。
Claims (5)
1.一种用于在一IC测试装置中执行直流测试的方法,该IC测试装置包括:
功能测试装置,具有多个功能测试单元,每个功能测试单元包括一个驱动器,用于执行一个被测试IC的功能测试;以及
直流测试装置,具有一电流输出端子、一感知点和一具有高于所述驱动器的输出阻抗的高阻抗的电阻,用于执行直流测试;
其特征在于,所述方法包括:
将各个功能测试单元与IC的各个端子连接,
控制所述功能测试装置来通过利用所述驱动器向所述被测试IC的每个端子施加测试模式信号而执行所述被测试IC的功能测试;
在由所述功能测试装置执行与所述被测试IC的所述功能测试期间,通过高阻抗电阻将所述电流输出端子与所述直流测试装置的所述感知点连接,并有选择地将所述感知点与所述被测试IC的端子之一连接,
在所述直流测试装置在所述感知点提供一规定电压的同时,控制所述功能测试装置的功能测试单元之一的驱动器在高阻抗状态下,其中所述感知点通过IC的端子中的所选择的一个与所述功能测试装置连接,
控制所述直流测试装置测量流过所述被测试IC的端子的漏电流,从而在功能测试的执行过程中测量所述漏电流。
2.一种IC测试装置,包括:
A.功能测试装置,包括多个驱动器,每个所述驱动器向所述被测试IC的每个端子施加一测试图案信号,来执行对被测试IC的功能测试;
B.直流测试装置,用于执行直流漏电流测试,其中所述直流测试装置包括
(a)运算放大器,具有施加了一规定电压的正相输入端子,
(b)电流输出端子,通过一电流检测电阻与所述运算放大器的一个输出端子连接,
(c)电压检测端子,通过一保护电阻与所述电流输出端子连接,并通过一反馈电路与所述运算放大器的反相输入端子连接,和
(d)感知点,
C.切换开关装置,用于有选择地将所述直流测试装置的感知点和所述被测试IC的端子之一相连接,
所述IC测试装置的特征在于:
其中,所述直流测试装置还包括:
(e)一高阻抗电阻连接在所述直流测试装置的电压检测端子和感知点之间;和
(f)第一开关,用于向所述电压检测端子施加所述电流输出端子提供的电压
(g)第二开关,用于将所述高阻抗电阻连接在所述电压检测端子和所述感知点之间,
(h)第三开关,连接在所述电流输出端子和所述感知点之间,
在所述功能测试装置执行功能测试期间,每个驱动器与被测IC的各个端子连接,所述感知点被所述切换开关装置一个接一个地有选择地连接到所述被测试IC的端子之一,操作所述第一开关和第二开关使从所述功能测试装置看来所述直流测试装置呈高阻抗状态,并且与所述被测试IC的所选端子之一相连的所述功能测试装置的驱动器,当所述直流测试装置通过将所述感知点的电压施加到所述IC上的所选择的端子之一而开始直流漏电流测试时,被控制在高阻抗状态;由此,在功能测试期间对流经所述被测试IC上的所选择的一个端子的漏电流进行测试。
3.按照权利要求2所述的IC测试装置,其特征在于
所述直流测试装置还包括:
电流测量部件,用于测量在所述电流检测电阻上产生的电压,以测
量流经被测试IC上的所选择的一个端子的漏电流的值。
4.按照权利要求2的IC测试装置,其特征在于,当在被测试IC的输出模式下进行直流测试时,通过所述第一开关断开而所述第二和所述第三开关接通,同时不接通设置在所述功能测试装置和所述被测试IC之间的一套切换开关的方式,而将所述功能测试装置的功能测试单元与IC的端子断开,以便所述电流输出端子直接连接到所述感知点和被测试IC的所选择的一个端子。
5.按照权利要求2的IC测试装置,其特征在于,当所述直流测试装置开始直流漏电流测试的时候,所述各个驱动器的输出端子被同时控制在高阻抗状态。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9912919A GB2335280B (en) | 1997-11-20 | 1997-11-20 | Ic testing method and ic testing device using the same |
PCT/JP1997/004228 WO1999027376A1 (fr) | 1997-11-20 | 1997-11-20 | Procede de test de circuits integres et appareil de test de circuits integres utilisant ce procede |
CNB971814333A CN1141593C (zh) | 1997-11-20 | 1997-11-20 | 集成电路测试方法和采用该测试方法的集成电路测试装置 |
DE19782244T DE19782244T1 (de) | 1997-11-20 | 1997-11-20 | IC-Testverfahren und unter Anwendung dieses IC-Testverfahrens arbeitendes IC-Testgerät |
US09/319,898 US6404220B1 (en) | 1997-11-20 | 1997-11-20 | IC testing method and IC testing device using the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP1997/004228 WO1999027376A1 (fr) | 1997-11-20 | 1997-11-20 | Procede de test de circuits integres et appareil de test de circuits integres utilisant ce procede |
CNB971814333A CN1141593C (zh) | 1997-11-20 | 1997-11-20 | 集成电路测试方法和采用该测试方法的集成电路测试装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1244925A CN1244925A (zh) | 2000-02-16 |
CN1141593C true CN1141593C (zh) | 2004-03-10 |
Family
ID=25744427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB971814333A Expired - Fee Related CN1141593C (zh) | 1997-11-20 | 1997-11-20 | 集成电路测试方法和采用该测试方法的集成电路测试装置 |
Country Status (4)
Country | Link |
---|---|
CN (1) | CN1141593C (zh) |
DE (1) | DE19782244T1 (zh) |
GB (1) | GB2335280B (zh) |
WO (1) | WO1999027376A1 (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001102609A (ja) * | 1999-09-28 | 2001-04-13 | Kanegafuchi Chem Ind Co Ltd | 光電変換装置の特性測定装置 |
AT412242B (de) * | 2000-03-02 | 2004-11-25 | Siemens Ag Oesterreich | Verfahren und anordnung zum testen eines prüflings |
JP4729212B2 (ja) * | 2001-09-27 | 2011-07-20 | 株式会社アドバンテスト | 半導体試験装置 |
KR100989588B1 (ko) | 2005-07-07 | 2010-10-25 | 가부시키가이샤 어드밴티스트 | 시험 장치 |
KR100995813B1 (ko) * | 2005-12-15 | 2010-11-23 | 가부시키가이샤 어드밴티스트 | 시험 장치 및 핀 일렉트로닉스 카드 |
JP4726679B2 (ja) * | 2006-03-31 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 半導体試験方法および半導体装置 |
JP4874391B2 (ja) | 2007-05-14 | 2012-02-15 | 株式会社アドバンテスト | 試験装置 |
CN101995534B (zh) * | 2009-08-10 | 2013-08-28 | 宏正自动科技股份有限公司 | 漏电检测装置及方法 |
KR101407821B1 (ko) | 2010-04-22 | 2014-06-18 | 가부시키가이샤 어드밴티스트 | 핀 카드 및 이를 이용한 시험장치 |
CN102540055B (zh) * | 2011-12-22 | 2015-07-29 | 深圳创维数字技术有限公司 | 一种检测逻辑电平极限值的方法及装置 |
US9448274B2 (en) * | 2014-04-16 | 2016-09-20 | Teradyne, Inc. | Circuitry to protect a test instrument |
CN105044536B (zh) * | 2015-03-20 | 2018-11-13 | 深圳康姆科技有限公司 | 一种新型的封装缺陷检测方法和*** |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5923676U (ja) * | 1982-08-04 | 1984-02-14 | 株式会社アドバンテスト | 自己診断機能を持つic試験装置 |
JPS6329277A (ja) * | 1986-07-23 | 1988-02-06 | Nec Corp | 論理集積回路の試験装置 |
JPS63190975U (zh) * | 1987-05-29 | 1988-12-08 |
-
1997
- 1997-11-20 CN CNB971814333A patent/CN1141593C/zh not_active Expired - Fee Related
- 1997-11-20 WO PCT/JP1997/004228 patent/WO1999027376A1/ja active IP Right Grant
- 1997-11-20 DE DE19782244T patent/DE19782244T1/de not_active Withdrawn
- 1997-11-20 GB GB9912919A patent/GB2335280B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO1999027376A1 (fr) | 1999-06-03 |
GB2335280B (en) | 2002-01-16 |
GB9912919D0 (en) | 1999-08-04 |
DE19782244T1 (de) | 2000-01-05 |
CN1244925A (zh) | 2000-02-16 |
GB2335280A (en) | 1999-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1141593C (zh) | 集成电路测试方法和采用该测试方法的集成电路测试装置 | |
US6940271B2 (en) | Pin electronics interface circuit | |
US6753693B2 (en) | Test apparatuses for semiconductor integrated circuits | |
JP4290370B2 (ja) | ディスプレイを駆動する駆動デバイス及び駆動デバイスを含むディスプレイ装置 | |
EP1202071B1 (en) | Voltage measurement apparatus | |
US7427870B2 (en) | Test system for testing integrated circuits and a method for configuring a test system | |
US8629792B2 (en) | A/D conversion circuit and test method | |
CN101043094A (zh) | 电池电压测定电路、电池电压测定方法及电池电子控制装置 | |
CN102455398B (zh) | 半导体电路、半导体器件及布线异常诊断方法 | |
US20120319735A1 (en) | Circuit and method for determining comparator offsets of electronic devices | |
CN1244923A (zh) | Ic测试装置 | |
US7679372B2 (en) | Test apparatus | |
US7358953B2 (en) | Semiconductor device and testing method of semiconductor device | |
US20090278562A1 (en) | Test Device and Test Method for Semiconductor Device | |
CN1278129C (zh) | 边界扫描方法和装置 | |
US7285974B2 (en) | Large scale integrated circuit | |
US7132876B2 (en) | System for discharging electronic circuitry | |
JP3053012B2 (ja) | 半導体装置の試験回路および試験方法 | |
US8122309B2 (en) | Method and apparatus for processing failures during semiconductor device testing | |
JP3089193B2 (ja) | Ic試験装置 | |
US20030052706A1 (en) | Bus signal hold cell, bus system, and method | |
JP3031086B2 (ja) | 半導体装置の検査装置 | |
US20050058007A1 (en) | Method for testing a circuit unit to be tested, and a test apparatus | |
CN1191316A (zh) | 电路及测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |