CN114137771B - 阵列基板及其制作方法 - Google Patents

阵列基板及其制作方法 Download PDF

Info

Publication number
CN114137771B
CN114137771B CN202111491101.XA CN202111491101A CN114137771B CN 114137771 B CN114137771 B CN 114137771B CN 202111491101 A CN202111491101 A CN 202111491101A CN 114137771 B CN114137771 B CN 114137771B
Authority
CN
China
Prior art keywords
layer
via hole
hole
metal
common electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111491101.XA
Other languages
English (en)
Other versions
CN114137771A (zh
Inventor
刘倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202111491101.XA priority Critical patent/CN114137771B/zh
Priority to PCT/CN2021/138862 priority patent/WO2023103013A1/zh
Priority to JP2021576398A priority patent/JP7487238B2/ja
Priority to US17/621,290 priority patent/US20240036423A1/en
Publication of CN114137771A publication Critical patent/CN114137771A/zh
Application granted granted Critical
Publication of CN114137771B publication Critical patent/CN114137771B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开一种阵列基板及其制作方法。阵列基板包括基板、薄膜晶体管、第一钝化层、有机膜层、公共电极、第二钝化层及像素电极层。有机膜层包括位于薄膜晶体管上方的第一过孔。公共电极覆盖像素区域，并包括第二过孔及围绕第二过孔的缓壁。第二过孔连通第一过孔，且缓壁的底缘与第一过孔的顶缘之间具有间距。第二钝化层包括连通第二过孔的第三过孔。像素电极层设在第二钝化层上，并通过第一过孔、第二过孔及第三过孔连接第二金属层，以优化公共电极的过孔边缘形貌，提升应付制程波动限度。

Description

阵列基板及其制作方法
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及其制作方法。
背景技术
在液晶显示面板的面内开关(In-Plane Switching,IPS)模式或边界电场开关(Fringe Field Switching,FFS)的显示模式中，公共电极91作为液晶偏转的一端，与像素电极92共同形成水平电场(如图1所示)，使液晶偏转从而实现显示。以像素作为显示区域、让背光通过从而产生红、绿、蓝三原色的部分称作开口区。为改善视角及提升显示效率，通常将开口区内让液晶偏转的像素电极92设计成条纹状。在液晶显示模式中，通常有公共电极条纹状、像素电极条纹状两种设计情况。当一种电极为条纹状设计时，另一种电极为开口区整面性覆盖设计。在像素电极条纹状、公共电极正面性的情况时，会增加公共电极的电阻，更加大栅线、数据线的信号扰动对公共电极构成的电容的耦合作用。
常用制备公共电极是使用半色调掩膜(halftone mask,HTM)工艺制作，在制作流程中，由于大面积HTM以及像素电极与第二金属层联通过孔的存在，需在HTM曝光流程后，同时满足以下要求：残留HTM光刻胶膜厚满足工艺要求且不破膜；及像素电极连通过孔中无光刻胶存在。通常情况下，为达到上述要求，设计需要将公共电极光刻胶的过孔边缘距离像素连通孔有一定的安全距离，提供足够空间以防止光刻胶掉落连通孔内。然而，目前制程要求的安全距离相当大，造成所需空间加大，从而减小开口区面积，降低穿透率，使得液晶显示屏功耗增加、显示效果变差。此外，若所述安全距离不够，则当制程对位偏移或关键尺寸波动，容易造成孔内灰化困难，残留光刻胶下公共电极无法蚀刻，成为孔内异物，使像素电极与第二金属层搭接异常，并导致显示异常。
发明内容
本申请提供一种阵列基板及其制作方法，以解决传统公共电极在对应像素连通孔的制备工艺中容易残留光刻胶，造成像素电极与第二金属层搭接异常，从而导致显示异常的技术问题。
为解决上述问题，本申请提供的技术方案如下：
本申请实施例提供一种阵列基板，包括基板、设在所述基板上的第一金属层、第二金属层、第一金属走线、第二金属走线及薄膜晶体管。所述阵列基板还包括第一钝化层，覆盖所述薄膜晶体管；有机膜层，设在所述第一钝化层上，并包括第一过孔，且所述第一过孔位于所述薄膜晶体管上方；公共电极，设在所述有机膜层上，包括第二过孔及围绕所述第二过孔的缓壁，所述第二过孔连通所述第一过孔，且所述缓壁的底缘与所述第一过孔的顶缘之间具有间距；第二钝化层，覆盖所述公共电极层及所述有机膜层，并包括连通所述第二过孔的第三过孔，及通孔。所述通孔显露部分所述公共电极，且所述第一过孔、第二过孔及第三过孔共同定义第一连通孔，且所述第一连通孔延伸至所述第一钝化层，并穿透部分所述第一钝化层，用以显露部分所述薄膜晶体管；以及像素电极层，设在所述第二钝化层上，并通过所述第一连通孔连接所述薄膜晶体管，及通过所述通孔连接所述公共电极。
可选地，所述阵列基板还包括第三金属层，所述第三金属层设在所述公共电极上，并接触所述公共电极，其中所述第二过孔的缓壁的底缘与所述第一过孔的顶缘之间的所述间距小于2.5微米。
可选地，所述第二过孔在所述基板的正投影大于并覆盖所述第一过孔在所述基板的正投影，所述第二钝化层还包括包覆壁，其中所述包覆壁沿所述第一连通孔设置，并覆盖所述第一过孔的孔壁及所述第二过孔的缓壁。
可选地，所述阵列基板还包括第二连通孔，所述第二连通孔位于所述第二金属走线上，并穿透所述第二钝化层、所述公共电极、所述有机膜层及部分所述第一钝化层，所述第二连通孔显露所述第二金属走线，其中所述像素电极通过所述第二连通孔连接所述第二金属走线，所述第三金属层通过所述公共电极和所述像素电极层由第二连通孔电性连接于第二金属走线。
可选地，所述第一金属走线包括栅线，所述第二金属走线包括数据线，所述栅线及所述数据线之间定义有多个像素区域，其中所述像素电极层包括多个相互间隔设置于所述像素区域的像素电极，所述公共电极为块状，并覆盖所述像素区域。
本申请实施例还提供一种阵列基板的制作方法，所述阵列基板包括基板、设在所述基板上的第一金属层、第二金属层、第一金属走线、第二金属走线及薄膜晶体管。所述阵列基板的制作方法包括：在所述基板上沉积第一钝化层，所述第一钝化层覆盖所述薄膜晶体管；在所述第一钝化层上沉积有机膜层；利用光刻工艺图形化所述有机膜层，并形成第一过孔，且所述第一过孔对应于所述薄膜晶体管上方；在所述有机膜层上沉积公共电极层；在所述公共电极层上沉积光刻胶层；利用半色调掩膜板对所述公共电极层进行光刻工艺，以形成公共电极及对应于所述第一过孔的第二过孔，所述公共电极在相邻所述第二过孔处形成有缓壁，其中所述半色调掩膜板包括至少一成孔区及至少一狭缝，所述狭缝围绕并间隔于所述成孔区设置，所述成孔区对应所述第二过孔，且所述狭缝对应所述缓壁，其中所述缓壁的底缘与所述第一过孔的顶缘之间具有间距；沉积第二钝化层，并覆盖第一过孔、所述有机膜层及所述公共电极层；利用光刻工艺图形化所述第二钝化层，并形成第三过孔及通孔，其中所述通孔显露部分所述公共电极，且所述第一过孔、第二过孔及第三过孔共同定义第一连通孔，所述第一连通孔延伸至所述第一钝化层，并穿透部分所述第一钝化层，所述第一连通孔显露部分所述薄膜晶体管；在所述第二钝化层上沉积像素电极层；以及利用光刻工艺图形化所述像素电极层，以形成像素电极，所述像素电极层通过所述第一连通孔连接所述薄膜晶体管，及通过所述通孔连接所述公共电极。
可选地，在所述有机膜层上沉积公共电极层的步骤还包括在所述公共电极层上沉积第三金属层；及利用所述半色调掩膜板对所述公共电极层及所述第三金属层进行多道光刻工艺，以图形化所述公共电极层及所述第三金属层。
可选地，所述半色调掩膜板还包括成膜区，且所述狭缝位于所述成膜区及所述成孔区之间，其中所述成膜区用于形成所述公共电极，所述成孔区用以形成所述第二过孔，且所述狭缝用于形成围绕所述第二过孔的缓壁，其中所述缓壁的底缘与所述第一过孔的顶缘之间的间距小于2.5微米。
可选地，在沉积所述第一钝化层的步骤前还包括形成所述薄膜晶体管的步骤。所述形成所述薄膜晶体管的步骤包括：在所述基板上形成所述第一金属层，且所述第一金属层包括栅极及第一金属走线；在所述基板及所述第一金属层上沉积栅极绝缘层；在所述栅极绝缘层形成位于所述栅极上方的有源层；利用光刻工艺在所述栅极绝缘层上形成接触孔，以暴露所述第一金属走线；在所述有源层及所述栅极绝缘层上沉积第二金属层；以及利用光刻工艺在所述第二金属层形成源极、漏极及第二金属走线，其中所述第二金属走线通过所述接触孔连接所述第一金属走线。
可选地，所述阵列基板的制作方法还包括：在所述第二钝化层对应所述第二金属走线的上方形成第二连通孔，所述第二连通孔穿透所述第二钝化层、所述公共电极层、所述有机膜层及部分所述第一钝化层以显露所述第二金属走线，其中所述像素电极层通过所述第二连通孔连接所述第二金属走线及所述第一金属走线。
本申请的有益效果为：本申请提供一种阵列基板及其制作方法，利用具有狭缝的半色调掩膜板对第三金属层及公共电极层进行光刻工艺，从而对公共电极层的挖孔区新增光罩光学补正，优化公共电极的过孔边缘的光刻胶形貌，减小孔边缘的光刻胶厚度，并可实现在公共电极具有较小的过孔边缘(安全距离)的条件下，即可提供足够空间降低过孔边缘光刻胶堆积掉落有机膜层孔内风险，有效解决传统制程要求的安全距离相当大，造成所需空间加大，从而减小开口区面积，降低穿透率，使得液晶显示屏功耗增加、显示效果变差的技术问题。此外，通过第三金属层的设计，可以减小公共电极的电阻，并可有效减小栅线与数据线的信号扰动造成对公共电极构成的电容的耦合作用。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为传统的像素电极与公共电极的结构示意图。
图2为本申请实施例提供的阵列基板的剖面结构示意图。
图3为本申请实施例提供的阵列基板的制作方法的流程图。
图4至图10为本申请实施例提供的阵列基板的制备方法中各步骤制得的膜层结构示意图。
图11A为本申请制备公共电极的结构示意图。
图11B为本申请制备公共电极的平面结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。在附图中，为了清晰理解和便于描述，夸大了一些层和区域的厚度。即附图中示出的每个组件的尺寸和厚度是任意示出的，但是本申请不限于此。
本申请提供一种用于液晶显示面板的阵列基板及其制作方法。特别地，本申请的阵列基板是基于以公共电极与像素电极共同形成水平电场作为液晶偏转的一端的液晶显示面板。
请参阅图2，其为本申请实施例提供的阵列基板1的剖面结构示意图。如图2所示，本申请的阵列基板1包括基板10及依序由基板10由下往上叠置的第一金属层11、栅极绝缘层12、有源层20、第二金属层21、第三金属层31、第一钝化层13、有机膜层14、块状的公共电极152、第二钝化层16及像素电极层17。具体地，在此实施例中，第一金属层11包括栅极111及第一金属走线112；第二金属层21包括源极211、第二金属走线212及漏极213。相同于一般的薄膜晶体管结构，本申请的栅极111、栅极绝缘层12、有源层20、源极211及漏极213共同构成一薄膜晶体管T，且第二金属走线212包括数据线，第一金属走线112包括栅线，数据线及栅线之间定义为像素区域(即显示区域)。
如图2所示，有机膜层14设在第一钝化层13上，并包括第一过孔140，且第一过孔140位于薄膜晶体管T上方。公共电极152设在有机膜层14上，并覆盖所述像素区域，且包括第二过孔150及围绕第二过孔150的缓壁151。第二过孔150连通第一过孔140，且缓壁151的底缘与第一过孔140的顶缘之间具有间距D1。第二钝化层16覆盖公共电极15及有机膜层14，并包括连通第二过孔150的第三过孔160，及通孔162，其中通孔162显露部分公共电极15。特别说明的是，第一过孔140、第二过孔150及第三过孔160共同定义第一连通孔101。所述第一连通101孔延伸至第一钝化层13，并穿透部分第一钝化层13，以显露部分所述薄膜晶体管T。
在本申请实施例中，像素电极层17包括多个相互间隔设置的像素电极171，并通过第一连通孔101接触第二金属层21的漏极213，及通过通孔162连接公共电极15。如图2所示，像素电极层17，所述公共电极152为块状，且所述像素电极171及所述公共电极152皆为透明。本申请的像素电极171与公共电极152位于同一侧，以共同形成水平电场使液晶偏转，从而实现显示功能。
续请参阅图2，本申请在公共电极层15上设置有第三金属层31，且通过像素电极171由第二连通孔102电性连接于第二金属走线212的数据线及第一金属走线112的栅线。由于第三金属层31与公共电极152直接搭接，两者构成的结构所产生的电阻远比只有公共电极层小，从而可以有效减小栅线与数据线的信号扰动造成对公共电极构成的电容的耦合作用。上述本申请实施例的阵列基板1的制作方法及细部构造如后所述。
本申请实施例另外提供一种阵列基板的制作方法，亦即，一种用于制作上述实施例的阵列基板1的方法。
请参阅图3及图4至图10。图3为本申请实施例提供的阵列基板1的制作方法的流程图，图4至图10为本申请实施例提供的阵列基板的制备方法中各步骤制得的膜层结构示意图。如图3所示，本申请阵列基板1的制作方法包括步骤S10～步骤S90。特别说明的是，在步骤S10之前还包括形成所述薄膜晶体管T的步骤。
所述形成薄膜晶体管T的步骤所对应的膜层结构如图4至图7所示。
如图4所示，在基板10上形成第一金属层11，且所述第一金属层11包括栅极111及第一金属走线112。具体的，利用物理气相沉积(physical vapor deposition，PVD)工艺在基板10上沉积第一金属层11，并通过光刻工艺及湿法刻蚀工艺图形化第一金属层11以形成栅极111及第一金属走线112，其包括栅线。需要注意的是，所述光刻工艺包括涂布光刻胶、预焙、采用掩模板曝光、显影、后焙、蚀刻、剥离光刻胶等工序。所述湿法刻蚀工艺与一般湿法刻蚀的流程相同，与此不再详述。此外，基板10的材料可为玻璃或透明塑料等材料，优选为玻璃。请参阅图5，在基板10及第一金属层11上沉积栅极绝缘层12。具体地，通过化学气相沉积(chemical vapor deposition，CVD)工艺沉积栅极绝缘层12，其中栅极绝缘层12为氮化硅或氧化硅所制。
续请参阅图5，在栅极绝缘层12形成位于栅极111上方的有源层20。具体地，通过PVD工艺沉积铟镓锌氧化物(indium gallium zinc oxide,IGZO)作为有源层20。在此实施例中，有源层20的材料可以是IGZO、铟锌锡氧化物(indium zinc tin oxide,IZTO)或铟镓锌锡氧化物(indium gallium zinc tin oxide,IGZTO)的金属氧化物半导体，优选为IGZO。通过光刻工艺及湿法刻蚀工艺形成有源层20。
请参阅图6，利用光刻工艺在栅极绝缘层12上形成接触孔120，以暴露第一金属走线112(即栅线)。具体地，通过干法刻蚀图形化栅极绝缘层12，并形成接触孔120。
请参阅图7，在有源层20及栅极绝缘层12上沉积第二金属层21。具体地，通过PVD工艺沉积第二金属层21。此外，利用湿法刻蚀工艺在第二金属层21形成源极211、漏极213及第二金属走线212，其中第二金属走线212包括数据线，并通过接触孔120连接第一金属走线112(即栅线)。据此，本申请的薄膜晶体管T的制备完成。特别说明的是，数据线和栅线之间定义为像素区域(即显示区域)。
请参阅图8为对应本申请的的制作方法的步骤S10所制作的膜层结构。步骤S10：在基板上沉积第一钝化层，以覆盖薄膜晶体管。具体地，通过CVD工艺在前述具有薄膜晶体管T的膜层结构下沉积氮化物(氮化硅等)、氧化物(氧化硅、二氧化硅)的材料作为第一钝化层13。
步骤S20：在第一钝化层上沉积有机膜层。具体地，有机膜层14的材料可为全氟烧基乙烯基醚共聚物(Polyfluoroalkoxy,PFA)，其可进一步改变下层膜表面的平整性，实现平坦化并防止电场互相干扰。
步骤S30：利用光刻工艺图形化有机膜层，并形成第一过孔，且所述第一过孔对应于薄膜晶体管上方。如图8所示，有机膜层14经过图性化后形成第一过孔140及第一相对过孔140a，其中第一过孔140位于薄膜晶体管T的正上方，第一相对过孔140a形成在第二金属走线212(即数据线)上方，亦即，位在第一金属走线112(栅线)上方。
步骤S40：在有机膜层上沉积公共电极层。具体地，如图8所示，通过PVD先沉积公共电极层15，其可为氧化铟锡(Indium Tin Oxide,ITO)所制；接着，通过PVD沉积第三金属层31，其可为铜所制，其中公共电极层15覆盖所述像素区域。
步骤S50：利用半色调掩膜板对所述公共电极层进行光刻工艺，以形成公共电极及对应于所述第一过孔的第二过孔，且所述公共电极在相邻所述第二过孔处形成缓壁，其中所述半色调掩膜板包括至少一成孔区及至少一狭缝，所述狭缝围绕并间隔于所述成孔区设置，所述成孔区对应所述第二过孔，且所述狭缝对应所述缓壁，其中所述缓壁的底缘与所述第一过孔的顶缘之间具有间距。
请参阅图9并配合图11A及图11B。图11A为本申请制备公共电极的结构示意图。图11B为本申请制备公共电极的平面结构示意图。如图11A所示，本申请利用半色调掩膜板4对公共电极层15及第三金属层31进行多道光刻工艺，以图形化公共电极层15及第三金属层31，从而形成公共电极152及图形化的第三金属层31。如图11A所示，半色调掩膜板4用于对覆盖在有机膜层14上的光刻胶层40进行曝光显影。在此实施例中，半色调掩膜板4包括成膜区41、成孔区42及至少一狭缝43，且狭缝43围绕并间隔于所述成孔区42。特别说明的是，半色调掩膜板4的成膜区41用于形成公共电极152，成孔区42以形成第二过孔150，且狭缝43用于形成围绕第二过孔150的缓壁151。如图11B所示，公共电极层15的第二过孔150的周围上方对应于狭缝43。本申请的狭缝43作为半色调掩膜板边缘弱遮光带，以降低靠近孔边缘光刻胶的厚度。
进一步说，由于半色调掩膜板4上的狭缝43，会有部分光透过狭缝43，并在光与其下方的膜层界面发生反射，于是不同于现有技术中不带有狭缝的掩膜板而使得过孔坡度较陡的情况，使得本申请涂布在公共电极层15及第三金属层31上的光刻胶层40，在对应第一过孔140的周围形成了一段坡度角较缓的过孔坡度。
具体地，步骤S50的光刻工艺包括：在公共电极层15及第三金属层31上涂布光刻胶层40，并进行曝光显影，此时，第三金属层31对应于半色调掩膜板的不透光区(即成膜区)，公共电极152对应于半色调掩膜板的半透光区(即成膜区)，而公共电极层15的挖孔区和所述显示区域(即像素区域)***对应半色调掩膜板的透光区(即成孔区)。之后，进行第一次刻蚀，使对应所述显示区域***及公共电极层15的挖孔区的第三金属层31被刻蚀；接着，进行灰化工艺，将所述刻蚀后残留的光刻胶灰化去掉；之后，进行第二次刻蚀，将无第三金属层31图形位置的公共电极层15刻蚀，从而形成公共电极层15的第二过孔150；最后，进行第三次刻蚀，将对应于半透光区的第三金属层31刻蚀，留下半透光区下的公共电极图形，以及被光刻胶保护的第三金属层31及第三金属层31下方的公共电极152图形；之后，将第三金属层31上的光刻胶去除，从而完成步骤S50的光刻工艺。此外，在制备完第二过孔150的过程中，同时在对应于第一相对过孔140a的上方形成第二相对过孔150a，其连通于第一相对过孔140a(如图9所示)。
通过上述步骤，公共电极层15的缓壁151的底缘与第一过孔140的顶缘之间的间距小于2.5微米，且第二过孔150在基板10的正投影大于并覆盖第一过孔140在基板10的正投影(如图2所示)。换句话说，本申请利用具有狭缝的半色调掩膜板对第三金属层31及公共电极层15进行光刻工艺，亦即，对公共电极层15的挖孔区新增光罩光学补正，从而优化公共电极的第三过孔边缘的光刻胶形貌，减小孔边缘的光刻胶厚度，降低孔边缘光刻胶堆积掉落有机膜层孔内风险。
步骤S60：沉积第二钝化层，并覆盖第一过孔、所述有机膜层及所述公共电极层。具体地，如图10所示，通过CVD工艺在基板10上沉积第二钝化层16，其材料可为氮化硅。
步骤S70：利用光刻工艺图形化所述第二钝化层，并形成第三过孔及通孔。具体地，如图10所示，通孔162显露部分公共电极15。第一过孔140、第二过孔150及第三过孔160共同定义第一连通孔101，且所述第一连通孔101延伸至第一钝化层13，并穿透部分第一钝化层13，以显露所述薄膜晶体管T的漏极213。此外，在形成第三过孔160的过程中，同时形成在第二钝化层16对应第二相对过孔150a的第三相对过孔160a。如图10所示，第一相对过孔140a、第二相对过孔150a及第三相对过孔160a共同形成第二连通孔102。
此外，制备完成的第二钝化层16还包括包覆壁161。所述包覆壁161沿第一连通孔101设置，并由上往下朝第一过孔140的底部内倾斜，以覆盖所述第一过孔140的孔壁及所述第二过孔150的缓壁151。
步骤S80：在所述第二钝化层上沉积像素电极层。
步骤S90：利用光刻工艺图形化所述像素电极层，以形成像素电极，且所述像素电极通过所述第一连通孔连接所述薄膜晶体管的源极。具体地，如图2所示，通过PVD工艺在基板10上沉积并图形化像素电极层17，以形成像素电极171。如图2所示，像素电极171通过第一连通孔101连接薄膜晶体管T的漏极213，并通过所述通孔162连接公共电极152。
续请参阅图2，第二连通孔102穿透第二钝化层16、公共电极层15、有机膜层14及部分所述第一钝化层13以显露所述第二金属走线212，其中所述像素电极171通过所述第二连通孔102连接第二金属层21的第二金属走线212(即数据线)及第一金属层11的第一金属走线112(即栅线)。
综上所述，本申请提供一种阵列基板及其制作方法，利用具有狭缝的半色调掩膜板对第三金属层及公共电极层进行光刻工艺，从而对公共电极层的挖孔区新增光罩光学补正，优化公共电极的过孔边缘的光刻胶形貌，减小孔边缘的光刻胶厚度，并可实现在公共电极具有较小的过孔边缘(安全距离)的条件下，即可提供足够空间降低过孔边缘光刻胶堆积掉落有机膜层孔内风险，有效解决传统制程要求的安全距离相当大，造成所需空间加大，从而减小开口区面积，降低穿透率，使得液晶显示屏功耗增加、显示效果变差的技术问题。此外，通过第三金属层的设计，可以减小公共电极的电阻，并可有效减小栅线与数据线的信号扰动造成对公共电极构成的电容的耦合作用。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板的制作方法，所述阵列基板包括基板、设在所述基板上的第一金属层、第二金属层、第一金属走线、第二金属走线及薄膜晶体管，其特征在于，包括：
在所述基板上沉积第一钝化层，所述第一钝化层覆盖所述薄膜晶体管；
在所述第一钝化层上沉积有机膜层；
利用光刻工艺图形化所述有机膜层，并形成第一过孔，且所述第一过孔对应于所述薄膜晶体管上方；
在所述有机膜层上沉积公共电极层；
利用半色调掩膜板对所述公共电极层进行光刻工艺，以形成公共电极及对应于所述第一过孔的第二过孔，所述公共电极在相邻所述第二过孔处形成有缓壁，其中所述半色调掩膜板包括至少一成孔区及至少一狭缝，所述狭缝围绕并间隔于所述成孔区设置，所述成孔区对应所述第二过孔，且所述狭缝对应所述缓壁，其中所述缓壁的底缘与所述第一过孔的顶缘之间具有间距，且所述缓壁的底缘与所述第一过孔的顶缘之间的间距小于2.5微米；
沉积第二钝化层，并覆盖第一过孔、所述有机膜层及所述公共电极层；
利用光刻工艺图形化所述第二钝化层，并形成第三过孔及通孔，其中所述通孔显露部分所述公共电极，且所述第一过孔、第二过孔及第三过孔共同定义第一连通孔，所述第一连通孔延伸至所述第一钝化层，并穿透部分所述第一钝化层，所述第一连通孔显露部分所述薄膜晶体管；
在所述第二钝化层上沉积像素电极层；以及
利用光刻工艺图形化所述像素电极层，以形成像素电极，所述像素电极层通过所述第一连通孔连接所述薄膜晶体管，及通过所述通孔连接所述公共电极。
2.如权利要求1所述的阵列基板的制作方法，其特征在于，在所述有机膜层上沉积公共电极层的步骤还包括：
在所述公共电极层上沉积第三金属层；及
利用所述半色调掩膜板对所述公共电极层及所述第三金属层进行多道光刻工艺，以图形化所述公共电极层及所述第三金属层。
3.如权利要求1所述的阵列基板的制作方法，其特征在于，所述半色调掩膜板还包括成膜区，且所述狭缝位于所述成膜区及所述成孔区之间，其中所述成膜区用于形成所述公共电极，所述成孔区用以形成所述第二过孔，且所述狭缝用于形成围绕所述第二过孔的缓壁。
4.如权利要求1所述的阵列基板的制作方法，其特征在于，在沉积所述第一钝化层的步骤前还包括形成所述薄膜晶体管的步骤，其中所述形成所述薄膜晶体管的步骤包括：
在所述基板上形成所述第一金属层，且所述第一金属层包括栅极及第一金属走线；
在所述基板及所述第一金属层上沉积栅极绝缘层；
在所述栅极绝缘层形成位于所述栅极上方的有源层；
利用光刻工艺在所述栅极绝缘层上形成接触孔，以暴露所述第一金属走线；
在所述有源层及所述栅极绝缘层上沉积第二金属层；以及
利用光刻工艺在所述第二金属层形成源极、漏极及第二金属走线，其中所述第二金属走线通过所述接触孔连接所述第一金属走线。
5.如权利要求4所述的阵列基板的制作方法，其特征在于，所述阵列基板的制作方法还包括：
在所述第二钝化层对应所述第二金属走线的上方形成第二连通孔，所述第二连通孔穿透所述第二钝化层、所述公共电极层、所述有机膜层及部分所述第一钝化层以显露所述第二金属走线，其中所述像素电极层通过所述第二连通孔连接所述第二金属走线及所述第一金属走线。
6.一种阵列基板，其特征在于，所述阵列基板根据权利要求1～5任一所述的阵列基板的制备方法制得，所述阵列基板包括基板、设在所述基板上的第一金属层、第二金属层、第一金属走线、第二金属走线及薄膜晶体管，所述阵列基板还包括：
第一钝化层，覆盖所述薄膜晶体管；
有机膜层，设在所述第一钝化层上，并包括第一过孔，且所述第一过孔位于所述薄膜晶体管上方；
公共电极，设在所述有机膜层上，包括第二过孔及围绕所述第二过孔的缓壁，所述第二过孔连通所述第一过孔，且所述缓壁的底缘与所述第一过孔的顶缘之间具有间距；
第二钝化层，覆盖所述公共电极及所述有机膜层，并包括连通所述第二过孔的第三过孔，及通孔，其中所述通孔显露部分所述公共电极，且所述第一过孔、第二过孔及第三过孔共同定义第一连通孔，所述第一连通孔延伸至所述第一钝化层，并穿透部分所述第一钝化层，以显露部分所述薄膜晶体管；以及
像素电极层，设在所述第二钝化层上，通过所述第一连通孔连接所述薄膜晶体管，及通过所述通孔连接所述公共电极；
其中，所述第二过孔的缓壁的底缘与所述第一过孔的顶缘之间的所述间距小于2.5微米。
7.如权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括第三金属层，所述第三金属层设在所述公共电极上，并接触所述公共电极。
8.如权利要求6所述的阵列基板，其特征在于，所述第二过孔在所述基板的正投影大于并覆盖所述第一过孔在所述基板的正投影，所述第二钝化层还包括包覆壁，其中所述包覆壁沿所述第一连通孔设置，并覆盖所述第一过孔的孔壁及所述第二过孔的缓壁。
9.如权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括第二连通孔，所述第二连通孔位于所述第二金属走线上，并穿透所述第二钝化层、所述公共电极、所述有机膜层及部分所述第一钝化层，所述第二连通孔显露所述第二金属走线，其中所述像素电极通过所述第二连通孔连接所述第二金属走线，所述第三金属层通过所述公共电极和所述像素电极层由第二连通孔电性连接于第二金属走线。
10.如权利要求6所述的阵列基板，其特征在于，所述第一金属层包括栅线，所述第二金属层包括数据线，所述栅线及所述数据线之间定义有多个像素区域，其中所述像素电极层包括多个相互间隔设置于所述像素区域的像素电极，所述公共电极为块状，并覆盖所述像素区域。
CN202111491101.XA 2021-12-08 2021-12-08 阵列基板及其制作方法 Active CN114137771B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202111491101.XA CN114137771B (zh) 2021-12-08 2021-12-08 阵列基板及其制作方法
PCT/CN2021/138862 WO2023103013A1 (zh) 2021-12-08 2021-12-16 阵列基板及其制作方法
JP2021576398A JP7487238B2 (ja) 2021-12-08 2021-12-16 アレイ基板及びその製造方法
US17/621,290 US20240036423A1 (en) 2021-12-08 2021-12-16 Array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111491101.XA CN114137771B (zh) 2021-12-08 2021-12-08 阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN114137771A CN114137771A (zh) 2022-03-04
CN114137771B true CN114137771B (zh) 2023-08-01

Family

ID=80384981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111491101.XA Active CN114137771B (zh) 2021-12-08 2021-12-08 阵列基板及其制作方法

Country Status (4)

Country Link
US (1) US20240036423A1 (zh)
JP (1) JP7487238B2 (zh)
CN (1) CN114137771B (zh)
WO (1) WO2023103013A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060113118A (ko) * 2005-04-29 2006-11-02 엘지.필립스 엘시디 주식회사 액정표시장치용 광학 마스크
KR20080056387A (ko) * 2006-12-18 2008-06-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP2008304743A (ja) * 2007-06-08 2008-12-18 Epson Imaging Devices Corp 反射板を有する表示パネルの製造方法
CN103676465A (zh) * 2013-12-24 2014-03-26 合肥京东方光电科技有限公司 用于在有机绝缘膜中形成过孔的掩膜板和方法
WO2016106841A1 (zh) * 2014-12-31 2016-07-07 深圳市华星光电技术有限公司 一种阵列基板的制造方法及触摸屏

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002323706A (ja) * 2001-02-23 2002-11-08 Nec Corp 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法
KR100413668B1 (ko) * 2001-03-29 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
US20060240359A1 (en) * 2005-04-22 2006-10-26 Chih-Hung Liu Patterning process and contact structure
US8279388B2 (en) * 2005-08-26 2012-10-02 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
KR101266273B1 (ko) * 2006-06-30 2013-05-22 엘지디스플레이 주식회사 액정표시소자의 제조방법
JP4907245B2 (ja) 2006-07-07 2012-03-28 株式会社 日立ディスプレイズ 半透過型液晶表示装置
JP5408914B2 (ja) 2008-07-03 2014-02-05 株式会社ジャパンディスプレイ 液晶表示パネル
CN101738846B (zh) * 2008-11-17 2012-02-29 北京京东方光电科技有限公司 掩模板及其制备方法
WO2010086920A1 (ja) * 2009-01-30 2010-08-05 シャープ株式会社 表示装置の製造方法
KR101250319B1 (ko) * 2009-10-06 2013-04-03 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR101604650B1 (ko) * 2009-10-27 2016-03-28 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 표시패널의 제조 방법
KR101753802B1 (ko) 2010-09-20 2017-07-04 엘지디스플레이 주식회사 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
US8546048B2 (en) * 2010-10-29 2013-10-01 Skyworks Solutions, Inc. Forming sloped resist, via, and metal conductor structures using banded reticle structures
US9720295B2 (en) 2011-09-27 2017-08-01 Lg Display Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101622655B1 (ko) * 2012-03-14 2016-05-19 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101325325B1 (ko) * 2012-11-30 2013-11-08 엘지디스플레이 주식회사 액정표시장치와 그 제조 방법
KR102104356B1 (ko) 2012-12-24 2020-04-24 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR102040084B1 (ko) * 2013-03-25 2019-11-05 삼성디스플레이 주식회사 표시 장치
KR102098712B1 (ko) * 2013-07-16 2020-04-09 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN104345544B (zh) * 2013-07-31 2016-08-31 北京京东方光电科技有限公司 掩膜板
KR20150036940A (ko) * 2013-09-30 2015-04-08 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR102356342B1 (ko) * 2015-06-08 2022-01-27 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
CN104934449B (zh) * 2015-07-16 2017-12-05 京东方科技集团股份有限公司 显示基板及其制作方法以及显示装置
KR102420398B1 (ko) * 2015-11-24 2022-07-14 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법
KR102547501B1 (ko) * 2016-04-28 2023-06-26 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
JP2017219615A (ja) * 2016-06-06 2017-12-14 株式会社ジャパンディスプレイ 液晶表示装置
KR102652674B1 (ko) * 2016-10-31 2024-03-29 엘지디스플레이 주식회사 초고 해상도 액정 표시장치
KR102484185B1 (ko) * 2016-10-31 2023-01-04 엘지디스플레이 주식회사 게이트 구동 회로와 이를 이용한 표시장치
CN107240590B (zh) * 2017-07-24 2020-01-17 武汉华星光电技术有限公司 阵列基板及其制作方法
CN108153021B (zh) * 2018-01-04 2020-11-24 昆山龙腾光电股份有限公司 阵列基板、显示装置及阵列基板的制作方法
JP7046705B2 (ja) * 2018-04-27 2022-04-04 株式会社ジャパンディスプレイ 表示装置
CN109101138A (zh) * 2018-08-21 2018-12-28 武汉华星光电半导体显示技术有限公司 阵列基板及显示面板
CN111341849B (zh) * 2020-03-05 2022-04-12 合肥京东方光电科技有限公司 显示基板及其制备方法、显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060113118A (ko) * 2005-04-29 2006-11-02 엘지.필립스 엘시디 주식회사 액정표시장치용 광학 마스크
KR20080056387A (ko) * 2006-12-18 2008-06-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP2008304743A (ja) * 2007-06-08 2008-12-18 Epson Imaging Devices Corp 反射板を有する表示パネルの製造方法
CN103676465A (zh) * 2013-12-24 2014-03-26 合肥京东方光电科技有限公司 用于在有机绝缘膜中形成过孔的掩膜板和方法
WO2016106841A1 (zh) * 2014-12-31 2016-07-07 深圳市华星光电技术有限公司 一种阵列基板的制造方法及触摸屏

Also Published As

Publication number Publication date
JP7487238B2 (ja) 2024-05-20
WO2023103013A1 (zh) 2023-06-15
JP2024502214A (ja) 2024-01-18
CN114137771A (zh) 2022-03-04
US20240036423A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
EP2565917B1 (en) Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display
US11991905B2 (en) Display substrate and display device
US7130003B2 (en) Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same
WO2017202256A1 (zh) 阵列基板、显示装置及制备方法
US10056414B2 (en) Thin film transistor array substrate having black matrix formed in non-display zone and common electrode formed in display zone
KR100925458B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101221261B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20160055013A (ko) 터치 패널, 이의 제조 방법 및 터치 패널 일체형 유기 발광 표시 장치
JP2012103697A (ja) アレイ基板及び液晶ディスプレイ
US12010885B2 (en) Display substrate and display apparatus
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP4278034B2 (ja) 表示装置用基板及びその製造方法及びそれを備えた表示装置
KR20100005454A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
WO2013143321A1 (zh) 阵列基板及其制造方法和显示装置
WO2014183420A1 (zh) 一种阵列基板及其制作方法和显示面板
CN113687548B (zh) 阵列基板及其制作方法、以及显示面板
KR101294691B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100940569B1 (ko) 박막 트랜지스터 기판
KR20060133818A (ko) 광 마스크와 박막 트랜지스터 기판의 제조 방법 및 그에의해 제조된 박막 트랜지스터 기판
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
CN114137771B (zh) 阵列基板及其制作方法
JP4072015B2 (ja) 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置
JP2001021916A (ja) マトリクスアレイ基板
KR101180273B1 (ko) 액정표시장치용 어레이 기판의 제조방법
WO2024139563A1 (zh) 显示面板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant