CN114093929A - 一种应用于mps二极管的外延片结构及mps二极管 - Google Patents
一种应用于mps二极管的外延片结构及mps二极管 Download PDFInfo
- Publication number
- CN114093929A CN114093929A CN202111343385.8A CN202111343385A CN114093929A CN 114093929 A CN114093929 A CN 114093929A CN 202111343385 A CN202111343385 A CN 202111343385A CN 114093929 A CN114093929 A CN 114093929A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- layer
- mps diode
- epitaxial
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 229910052785 arsenic Inorganic materials 0.000 claims description 12
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims description 11
- 239000011574 phosphorus Substances 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 7
- -1 boron ions Chemical class 0.000 claims description 7
- 229910001449 indium ion Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 10
- 239000000969 carrier Substances 0.000 description 26
- 238000000034 method Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体领域，提供了一种应用于MPS二极管的外延片结构及MPS二极管，外延片结构包括依序层叠设置的第一外延层、第二外延层以及第三外延层；其中第一外延层的掺杂浓度大于第二外延层的掺杂浓度，第二外延层的掺杂浓度大于第三外延层的掺杂浓度；且第三外延层与MPS二极管的阳极金属层接触，第一外延层与MPS二极管的阴极金属层接触；MPS二极管的漂移掺杂区设于第三外延层中，且与第二外延层和阳极金属层接触，在MPS二极管正向开启时，MPS二极管电阻率低，当反向开启时，第二外延层和第三外延层呈现高电阻状态，可降低阳极金属层下方的表面电场强度分布，解决了MPS的漏电流较大的问题。
Description
技术领域
本申请属于半导体技术领域，尤其涉及一种应用于MPS二极管的外延片结构及MPS二极管。
背景技术
随着功率半导体器件开关速度的提高，对于主功率开关器件并联起，箝位或缓冲作用的快速二极管提出了较高的要求，要求二极管在具有超快和超软恢复特性的同时，又要具有尽量低的正向导通损耗，以减少芯片的自身发热量实现节能，也能有效提高芯片的高温工作特性，融合PIN/肖特基即MPS结构能有效解决普通二极管软度不够的问题，MPS二极管是由普通的PIN二极管和增加的肖特基区域组成的快速恢复二极管，在MPS二极管结构中，由于引入了肖特基结构，降低了阳极的注入效率即注入的空穴浓度，在反向恢复过程中需要抽出的空穴较少，因此MPS二极管的软度较高。
但由于肖特基区域不耐高电压，而肖特基区域在MPS二极管开启时会处于电场强度较大的区域，因此导致了MPS二极管的漏电流较大，功耗高的问题。
发明内容
为了解决MPS二极管漏电流较大，功耗高的问题，本申请一方面提供了一种应用于MPS二极管的外延片结构。
在一个实施例中，所述外延片结构包括：
依序层叠设置的第一外延层、第二外延层以及第三外延层；
所述第一外延层的掺杂浓度大于所述第二外延层的掺杂浓度，所述第二外延层的掺杂浓度大于所述第三外延层的掺杂浓度；
其中，所述第三外延层与所述MPS二极管的阳极金属层接触，所述第一外延层与所述MPS二极管的阴极金属层接触；所述MPS二极管的漂移掺杂区设于所述第三外延层中，且与所述第二外延层和所述阳极金属层接触。
在一个实施例中，所述第三外延层的厚度小于所述第二外延层的厚度。
在一个实施例中，所述漂移掺杂区埋入所述第二外延层的深度大于所述第三外延层的厚度。
在一个实施例中，所述第三外延层的厚度为1-5um。
在一个实施例中，所述第一外延层的掺杂元素和所述第二外延层的掺杂元素为磷元素，所述第三外延层的掺杂元素为砷元素。
本申请还提供了一种MPS二极管，包括：阳极金属层、第一外延层、第二外延层、第三外延层、阴极金属层以及漂移掺杂区；
所述阳极金属层、所述第一外延层、所述第二外延层以、所述第三外延层以及所述阴极金属层层叠设置；
所述第一外延层的掺杂浓度大于所述第二外延层的掺杂浓度，所述第二外延层的掺杂浓度大于所述第三外延层的掺杂浓度；
其中，所述漂移掺杂区设于所述第三外延层中，且与所述第二外延层和所述阳极金属层接触。
在一个实施例中，所述MPS二极管还包括钝化层，所述钝化层与所述第三外延层、所述漂移掺杂区接触，且位于所述MPS二极管的边缘位置。
在一个实施例中，所述钝化层的材质为二氧化硅。
在一个实施例中，所述漂移掺杂区间隔镶入所述第三外延层中，且所述漂移掺杂区的上表面与所述阳极金属层接触，下表面与所述第二外延层接触。
在一个实施例中，所述漂移掺杂区掺杂的元素有硼离子、铟离子或硼离子和铟离子的组合中的任意一种。
本发明提供了一种应用于MPS二极管的外延片结构及MPS二极管，外延片结构包括依序层叠设置的第一外延层、第二外延层以及第三外延层；其中第一外延层的掺杂浓度大于第二外延层的掺杂浓度，第二外延层的掺杂浓度大于第三外延层的掺杂浓度；且第三外延层与MPS二极管的阳极金属层接触，第一外延层与MPS二极管的阴极金属层接触；MPS二极管的漂移掺杂区设于第三外延层中，且与第二外延层和阳极金属层接触，在MPS二极管正向开启时，MPS二极管电阻率低，当反向开启时，第二外延层和第三外延层呈现高电阻状态，可降低阳极金属层下方的表面电场强度分布，解决了MPS的漏电流较大的问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实施例提供的一种MPS二极管的结构图；
图2为本实施例提供的一种应用于MPS二极管的外延片结构图；
图3为本实施例提供的一种MPS二极管的结构图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“包括”以及它们任何变形，意图在于覆盖不排他的包含。例如包含一系列步骤或单元的过程、方法或***、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。此外，术语“第一”、“第二”和“第三”等是用于区别不同对象，而非用于描述特定顺序。
在功率***中，PIN二极管和肖特基二极管是最常用的两种功率整流器，肖特基二极管的内部结构是以N型半导体为衬底，在上面形成以砷作掺杂元素的N-外延层，而阳极用铝制成阻挡层，当肖特基二极管正向导通时，肖特基势垒层变窄，内阻变小，当肖特基二极管反向导通时，肖特基势垒变宽，内阻变大，肖特基二极管仅使用电子输送电荷，在势垒外侧无过剩少数载流子的积累，因此肖特基二极管比普通的二极管有更快的开关速度，然而肖特基二极管的击穿电压低，并不适合功率***在高压时的应用；PIN二极管在正向导通时储存在漂移区的大量电荷会引起PIN二极管较长的反向恢复时间，导致PIN二极管的软度低，不利于功率***的快速开关状态，可以通过减少漂移区的少数载流子的寿命来提高PIN二极管的软度，但会造成正向压降和反向漏电流的增加。
为了解决二极管软度低和反向击穿电压低的问题，将PN结集成在肖特基结构中形成MPS(混合PIN/肖特基)二极管，融合了肖特基二极管和PIN二极管的优点，在MPS二极管从正向导通变为反向导通时，反向电压将少子空穴输入到肖特基接触区域，并从金属中注入大量电子进入到肖特基接触区域与空穴复合，为少数载流子的复合消失提供快速通道，因此MPS二极管的特性具有较快的恢复时间也就是软度，另外，与普通的二极管相比，MPS二极管的储存少子数量大量减少，使得复合时间缩短，提高了MPS二极管的软度。但一般的MPS二极管在肖特基接触区域的电场强度较大，导致MPS二极管具有不耐高压，漏电流大的问题。
为了解决上述技术问题，本实施例提供了一种应用于MPS二极管的外延片结构，外延片结构包括了第一外延层、第二外延层、第三外延层，其中，第一外延层的掺杂浓度大于第二外延层的掺杂浓度，第二外延层的掺杂浓度大于第三外延层的掺杂浓度；第三外延层与MPS二极管的阳极金属层接触，第一外延层与MPS二极管的阴极金属层接触；MPS二极管的漂移掺杂区设于第三外延层中，且与第二外延层和阳极金属层接触。
具体的，结合图1所示，第一外延层100设置于第二外延层200的下面，第一外延层100掺杂有第一导电类型元素且掺杂浓度大于第二外延层200的掺杂浓度；第二外延层200设置于第三外延层300的下面，第二外延层200掺杂浓度大于第三外延层300的掺杂浓度；第三外延层300与阳极金属层500接触，第一外延层100的下表面与阴极金属层600接触。
在本实施例中，阳极金属层500和阴极金属层使用钼或铝材料制成，漂移掺杂区400与第三外延层300形成耗尽层，当耗尽层两端加上正向电压即阳极金属层500连接电源正极，阴极金属层600连接电源负极时，漂移掺杂区400和第一外延层100向第三外延层300和第二外延层200注入少数载流子，第三外延层300和第二外延层200中的未复合载流子变多，从而达到耗尽层变窄，内阻变小的目的，此时MPS二极管呈导通状态，当耗尽层两端加上负向电压时，少数载流子被调离第二外延层200和第三外延层300，由于第三外延层300中缺少载流子，导致耗尽层变宽，MPS二极管内阻变大，此时MPS二极管呈关断状态。第一外延层100与阴极金属层接触形成欧姆接触层，欧姆接触层可降低阴极的接触电阻。
在本实施例中，MPS二极管受到正向施加的电压时，由于第三外延层300被注入漂移掺杂区400中的少数载流子，耗尽层变窄，因此第三外延层300对MPS二极管正向导通时压降的影响较小，而当MPS二极管在反向施加电压时，由于第三外延层300的少数载流子被抽走，因此第三外延层300与阳极金属层500之间的耗尽层变宽，势垒升高，肖特基接触层下方的表面电场强度将有效降低，从而改善MPS二极管在不耐高压和反向漏电流较大的问题，此处的肖特基接触层是指阳极金属层500与第三外延层300相接触的区域。
在一个实施例中，第三外延层的厚度小于第二外延层的厚度。
具体的，参见图1所示，第三外延层300的厚度小于第二外延层200的厚度，在MPS二极管受到正向施加的电压时，由于第三外延层300被注入少数载流子，肖特基接触区的势垒层变窄，因此第三外延层300对MPS二极管正向导通时压降的影响较小，而第三外延层300的厚度较小，因此第三外延层300对MPS二极管造成的压降较小，不影响MPS二极管的正向导通特性。
在一个实施例中，继续结合图1所示，漂移掺杂区400埋入第二外延层200的深度大于第三外延层300的厚度。
具体的，在本实施例中，漂移掺杂区400埋入第二外延层200的深度大于第三外延层300的厚度，此时漂移掺杂区400与第二外延层200和第三外延层300进行接触，当MPS二极管受到正向施加的电压时，漂移掺杂区400的少数载流子将流向第二外延层200与第三外延层300，漂移掺杂区400与第二外延层200、第三外延层300之间的耗尽层将变窄，此时MPS二极管呈导通状态，当MPS二极管受到反向施加的电压时，少数载流子流向电源正极，此时漂移掺杂区400与第二外延层200、第三外延层300之间的耗尽层将变宽，势垒变高，阻止MPS二极管的导通，此时MPS二极管呈关断状态。
在本实施例中，第二外延层200和第三外延层300都参与到MPS二极管的导通与关断过程中，漂移掺杂区400同时与第二外延层200和第三外延层300接触，可同时对第二外延层200和第三外延层300之间的耗尽层进行调控以达到MPS二极管的开关特性。
在一个实施例中，第三外延层的厚度为1-5um。
例如，在一个具体实施例中，第三外延层的厚度为3um，MPS二极管受到正向电压时，第三外延层由于是薄层外延层，当漂移掺杂区流入少数载流子时，第三外延层的耗尽层将会在极少的少数载流子的情况下导通，因此薄层的第三外延层能减小对MPS二极管压降的影响。
在一个实施例中，第一外延层、第二外延层和第三外延层掺杂有磷元素、砷元素或磷元素与砷元素的组合中的任意一种。
具体的，结合图2所示，第一外延层100掺杂有磷元素、砷元素或磷元素与砷元素的结合中的任意一种，第一外延层100为N+型半导体，第一外延层100与阴极金属层接触，接触区域为欧姆接触层，可降低阴极的接触电阻。
第二外延层200掺杂有磷元素、砷元素或磷元素与砷元素的结合中的任意一种，第二外延层200为N型半导体，作为PN结的阴极，在MPS二极管接通正向电压时，第二外延层200接收到从第一外延层100和MPS二极管中的P+漂移区中输出的少数载流子，第二外延层200与第一外延层100之间的耗尽层、第二外延层200与P+漂移区之间的耗尽层的宽度减小，MPS二极管导通，MPS二极管接反向电压时，由于第二外延层200中的少数载流子的流出，第二外延层200与第一外延层100之间的耗尽层、第二外延层200与P+漂移区之间的耗尽层的宽度增大，从而导致MPS二极管关断。
第三外延层300掺杂有磷元素、砷元素或磷元素与砷元素的结合中的任意一种，第三外延层300为N-型半导体，在MPS二极管接通正向电压时，第三外延层300也会被注入少数载流子，因此不会对MPS二极管的导通产生影响，当MPS二极管接通正向电压时，第三外延层300和第二外延层200都会被抽离出少数载流子，但第三外延层300的掺杂浓度小于第二外延层200的掺杂浓度，因此第三外延层300与P+漂移区之间的耗尽层宽度大于第二外延层200与P+漂移区之间的耗尽层宽度，电阻率比第二外延层200大，因此能降低肖特基接触层下方的电场强度分布，减少MPS二极管的漏电流。
在本实施例中，第三外延层300掺杂有与第二外延层200、第一外延层100相同的元素能不影响MPS二极管受到正向电压作用时的性能，而且能在MPS二极管接反向电压时降低肖特基接触层下方的电场强度分布，从而提高了MPS二极管的击穿电压和减小MPS二极管在反向接通时的漏电流。
本发明在第二方面提供了一种MPS二极管，参见图1所示，MPS二极管包括阳极金属层500、第一外延层100、第二外延层200、第三外延层300、阴极金属层600以及漂移掺杂区400；其中，阳极金属层500、第一外延层100、第二外延层200、第三外延层300以及阴极金属层600层叠设置；第一外延层100的掺杂浓度大于第二外延层200的掺杂浓度，第二外延层200的掺杂浓度大于第三外延层300的掺杂浓度；其中，漂移掺杂区400设于第三外延层300中，且与第二外延层200和阳极金属层500接触。
具体的，在本实施例中，漂移掺杂区400与第三外延层300成耗尽层，当肖特基势垒两端加上正向电压即阳极金属层500连接电源正极，阴极金属层600连接电源负极时，漂移掺杂区400和第一外延层100向第三外延层300和第二外延层200注入少数载流子，第三外延层300和第二外延层200中的未复合载流子变多，从而达到耗尽层变窄，内阻变小的目的，此时MPS二极管呈导通状态，当耗尽层两端加上负向电压时，少数载流子被调离第二外延层200和第三外延层300，由于第三外延层300中缺少载流子，导致耗尽层变宽，MPS二极管内阻变大，此时MPS二极管呈关断状态。第一外延层100与阴极金属层600接触形成欧姆接触层，欧姆接触层可降低阴极的接触电阻。
在本实施例中，MPS二极管中的第三外延层300的掺杂浓度小于第二外延层200的掺杂浓度，因此在MPS二极管受到反向电压时，第三外延层300与漂移掺杂区400之间的耗尽层宽度大于第二外延层200与P+漂移区之间的耗尽层宽度，电阻率比第二外延层200大，因此能降低肖特基接触层下方的电场强度分布，减少MPS二极管的漏电流。
在一个实施例中，参见图3所示，MPS二极管还包括钝化层700，钝化层700与第三外延层300、漂移掺杂区400接触，且位于MPS二极管的边缘位置。
具体的，继续参见图3所示，钝化层700设置于第三外延层300上表面，且与第三外延层300、漂移掺杂区400和阳极金属层500接触，可对MPS二极管边缘的区域的电荷进行吸收，从而消除MPS二极管边缘的区域的电场，提高MPS二极管的耐压特性。
在一个实施例中，钝化层的材质为二氧化硅。
在一个实施例中，漂移掺杂区间隔嵌入第三外延层中，且漂移掺杂区的上表面与阳极金属层接触，下表面与第二外延层接触。
具体的，参见图1所示，漂移掺杂区400嵌入到第三外延层300中，且下部分嵌入第二外延层200中，漂移掺杂区400同时与阳极金属层500、第三外延层300和第二外延层200接触，并与第二外延层200、第一外延层100构成PIN型二极管。
在本实施例中，当阳极金属层500外接正电压源，阴极金属层600外接负电压源时，漂移掺杂区400中的少数载流子流向第三外延层300和第二外延层200，从而导致漂移掺杂区400与第三外延层300和第二外延层200之间的势垒降低，减少MPS二极管的压降，在阳极金属层500外接负电压源，阴极金属层600外接正电压源时，漂移掺杂区400抽离流入到第三外延层300和第二外延层200中的少数载流子，从而导致漂移掺杂区400与第三外延层300和第二外延层200之间的势垒升高，MPS二极管不进行导通。
在一个实施例中，漂移掺杂区掺杂的元素有硼离子、铟离子或硼离子和铟离子的组合中的任意一种。
在本实施例中，结合图1所示，漂移掺杂区400掺杂的元素有硼离子、铟离子或硼离子和铟离子的组合的任意一种从而形成P+型半导体，而漂移掺杂区400与第二外延层200、第一外延层形成PIN二极管，PIN二极管受正向电压时，PIN二极管的阳极注入空穴到漂移掺杂区400和第二外延层200构成的P+N结，PIN二极管的阴极注入电子到第二外延层200与第一外延层构成的NN+结，电子和空穴在N型半导体内进行复合，当电子和空穴流入达到相等时，流过PIN二极管的电流达到平衡，而N型半导体内具有大量的载流子，因此N型半导体内的电阻变低，从而使得MPS半导体的灵敏度变高。
外延片结构包括依序层叠设置的第一外延层、第二外延层以及第三外延层；其中第一外延层的掺杂浓度大于第二外延层的掺杂浓度，第二外延层的掺杂浓度大于第三外延层的掺杂浓度；且第三外延层与MPS二极管的阳极金属层接触，第一外延层与MPS二极管的阴极金属层接触；MPS二极管的漂移掺杂区设于第三外延层中，且与第二外延层和阳极金属层接触，在MPS二极管正向开启时，MPS二极管电阻率低，当反向开启时，第二外延层和第三外延层呈现高电阻状态，可降低阳极金属层下方的表面电场强度分布，解决了MPS的漏电流较大的问题。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述***中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (10)
1.一种应用于MPS二极管的外延片结构，其特征在于，所述外延片结构包括：
依序层叠设置的第一外延层、第二外延层以及第三外延层；
所述第一外延层的掺杂浓度大于所述第二外延层的掺杂浓度，所述第二外延层的掺杂浓度大于所述第三外延层的掺杂浓度；
其中，所述第三外延层与所述MPS二极管的阳极金属层接触，所述第一外延层与所述MPS二极管的阴极金属层接触；所述MPS二极管的漂移掺杂区设于所述第三外延层中，且与所述第二外延层和所述阳极金属层接触。
2.如权利要求1所述的外延片结构，其特征在于，其特征在于，所述第三外延层的厚度小于所述第二外延层的厚度。
3.如权利要求1所述的外延片结构，其特征在于，所述漂移掺杂区埋入所述第二外延层的深度大于所述第三外延层的厚度。
4.如权利要求1所述的外延片结构，其特征在于，所述第三外延层的厚度为1-5um。
5.如权利要求1所述的外延片结构，其特征在于，所述第一外延层、所述第二外延层和所述第三外延层掺杂有磷元素、砷元素或磷元素与砷元素的组合中的任意一种。
6.一种MPS二极管，其特征在于，包括：阳极金属层、第一外延层、第二外延层以、第三外延层、阴极金属层以及漂移掺杂区；
所述阳极金属层、所述第一外延层、所述第二外延层、所述第三外延层以及所述阴极金属层层叠设置；
所述第一外延层的掺杂浓度大于所述第二外延层的掺杂浓度，所述第二外延层的掺杂浓度大于所述第三外延层的掺杂浓度；
其中，所述漂移掺杂区设于所述第三外延层中，且与所述第二外延层和所述阳极金属层接触。
7.如权利要求6所述的MPS二极管，其特征在于，所述MPS二极管还包括钝化层，所述钝化层与第三外延层和所述漂移掺杂区接触，且位于所述MPS二极管的边缘位置。
8.如权利要求7所述的MPS二极管，其特征在于，所述钝化层的材质为二氧化硅。
9.如权利要求6所述的MPS二极管，其特征在于，所述漂移掺杂区间隔镶入所述第三外延层中，且所述漂移掺杂区的上表面与所述阳极金属层接触，下表面与所述第二外延层接触。
10.如权利要求6所述的MPS二极管，其特征在于，所述漂移掺杂区掺杂的元素有硼离子、铟离子或硼离子和铟离子的组合中的任意一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111343385.8A CN114093929A (zh) | 2021-11-13 | 2021-11-13 | 一种应用于mps二极管的外延片结构及mps二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111343385.8A CN114093929A (zh) | 2021-11-13 | 2021-11-13 | 一种应用于mps二极管的外延片结构及mps二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114093929A true CN114093929A (zh) | 2022-02-25 |
Family
ID=80300491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111343385.8A Pending CN114093929A (zh) | 2021-11-13 | 2021-11-13 | 一种应用于mps二极管的外延片结构及mps二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114093929A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115223868A (zh) * | 2022-09-15 | 2022-10-21 | 深圳芯能半导体技术有限公司 | 一种高压快恢复二极管及其制备方法 |
-
2021
- 2021-11-13 CN CN202111343385.8A patent/CN114093929A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115223868A (zh) * | 2022-09-15 | 2022-10-21 | 深圳芯能半导体技术有限公司 | 一种高压快恢复二极管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10566462B2 (en) | Bipolar semiconductor device and manufacturing method | |
| CN110061050B (zh) | 半导体器件和具有势垒区的绝缘栅双极型晶体管 | |
| JP6649183B2 (ja) | 半導体装置 | |
| JP2017022381A (ja) | スイッチング可能ダイオード領域およびスイッチング不能ダイオード領域を備えた半導体デバイス | |
| CN104779303A (zh) | 一种垂直型恒流二极管及其制造方法 | |
| JP3765950B2 (ja) | 半導体モジュール用の高電圧耐性を有する縁部構造体 | |
| CN111201611B (zh) | 具有高dv/dt能力的功率开关装置及制造这种装置的方法 | |
| US20210036166A1 (en) | MERGED PiN SCHOTTKY (MPS) DIODE WITH MULTIPLE CELL DESIGN AND MANUFACTURING METHOD THEREOF | |
| US10056501B2 (en) | Power diode with improved reverse-recovery immunity | |
| JP4088852B2 (ja) | ＳｉＣショットキーダイオード | |
| CN108155225B (zh) | 恒流器件及其制造方法 | |
| CN114242767A (zh) | 一种mps二极管的制备方法及mps二极管 | |
| CN111261724A (zh) | 一种SiC JBS器件的布局方法 | |
| US8242533B2 (en) | Lateral Schottky diode | |
| US11575001B2 (en) | Semiconductor device | |
| CN114093929A (zh) | 一种应用于mps二极管的外延片结构及mps二极管 | |
| CN109524458B (zh) | 半导体装置 | |
| US11195922B2 (en) | Silicon carbide semiconductor device | |
| CN210272376U (zh) | 半导体器件 | |
| CN216928597U (zh) | 一种应用于mps二极管的外延片结构及mps二极管 | |
| US9496332B1 (en) | Semiconductor device | |
| CN117038733A (zh) | 一种碳化硅芯片及制造方法 | |
| US9123557B2 (en) | Fast recovery rectifier | |
| JP7196265B2 (ja) | 半導体装置 | |
| US8648447B2 (en) | Semiconductor rectifier device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |