CN111201611B - 具有高dv/dt能力的功率开关装置及制造这种装置的方法 - Google Patents

具有高dv/dt能力的功率开关装置及制造这种装置的方法 Download PDF

Info

Publication number
CN111201611B
CN111201611B CN201880066126.5A CN201880066126A CN111201611B CN 111201611 B CN111201611 B CN 111201611B CN 201880066126 A CN201880066126 A CN 201880066126A CN 111201611 B CN111201611 B CN 111201611B
Authority
CN
China
Prior art keywords
source
gate
insulating layer
field insulating
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880066126.5A
Other languages
English (en)
Other versions
CN111201611A (zh
Inventor
张清纯
A·巴克莱伊
柳世衡
B·胡尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wofu Semiconductor Co ltd
Original Assignee
Wofu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wofu Semiconductor Co ltd filed Critical Wofu Semiconductor Co ltd
Priority to CN202311065457.6A priority Critical patent/CN117096190A/zh
Publication of CN111201611A publication Critical patent/CN111201611A/zh
Application granted granted Critical
Publication of CN111201611B publication Critical patent/CN111201611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

功率开关装置包括具有有源区和非有源区的半导体层结构。有源区包括多个单位单元，并且非有源区包括在半导体层结构上的场绝缘层和与半导体层结构相对地在场绝缘层上的栅极焊盘。栅极绝缘图案设在有源区和场绝缘层之间的半导体层结构上，并且至少一个源极/漏极触件被设为通过栅极焊盘和场绝缘层到达半导体层结构的体阱延伸部。

Description

具有高DV/DT能力的功率开关装置及制造这种装置的方法
技术领域
本发明涉及半导体装置，并且更具体地，涉及功率半导体开关装置。
背景技术
金属氧化物半导体场效应晶体管(“MOSFET”)是可以用作开关装置的众所周知类型的半导体晶体管。MOSFET是三端子装置，其包括由沟道区分开的源极区和漏极区以及与沟道区相邻设置的栅极电极。可以通过向栅极电极施加栅极偏置电压来接通或关断MOSFET。当MOSFET被接通时(即，处于其“导通状态”)，电流通过MOSFET的在源极区和漏极区之间的沟道区传导。当从栅极电极去除偏置电压(或减小到阈值电平以下)时，电流停止通过沟道区传导。举例来说，n型MOSFET具有n型源极和漏极区以及p型沟道。因此，n型MOSFET具有“n-p-n”设计。当将足以在p型沟道区中创建电连接n型源极和漏极区的导电n型反型层从而允许多数载流子在其间传导的栅极偏置电压施加到栅极电极时，n型MOSFET被接通。
功率MOSFET的栅极电极通常通过薄的栅极绝缘图案(诸如，氧化硅图案)与沟道区分开。因为MOSFET的栅极电极通过栅极绝缘图案与沟道区绝缘，所以需要最小的栅极电流以将MOSFET维持在其导通状态或在MOSFET的导通状态和断开状态之间切换MOSFET。由于栅极与沟道区形成电容器，因此在开关期间栅极电流保持小。因此，在开关期间仅需要最小的充电和放电电流，从而允许不太复杂的栅极驱动电路***。
双极结型晶体管(“BJT”)是另一种众所周知类型的半导体晶体管，其也通常用作开关装置。BJT包括两个p-n结，它们在半导体材料中彼此紧邻地形成。在操作中，电荷载流子进入半导体材料中的与p-n结之一相邻的第一区(发射极)。大多数电荷载流子从半导体材料中的与另一p-n结相邻的第二区(集电极)离开装置。集电极和发射极形成在半导体材料中的具有相同导电类型的区域中。半导体材料的第三相对薄的区域(称为基极)位于集电极和发射极之间，并且具有与集电极和发射极的导电类型相反的导电类型。因此，在集电极与基极相遇以及在基极与发射极相遇的地方形成了BJT的两个p-n结。通过使小电流流过BJT的基极，成比例地更大的电流从发射极传递到集电极。
BJT是电流控制的装置，其中BJT通过使电流通过晶体管的基极而被“接通”(即，被偏置以使得电流在发射极和集电极之间流动)。例如，在n-p-n BJT(即，具有n型集电极和发射极区以及p型基极区的BJT)中，通常通过向基极施加正电压以正向偏置基极-发射极p-n结来接通晶体管。当装置以这种方式被偏置时，流入晶体管的基极的空穴电流被注入发射极中。空穴被称为“多数载流子”，因为基极是p型区，并且空穴是该区域中的“正常”电荷载流子。响应于流入发射极的空穴电流，电子从发射极注入基极中，在基极电子朝着集电极扩散。这些电子被称为“少数载流子”，因为电子在p型基极区中不是正常的电荷载流子。该装置被称为“双极”装置，因为发射极-集电极电流包括电子电流和空穴电流两者。
BJT可能需要相对大的基极电流以将装置维持在其导通状态。这样，可能需要相对复杂的外部驱动电路来供应高功率BJT可能需要的相对大的基极电流。此外，由于电流传导的双极性质，BJT的开关速度可能比功率MOSFET的开关速度明显慢。
第三众所周知类型的半导体开关装置是绝缘栅双极晶体管(“IGBT”)，其是结合了功率MOSFET的高阻抗栅极和功率BJT的小导通状态传导损耗的装置。IGBT可以实现为例如达林顿对(Darlington pair)，其在输入处包括高电压n沟道MOSFET并在输出处包括BJT。通过MOSFET的沟道供应BJT的基极电流，从而允许简化的外部驱动电路。
对可以在其“导通”状态下传递大电流并且在其反向阻断状态下阻断大电压(例如，数百或甚至数千伏)的高功率半导体开关装置的需求不断增长。为了支持高电流密度并阻断这种高电压，功率MOSFET和IGBT通常具有垂直结构，其源极和漏极在厚半导体层结构的相对侧，以便阻断较高的电压电平。在非常高功率的应用中，半导体开关装置通常例如形成在诸如碳化硅(“SiC”)之类的宽带隙半导体材料***中(此处，术语“宽带隙半导体”涵盖带隙至少为1.4eV的任何半导体)，这具有许多有利特性，包括例如高电场击穿强度、高导热率、高电子迁移率、高熔点和高饱和电子漂移速度。相对于形成在其它半导体材料(例如，硅)中的装置，形成在碳化硅中的电子装置可以具有在较高温度、高功率密度、较高速度、较高功率电平和/或在高辐射密度下操作的能力。
垂直功率MOSFET和IGBT设计可以具有平面栅极或沟槽栅极设计。普通的平面栅极设计具有在装置的上表面上的栅极电极和位于栅极电极下方的沟道区。在这样的装置中，流过沟道的电流是在水平方向上的(即，沟道限定了大体上平行于基板的平面)。这些装置可以支持非常高的阻断电压，但通常由于沟道窄因此沟道的电阻可能相对高而呈现较高的导通状态电阻。在沟槽栅极设计中，栅极电极形成在沟槽中，该沟槽与源极区相邻地垂直地延伸到装置中(在n型装置中)。栅极电极可以穿透其中设置源极区的阱区，并且可以在漂移区内终止。在这些装置中，沟道形成在源极区和漂移区之间的阱区的一部分中，从而使得流过沟道的电流是在垂直方向上的(即，沟道限定了大体上垂直于基板的平面)。在沟槽栅极设计中，沟道电流可以流过大得多的区域，这减小了装置的“导通电阻”，从而允许装置在导通状态操作下支持较高的电流密度。具有沟槽栅极结构的一种具体类型的MOSFET是UMOSFET，它是指具有通常类似于“U”形的沟槽的垂直MOSFET。
发明内容
依据本发明的一些实施例，提供了诸如MOSFET和IGBT之类的功率开关装置，该功率开关装置包括具有有源区和非有源区的半导体层结构。有源区包括多个单位单元，并且非有源区包括在半导体层结构上的场绝缘层和与半导体层结构相对地在场绝缘层上的栅极焊盘。在有源区和场绝缘层之间的半导体层结构上设有栅极绝缘图案，并且在栅极绝缘图案和场绝缘层的中心之间的半导体层结构上设有源极/漏极触件。
在一些实施例中，源极/漏极触件可以穿透场绝缘层以接触半导体层结构。
在一些实施例中，场绝缘层的厚度可以是栅极绝缘图案的厚度的至少五倍、十倍或甚至十五倍。
在一些实施例中，半导体层结构可以具有相对的第一主表面和第二主表面，功率开关装置还包括在第一主表面上的第一源极/漏极触件和在第二主表面上的第二源极/漏极触件。
在一些实施例中，半导体层结构可以是碳化硅半导体层结构。
在一些实施例中，源极/漏极触件是设在半导体层结构的非有源区上的多个源极/漏极触件中的一个。多个源极/漏极触件中的每一个可以穿透场绝缘层以接触半导体层结构。
在一些实施例中，场绝缘层可以包括多个侧壁，并且多个源极/漏极触件中的第一源极/漏极触件相比场绝缘层的侧壁中的第二侧壁可以更接近场绝缘层的侧壁中的第一侧壁，并且多个源极/漏极触件中的第二源极/漏极触件相比场绝缘层的侧壁中的第一侧壁可以更接近场绝缘层的侧壁中的第二侧壁。多个源极/漏极触件层中的第三源极/漏极触件层相比场绝缘层的侧壁中的第一侧壁或第二侧壁可以更接近场绝缘层的侧壁中的第三侧壁。
在一些实施例中，功率开关装置包括功率金属氧化物半导体场效应晶体管或功率绝缘栅双极晶体管。
依据本发明的进一步实施例，提供了功率开关装置，该功率开关装置包括具有相对的第一主表面和第二主表面的半导体层结构。半导体层结构包括具有多个单位单元晶体管的有源区和具有其上具有栅极焊盘的栅极焊盘部分的非有源区。源极/漏极触件设在非有源区的栅极焊盘部分上。
在一些实施例中，功率开关装置进一步包括在非有源区中的半导体层结构和栅极焊盘之间的场绝缘层以及与场绝缘层相对地在栅极焊盘上的栅极接合焊盘。
在一些实施例中，功率开关装置进一步包括在有源区和场绝缘层之间的半导体层结构上的栅极绝缘图案，其中源极/漏极触件在栅极绝缘图案和场绝缘层的中心之间。
在一些实施例中，源极/漏极触件可以穿透场绝缘层以接触半导体层结构。
依据本发明的又进一步实施例，提供了功率开关装置，该功率开关装置包括半导体层结构、在半导体层结构上的场绝缘层、在半导体层结构上的栅极绝缘图案、在场绝缘层上和栅极绝缘图案上的栅极焊盘以及在场绝缘层的中心部分和栅极绝缘图案之间的源极/漏极触件。
在一些实施例中，场绝缘层和栅极焊盘可以在半导体层结构的非有源区上，并且半导体层结构可以进一步包括包含多个单位单元晶体管的有源区。
在一些实施例中，源极/漏极触件可以在半导体层结构的非有源区上。
在一些实施例中，源极/漏极触件可以是设在半导体层结构的非有源区上的多个源极/漏极触件中的一个。
在一些实施例中，多个源极/漏极触件中的每一个可以穿透场绝缘层以接触半导体层结构。
在一些实施例中，场绝缘层可以包括多个侧壁，并且多个源极/漏极触件中的第一源极/漏极触件相比场绝缘层的侧壁中的第二侧壁可以更接近场绝缘层的侧壁中的第一侧壁，并且多个源极/漏极触件中的第二源极/漏极触件相比场绝缘层的侧壁中的第一侧壁可以更接近场绝缘层的侧壁中的第二侧壁。
在一些实施例中，源极/漏极触件可以穿透场绝缘层以接触半导体层结构。
在一些实施例中，半导体层结构可以具有相对的第一主表面和第二主表面，并且功率开关装置可以进一步包括在第一主表面上的第一源极/漏极触件和在第二主表面上的第二源极/漏极触件。
依据本发明的进一步实施例，提供了功率开关装置，该功率开关装置包括具有有源区和非有源区的半导体层结构；在半导体层结构的非有源区上的场绝缘层；在半导体层结构的有源区上的栅极绝缘图案；具有在场绝缘层上的栅极焊盘和在栅极绝缘图案上的栅极指的栅极电极图案，所述栅极焊盘包括暴露半导体层结构的非有源区的部分的多个开口；以及在场绝缘层中的各个开口内的多个源极/漏极触件。
在一些实施例中，功率开关装置进一步可以包括栅极接合焊盘，该栅极接合焊盘具有与场绝缘层相对地在栅极焊盘上的多个开口，其中源极/漏极触件在栅极接合焊盘中的各个开口内。
在一些实施例中，功率开关装置进一步可以包括接合至栅极接合焊盘的至少一个接合线。
依据本发明的进一步实施例，提供了功率开关装置，该功率开关装置包括具有有源区和非有源区的半导体层结构。该装置包括分流位移电流路径，该路径被配置为将dV/dt引起的位移电流通过非有源区分流到源极/漏极触件。
依据本发明的进一步实施例，提供了功率MOSFET，该功率MOSFET包括具有有源区和非有源区的碳化硅半导体层结构；形成在碳化硅半导体层结构的有源区中的多个单位单元MOSFET晶体管；在碳化硅半导体层结构的非有源区上的场绝缘层；和在场绝缘层上的栅极焊盘。功率开关装置的dV/dt位移电流能力可以为至少90V/纳秒。在一些实施例中，MOSFET的dV/dt位移电流能力可以在100V/纳秒与140V/纳秒之间，或者在90V/纳秒与150V/纳秒之间。这些功率MOSFET可以包括分流位移电流路径，该分流位移电流路径被配置为将dV/dt引起的位移电流通过碳化硅半导体层结构的非有源区分流到在硅化物半导体层结构的非有源区上的源极/漏极触件。
附图说明
图1是根据本发明的实施例的包括多个功率开关装置的半导体晶片的示意性平面图。
图2A是包括在图1的半导体晶片上的功率开关装置之一的示意性平面图。
图2B是去除源极和栅极金属化的图2A的功率开关装置的示意性平面图。
图3是图2A-图2B的功率开关装置的单位单元的一部分的示意性平面图。
图4是沿着图3的线4—4截取的示意性截面图。
图5是常规MOSFET的单位单元与非有源区之间的界面的示意性截面图。
图6是图示根据本发明的实施例的功率MOSFET的单位单元与非有源区之间的界面的示意性截面图。
图7是图6的MOSFET的单位单元与非有源区的栅极焊盘部分之间的界面的示意性平面图。
图8是图示根据本发明的进一步实施例的功率MOSFET的单位单元与非有源区之间的界面的示意性截面图。
图9是图示根据本发明的实施例的UMOSFET的单位单元与非有源区之间的界面的示意性截面图。
图10是n沟道功率IGBT的简化电路图。
图11是图示根据本发明的实施例的IGBT的单位单元与非有源区之间的界面的示意性截面图。
具体实施方式
当今，功率碳化硅MOSFET用于需要诸如5,000伏或更高的电压阻断之类的高电压阻断的应用。举例来说，碳化硅MOSFET可商购获得，其额定电流密度为10A/cm2或更高，这将阻断至少10kV的电压。为了形成这样的装置，通常形成多个“单位单元”，其中每个单位单元包括MOSFET晶体管。在高功率应用中，通常在单个半导体基板上提供大量的这些单位单元(例如，数百或数千)，并且栅极电极图案形成在半导体基板的顶侧上，该栅极电极图案用作用于所有的单位单元的栅极电极。半导体基板的相对侧(底部)用作用于该装置所有的单位单元的公共漏极。多个源极触件形成在半导体层结构中的源极区上，该源极区暴露在栅极电极图案中的开口内。这些源极触件也彼此电连接以用作公共源极。所得到的装置具有三个端子，即公共源极端子、公共漏极端子和公共栅极电极，它们用作数百或数千个单个单位单元晶体管的端子。将意识到上面的描述是n型MOSFET；对于p型MOSFET，漏极和源极的位置将反转。
功率MOSFET的栅极电极图案可以通过形成图案化的导电层来实现，该图案化的导电层包括延伸穿过装置的有源区的多个细长栅极指。图案化的导电层可以包括半导体层，例如多晶硅层。图案化的导电层还可以包括在装置的非有源区中的栅极焊盘，并且每个栅极指可以直接地或者经由一个或多个栅极总线连接到栅极焊盘。栅极电极图案的栅极焊盘部分可以形成在厚场绝缘层上。场绝缘层可以包括例如场氧化物层(例如，氧化硅层)，但是可以使用其它绝缘材料或绝缘材料的组合。金属栅极接合焊盘可以形成在栅极焊盘的一部分上并且可以与其形成欧姆接触。接合线可以附接到栅极接合焊盘以提供用于向装置的栅极指施加偏置电压的机制。
栅极电极图案以及用于源极、栅极和漏极的金属层/接合焊盘形成在半导体层结构上。半导体层结构具有其中形成单位单元晶体管的有源区以及非有源区。非有源区可以包括在以上讨论的栅极焊盘和场绝缘层下面的栅极焊盘部分以及可以围绕有源区的终止部分。半导体层结构的非有源区的在栅极焊盘和场绝缘层下面的栅极焊盘部分通常包括在其上表面中的注入区。例如，在n型MOSFET中，经由离子注入在半导体层结构的上表面中形成大的p型碳化硅区。之后，在该p型碳化硅区上形成场绝缘层。在操作期间，MOSFET可能会在很短的时间段内从反向阻断状态(其中装置可以阻断非常大的电压而不传导电流)切换到导通状态(其中装置可以传导大电流)。当装置切换状态时，产生位移电流，该位移电流在装置的底表面上的漏极端子和装置的上表面上的源极端子之间流动(在n型装置中)。
位移电流可以在半导体层结构的有源区以及非有源区的栅极焊盘部分两者中流动。在每种情况下，位移电流的大小(IDisp)是跨越碳化硅半导体层结构中的p-n结的每单位时间的电压改变(dV/dt)与该p-n结的电容(Cpn)的乘积。换句话说：
IDisp＝(dV/dt)*Cpn
在有源区中，存在用于位移电流的多个路径(因为每个单位单元包括一对源极触件)，并且p-n结小(因为与下面的n型层形成p-n结的每个p阱的水平方向上的宽度可以例如仅为大约2-3微米)。这样，p-n结的电容可以相对小，从而减小了有源区中的位移电流的大小。然而，在非有源区的栅极焊盘部分中，形成在场绝缘层下面的以上讨论的p型碳化硅区可以具有例如100-300微米的长度(在每个水平方向上)，并且在该区域中产生的位移电流需要流到最接近半导体层结构的非有源区的栅极焊盘部分的单位单元的源极触件。这样，在非有源区的栅极焊盘部分下面的p-n结的电容可能大得多，导致明显更大的位移电流。
当位移电流流动时，在半导体层结构的注入区中产生电压。依据欧姆定律，该电压的值等于位移电流和沿着位移电流路径的半导体层结构的电阻的乘积。在碳化硅中，注入区倾向于具有高的薄层电阻。在非有源区的栅极焊盘部分中，由于场绝缘层下面的注入区，电阻可能高，并且由于以上讨论的原因，p-n结的电容可能高。这样，在非有源区的栅极焊盘部分中流动的位移电流可能在装置操作期间在半导体层结构中产生高电压。如果产生的电压足够高，则可能超过场绝缘层的击穿电压。当发生这种情况时，场绝缘层可能会被损坏，从而可能导致装置故障。
通常，场绝缘层可以相对厚。例如，尽管可以使用其它厚度，但是场绝缘层的典型厚度范围可以在600-800纳米之间。然而，在场绝缘层的边缘处，在栅极电极图案与半导体层结构的注入区之间设有薄的栅极绝缘图案。尽管可以使用其它绝缘材料，但是该栅极绝缘图案可以包括例如氧化硅图案。栅极绝缘图案可以在源极触件和场绝缘层之间，因此，在非有源区的栅极焊盘部分中产生的位移电流可以在栅极绝缘图案下面流动。该栅极绝缘图案可能比场绝缘层薄得多，其厚度例如在35-50纳米之间。对于氧化硅，击穿电压可以是大约12MV/cm乘以氧化物的厚度。因此，600纳米厚的氧化硅场绝缘层的击穿电压将是大约720伏。相比之下，35纳米厚的氧化硅栅极绝缘图案的击穿电压将仅为大约42伏。结果，如果装置经受的dV/dt水平太高，则由于在场绝缘层附近提供的薄的栅极绝缘图案的击穿，装置可能发生故障。
功率MOSFET的dV/dt能力是指装置在给定的时间段内可以承受的电压改变量。当前技术水平的碳化硅功率MOSFET的额定dV/dt水平可以大约为30-80V/纳秒，并且施加更高的dV/dt水平可能最终导致装置故障。为了防止在与场绝缘层相邻的薄的栅极绝缘图案中产生的电压超过其击穿电压，装置的开关速度可能受到限制(这减小了位移电流)。
依据本发明的实施例，提供了可以支持明显更高的dV/dt水平的诸如功率MOSFET和IGBT之类的功率开关装置。如上所述，在常规的装置中，dV/dt引起的装置故障通常发生在沿着限定装置的有源区和非有源区之间的边界的周边延伸的薄的栅极绝缘图案中(即，栅极绝缘图案与厚得多的场绝缘层相邻或邻接厚得多的场绝缘层)。根据本发明的实施例的功率MOSFET和IGBT可以具有通过(或邻近)场绝缘层形成的附加的源极/漏极欧姆触件，从而为流过装置的非有源区并且因此不在上述薄的栅极绝缘图案下面流动的位移电流提供路径。结果，可以显着降低施加到薄的栅极绝缘图案的电压电平，从而允许明显更高的位移电流而没有装置故障的风险。此外，由于场绝缘层的厚度可以是薄的栅极绝缘图案的厚度的10-20倍，因此场绝缘层可以具有高得多的击穿电压，因此可以承受更高的位移电流。因此，根据本发明的实施例的技术可以改善装置性能(更高的开关速度)和装置可靠性(装置故障的机会更少)两者。
在一些实施例中，可以通过在场绝缘层、栅极电极图案和/或源极/漏极欧姆金属图案的形成期间简单地使用不同的掩模来形成附加的源极/漏极欧姆触件而无需任何附加的处理步骤。因此，可以在没有任何附加成本或工艺制造步骤的情况下实现上述优点。在其它实施例中，可以包括附加的工艺步骤，但是仍然可以实现相同的益处。
依据本发明的一些实施例，提供了诸如MOSFET和IGBT之类的功率开关装置，该功率开关装置包括具有有源区和非有源区的半导体层结构。有源区包括多个单位单元，并且非有源区包括在半导体层结构上的场绝缘层和与半导体层结构相对地在场绝缘层上的栅极焊盘。在有源区和场绝缘层之间的半导体层结构上设有栅极绝缘图案，并且在栅极绝缘图案和场绝缘层之间的半导体层结构上设有至少一个源极/漏极触件。
依据本发明的进一步实施例，提供了诸如MOSFET和IGBT之类的功率开关装置，该功率开关装置包括半导体层结构，该半导体层结构具有相对的第一主表面和第二主表面、有源区和非有源区，有源区具有多个单位单元晶体管，非有源区具有其上具有栅极焊盘的栅极焊盘部分。该装置进一步包括在非有源区的栅极焊盘部分上的至少一个源极/漏极触件。
该装置可以包括在非有源区中的半导体层结构和栅极焊盘之间的场绝缘层以及与场绝缘层相对地在栅极焊盘上的栅极接合焊盘。栅极绝缘图案也可以设在有源区和场绝缘层之间的半导体层结构上，并且至少一个源极/漏极触件可以设在栅极绝缘图案和场绝缘层之间的半导体层结构上。至少一个源极/漏极触件可以穿透场绝缘层以接触半导体层结构。
依据本发明的又进一步实施例，提供了诸如MOSFET和IGBT之类的功率开关装置，该功率开关装置包括半导体层结构、在半导体结构上的场绝缘层、在半导体结构上的栅极绝缘图案、在场绝缘层上和栅极绝缘图案上的栅极焊盘以及在场绝缘层的中心部分与栅极绝缘图案之间的至少一个源极/漏极触件。
场绝缘层和栅极焊盘可以在半导体层结构的非有源区上，并且半导体层结构的有源区可以包括多个单位单元晶体管。至少一个源极/漏极触件可以在半导体层结构的非有源区中，并且可以穿透场绝缘层以接触半导体层结构。
依据本发明的进一步实施例，提供了功率开关装置，该功率开关装置包括：具有有源区和非有源区的半导体层结构；在半导体层结构的非有源区上的场绝缘层；在半导体层结构的有源区上的栅极绝缘图案；栅极电极图案，具有在场绝缘层上的栅极焊盘和在栅极绝缘图案上的栅极指，该栅极焊盘包括暴露半导体层结构的非有源区的部分的多个开口；以及在场绝缘层中的各个开口内的多个源极/漏极触件。
在一些实施例中，功率开关装置进一步可以包括栅极接合焊盘，该栅极接合焊盘具有与场绝缘层相对地在栅极焊盘上的多个开口，其中源极/漏极触件在栅极接合焊盘中的各个开口内。功率开关装置还可以包括接合至栅极接合焊盘的至少一个接合线。
依据本发明的进一步实施例，提供了功率开关装置，该功率开关装置包括：具有有源区和非有源区的半导体层结构；在半导体层结构的非有源区上的场绝缘层；与半导体层结构相对地在场绝缘层上的栅极焊盘；以及与场绝缘层相对地在栅极焊盘上的栅极接合焊盘，使得场绝缘层、栅极焊盘和栅极接合焊盘顺序地堆叠在半导体层结构上。用于在半导体层结构的第一主表面上的第一源极/漏极触件和在半导体层结构的与第一主表面相对的第二主表面上的第二源极/漏极触件之间流动的位移电流的电流路径延伸穿过场绝缘层中的开口。在一些实施例中，场绝缘层的厚度可以是至少200纳米。
如上所述，当前技术水平的功率碳化硅MOSFET的电流dV/dt能力大约为70-80V/纳秒，而对于经历大量开关的装置(可能缓慢损坏绝缘层)指定的dV/dt能力可能仅为30-80V/纳秒。已经示出根据本发明的实施例的碳化硅功率MOSFET在以110V/纳秒的漏极-至-源极dV/dt值经过120,000次开关循环后，性能没有降低。
因此，在一些实施例中，提供了具有至少90V/纳秒的dV/dt位移电流能力的功率开关装置，诸如碳化硅功率MOSFET。在其它实施例中，功率开关装置的dV/dt位移电流能力可以是至少100V/纳秒。在一些实施例中，功率开关装置的dV/dt位移电流能力可以在90V/纳秒和150V/纳秒之间。在其它实施例中，功率开关装置的dV/dt位移电流能力可以在100V/纳秒和140V/纳秒之间。在仍然其它实施例中，功率开关装置的dV/dt位移电流能力可以在100V/纳秒与120V/纳秒之间或在90V/纳秒与100V/纳秒之间。
现在将参考附图更详细地讨论本发明的各方面，在附图中图示了本发明的示例实施例。
图1是包括多个根据本发明的实施例的功率开关装置的晶片10的示意性平面图。参考图1，晶片10可以是包括半导体层结构的薄平面结构，在该半导体层结构上形成有其它材料层，诸如绝缘层和/或金属层。半导体层结构可以包括半导体基板和/或多个其它半导体层。多个功率开关装置100可以形成在晶片10中。开关装置100可以以行和列形成并且可以彼此间隔开，以使得晶片10可以在以后被分割(例如，切成小块)以分离各个开关装置100，用于封装和测试。在一些实施例中，晶片10可以包括碳化硅基板，该碳化硅基板具有形成在其上(例如，通过外延生长)的一个或多个碳化硅层。其它半导体层(例如，多晶硅层)、绝缘层和/或金属层可以形成在碳化硅半导体层结构上以形成功率开关装置100。在一些实施例中，碳化硅基板和在其上形成的碳化硅层可以是4H碳化硅。
图2A是包括在图1的半导体晶片10上的功率开关装置100之一的示意性平面图。图2B是去除源极和栅极金属化的图2A的功率开关装置100的示意性平面图。在下面的描述中，假设功率开关装置100是n型功率MOSFET 100。
如图2A中所示，保护层110覆盖功率MOSFET 100的顶表面的大部分。保护层110可以由例如聚酰胺形成。可以通过保护层110中的开口112暴露各种接合焊盘。接合焊盘可以包括栅极接合焊盘120以及一个或多个源极接合焊盘122。在图2A中图示了两个源极接合焊盘122-1、122-2。虽然在图2A中不可见，但是可以在MOSFET 100的底侧上设有漏极接合焊盘124。接合焊盘120、122、124可以由诸如铝之类的金属形成，可以容易地经由诸如热压或焊接之类的常规技术将接合线附接到其上。如以下将更详细讨论的那样，提供了接触MOSFET100的半导体层结构的源极触件。源极触件可以是跨越MOSFET 100的大部分上表面(例如，MOSFET 100的上表面的除被栅极接合焊盘120占据的部分之外的所有部分)延伸的源极金属图案123的下部。源极接合焊盘122-1、122-2可以包括源极金属图案123的被保护层110中的开口112暴露的部分。接合线20在图2A中示出，其可以用于将栅极接合焊盘120和源极接合焊盘122-1、122-2连接到外部电压源(未示出)，诸如其它电路元件的端子。
如图2B中所示，MOSFET 100包括半导体层结构，该半导体层结构包括有源区102和非有源区104。有源区102是装置的包括可操作的晶体管(例如，本文讨论的单位单元晶体管)的区域，而非有源区104是不包括这种可操作的晶体管的区域。在有源区102中形成MOSFET 100的单位单元晶体管200(参见图3-图4)。一个单位单元200的位置在图2B中用方框200示出以提供上下文。在一些实施例中，有源区102通常可以对应于源极金属图案123下面的区域。非有源区104包括栅极焊盘部分106和终止部分108。非有源区104的栅极焊盘部分106可以大致对应于半导体层结构的在栅极焊盘120下面的部分。非有源区104的终止部分108可以在MOSFET 100的***周围延伸，并且可以包括可以减少可能发生在装置的边缘周围的电场拥挤的一个或多个终止结构，诸如保护环和/或结终止延伸部。终止结构(示出为保护环109)可以沿着MOSFET的***散布电场，从而减少电场拥挤。边缘终止结构可以用来增加反向阻断电压，在反向阻断电压处发生被称为“雪崩击穿”的现象，其中增加的电场导致半导体装置内电荷载流子的失控产生，从而导致电流的急剧增加，从而可能损坏甚至破坏装置。
如图2B中进一步所示，可以提供栅极电极图案130，该栅极电极图案130包括栅极焊盘132、多个栅极指134以及将栅极指134电连接到栅极焊盘132的一个或多个栅极总线136。栅极焊盘132、栅极电极图案130的部分可以在非有源区104的栅极焊盘部分106中的栅极接合焊盘120下面，并且栅极指134可以跨越有源区102水平地延伸。绝缘层(未示出)可以覆盖栅极指134和(一个或多个)栅极总线136。可以在栅极指134和绝缘层之上提供源极金属图案123，源极金属层的源极触件在栅极指134之间的开口中接触半导体层结构中的对应源极区。
图3是图2A-图2B的功率MOSFET 100的单位单元200的一部分的示意性平面图。图4是沿着图3的线4—4截取的示意性截面图，其图示了装置的有源区中的单位单元结构。将意识到，在图3-图4中示出和/或以下描述的具体层结构、掺杂浓度、材料、导电类型等仅仅作为示例而提供以详细图示具体示例实施例的结构。因此，以下讨论的具体细节不对本发明进行限制。
参考图2A-图4，单位单元200是MOSFET 100的有源区102的部分。单位单元200可以是并联电设置的多个单位单元200之一。将意识到，为了提供上下文，图4图示了一个完整的单位单元200和在其任一侧的两个附加的单位单元200的部分。
如图3-图4中所示，功率MOSFET 100以及因此单位单元200包括n型宽带隙半导体基板210。基板210可以包括例如单晶4H碳化硅半导体基板。基板210可以被重掺杂有n型杂质(即，n+碳化硅基板)。杂质可以包括例如氮或磷。基板210的掺杂浓度可以例如在1×1018原子/cm3和1×1021原子/cm3之间，但是可以使用其它掺杂浓度。基板210可以是任何适当的厚度(例如，在100和500微米之间的厚度)。
在基板210上设有轻掺杂的n型(n-)碳化硅漂移区220。例如，可以通过在碳化硅基板210上外延生长来形成n型碳化硅漂移区220。n型碳化硅漂移区220可以具有例如1x1016至5x1017掺杂剂/cm3的掺杂浓度。n型碳化硅漂移区220可以是厚区域，其在基板210以上的垂直高度为例如3-100微米。在一些实施例中，n型碳化硅漂移区220的上部可以包括n型碳化硅电流散布层230。n型碳化硅电流散布层230可以在与n型碳化硅漂移区220的其余部分相同的处理步骤中生长，并且可以被认为是n型碳化硅漂移区220的部分。n型电流散布层230可以是中等掺杂的电流散布层230，其掺杂浓度(例如，1x1016至5x1018掺杂剂/cm3的掺杂浓度)超过了较轻掺杂的n型碳化硅漂移层220的其余部分的掺杂浓度。在一些实施例中，可以省略n型电流散布层230。
可以通过离子注入将n型电流散布层230的上部掺杂为p型以形成p阱240。p阱240可以具有例如在5×1016/cm3和5x1019/cm3之间的掺杂浓度。每个p阱的上部242可以更重地掺杂有p型掺杂剂。每个p阱240的上部242可以具有例如在2×1018/cm3和1×1020/cm3之间的掺杂浓度。可以通过离子注入来形成p阱240(包括其更重掺杂的上部242)。如本领域技术人员已知的，诸如n型或p型掺杂剂的离子可以是通过离子化期望的离子种类并以预定的动能将离子作为离子束朝着离子注入目标腔室中的半导体层的表面加速而注入到半导体层或区域中。基于预定的动能，期望的离子种类可以穿透到半导体层中达到一定深度。
重掺杂(n+)的n型碳化硅源极区250可以形成在p阱240的上部中，直接与p阱240的更重掺杂的部分242相邻并接触。n型源极区250也可以通过离子注入形成。重掺杂(n+)的n型碳化硅区250用作用于单位单元晶体管的源极区。漂移区220/电流散布层230和基板210一起用作功率MOSFET 200的公共漏极区。
n型碳化硅基板210、n型碳化硅漂移区220/电流散布层230、p阱240、242以及在其中形成的n型源极区250可以一起包括半导体装置200的半导体层结构。
栅极绝缘图案260可以形成在电流散布层230的暴露部分之上在半导体层结构的上表面上，并且延伸到p阱240和n型源极区250的边缘上。栅极绝缘图案260可以包括例如氧化硅层，但是可以使用其它绝缘材料。栅极指270形成在栅极绝缘图案260上。栅极指270可以对应于以上图2B中所示的栅极指132之一。因此，将意识到，栅极指270可以是包括栅极焊盘、多个栅极指以及一个或多个栅极总线的连续栅极电极图案的部分。在一些实施例中，该栅极电极图案可以包括例如半导体图案(例如，多晶硅)或金属栅极图案。
源极触件280可以形成在重掺杂的n型源极区250和p阱的更重掺杂的部分242上。如以上参考图2A-图2B所述，源极触件280可以是跨越碳化硅半导体层结构的上表面延伸的连续源极图案123的部分。源极图案123的其余部分(以及将栅极指270与源极图案123电隔离的绝缘层)未在图3-图4中示出以简化附图。源极触件280可以包括例如金属，诸如镍、钛、钨或铝，或者这些或类似材料的合金或薄层堆叠。如上所述，可以在基板210的下表面上形成漏极触件124。例如，漏极触件124可以包括与源极触件类似的材料，因为这形成与碳化硅基板的欧姆接触。
尽管MOSFET 100是n型装置，源极触件280在其上表面上并且漏极触件124在其底表面上，但是将意识到，在p型装置中，这些位置是相反的。因此，在下面的描述的各部分中(包括权利要求)，源极触件和漏极触件可以统称为“源极/漏极触件”，该术语通常指代源极触件或漏极触件。
水平沟道区272形成在与栅极绝缘图案260相邻的p阱240中。当将电压施加到栅极指270时，如图4中的箭头所示，电流可以从n型源极区250通过沟道区272流到漂移区220/电流散布层230的在栅极指270下面的部分。
图5是常规的碳化硅功率MOSFET 300的有源区302与非有源区的栅极焊盘部分306之间的界面的示意性截面图。如图5中所示，常规的MOSFET 300包括碳化硅基板310和在基板310上的碳化硅漂移层/电流散布层320/330。在有源区302中，在碳化硅漂移层/电流散布层320/330上设有p阱340，并且在p阱340的上部中设有重掺杂的p+区342和重掺杂的n型源极区350。栅极绝缘图案360设在碳化硅漂移层/电流散布层320/330的暴露部分上以及在p阱340和重掺杂的n型源极区350的边缘上。栅极指370设在栅极绝缘图案360上。图5的右侧图示了常规的MOSFET 300的直接与非有源区的栅极焊盘部分306相邻的单位单元。
在非有源区的栅极焊盘部分306中，p阱344在非有源区的栅极焊盘部分区306的大部分或全部下面延伸。p阱344可以在栅极焊盘区306下面在每个水平方向上延伸相当大的距离，诸如在每个方向上在100-300微米之间的距离。厚的场绝缘层364在非有源区的栅极焊盘部分306中形成在p阱344上。场绝缘层364可以在垂直方向(即，在垂直于基板310的主表面的方向)上具有例如600-800纳米的厚度。栅极焊盘374形成在场绝缘层364上。如以上参考图2B所讨论的，栅极焊盘274和栅极指270可以是连续栅极电极图案的部分。栅极绝缘图案362形成在场绝缘层364与最接近非有源区的栅极焊盘部分306的源极触件380之间的p阱344上。
如图5中的箭头所示，当MOSFET 300接通时，位移电流从漏极触件324流到最接近非有源区的栅极焊盘部分306的源极触件380。该位移电流直接在形成在场绝缘层364与最接近半导体层结构的非有源区的栅极焊盘部分306的源极触件380之间的p阱344上的栅极绝缘图案362下方流动。该栅极绝缘图案362可能非常薄。如上所述，如果位移电流足够大，则在p阱344中产生的电压可能足够接近栅极绝缘图案362的击穿电压，使得栅极绝缘图案362可能被损坏，潜在地导致装置故障。
依据本发明的实施例，提供了具有与薄的栅极绝缘图案间隔开的dV/dt位移电流路径的功率MOSFET(和其它开关装置)。在一些实施例中，位移电流路径可以从漏极触件延伸到穿透场绝缘层的一个或多个附加的源极欧姆触件。在其它实施例中，位移电流路径可以从漏极触件延伸到设在场绝缘层与薄的栅极绝缘图案之间的一个或多个附加的源极欧姆触件。通过分流位移电流以使得其不邻近与场绝缘层接壤的薄的栅极绝缘图案流过，可以显着增强根据本发明的实施例的MOSFET的dV/dt能力。
图6是图示根据本发明的实施例的功率MOSFET的单位单元与非有源区之间的界面的示意性截面图。图6中所示的功率MOSFET可以是图1-图2B的功率MOSFET 100，并且可以具有图3-图4中所示的单位单元设计200。
如图6中所示，在有源区102的与非有源区104的栅极焊盘部分106紧邻的一部分中设有单位单元200。图6中所示的单位单元200可以与图4的单位单元200相同，并因此将省略图6中所示的单位单元200的进一步讨论。在非有源区104的栅极焊盘部分106中，p阱244在栅极焊盘274的大部分或全部下面延伸。p阱244可以在每个方向上延伸相当大的距离，诸如在每个方向上在100-300微米之间的距离。厚的场绝缘层264在栅极焊盘274下面形成在p阱244上。场绝缘层264可以包括例如氧化硅层，并且可以在垂直方向上具有例如600-800纳米的厚度。在一些实施例中，场绝缘层的厚度可以是至少200纳米。栅极焊盘274形成在场绝缘层264上。栅极绝缘图案262形成在栅极焊盘274的下部下面的p阱244上。栅极绝缘图案262设置在(在水平方向上)场绝缘层264与最接近栅极焊盘274的源极触件280之间。栅极绝缘图案262可以包括例如氧化硅，并且可以比场绝缘层264薄得多。例如，栅极绝缘图案262的厚度可以在35-50纳米之间。在一些实施例中，场绝缘层264的厚度可以是栅极绝缘图案262的厚度的至少五倍。在其它实施例中，场绝缘层264的厚度可以是栅极绝缘图案262的厚度的至少十倍。在仍然其它实施例中，场绝缘层264的厚度可以是栅极绝缘图案262的厚度的至少十五倍。在这些实施例的每一个中，栅极绝缘图案262的厚度可以与设在每个栅极指270下方的栅极绝缘层260的厚度相同，尽管这不是必要的。
如可以看出的，MOSFET 100中的有源区-非有源区界面102/106与常规的MOSFET300中的对应界面302/306类似。但是，在根据本发明的实施例的MOSFET 100中，附加的源极触件280穿过场绝缘层264形成以接触p阱244。可以将附加的源极触件280定位成接近场绝缘层264的与有源区102相邻的边缘。通过图6中的箭头所示，提供附加的源极触件280允许在非有源区104的栅极焊盘部分106中产生的位移电流流过场绝缘层264中的开口。这样，位移电流不与薄的栅极绝缘图案262相邻地流动。这可以保护薄的栅极绝缘图案262免受开关期间可能由p阱244中产生的电压导致的损坏。
附加的源极触件280在薄的栅极绝缘图案262和场绝缘层280的中心C(参见图2B)之间。将意识到，场绝缘层在图2B中不可见，由于其被栅极接合焊盘120和栅极焊盘274覆盖，但是中心C的位置由黑色圆圈表示作为参考点。场绝缘层280的中心C在图6中也不可见，但是将在场绝缘层280的左侧。这可以参考图2B和图7看出。
图7是图2A-图2B和图6的MOSFET 100的单位单元200与非有源区104的栅极焊盘部分106之间的界面的示意性平面图。图2A中的用140标出的虚线框表示图7中所示的区域。在图7中，装置的有源区102被示意性地示出为阴影区。
如上所讨论的，在非有源区104的栅极焊盘部分106中，在半导体层结构的上表面中形成有p阱244。在p阱244上形成场绝缘层264，并且在场绝缘层264上形成栅极电极图案的栅极焊盘274。在栅极焊盘274上形成栅极接合焊盘120(图7中未示出)。场绝缘层264可以是厚层并且可以具有从半导体层结构的上表面垂直地延伸的多个侧壁。如图7中所示，在场绝缘层264的最接近漏极接合焊盘122-1、122-2(参见图2)的第一侧壁268-1附近的场绝缘层264中设有多个开口266。在各个开口266中在半导体层结构的p阱244上形成附加的或“额外的”源极/漏极触件280(这里是源极触件)。这些额外的源极/漏极触件280之一可以对应于图6中所示的最左边的源极触件280。还在开口266附近去除栅极焊盘274，以允许形成额外的源极/漏极触件280，并防止栅极焊盘274短路到额外的源极/漏极触件280。
开口266中的额外的源极/漏极触件280为非有源区104的栅极焊盘部分106的在第一侧壁268-1附近的部分提供了位移电流路径。如在图7中进一步所示的，在一些实施例中，可以在场绝缘层264中的附加的开口267中提供附加额外的源极/漏极触件280。例如，图7图示了在场绝缘层264的第二侧壁268-2附近的多个附加的开口267。还在每个开口267附近去除了栅极焊盘274，以允许形成额外的源极/漏极触件280，并防止栅极焊盘274短路到这些额外的源极/漏极触件280。开口267中的额外的源极/漏极触件280为非有源区104的栅极焊盘部分106的在第二侧壁268-2附近的部分提供了位移电流路径。如果需要的话，还可以在场氧化物层264的每个附加侧壁附近提供场绝缘层中的类似开口和额外的源极/漏极触件280。如将参考图8讨论的，在一些实施例中，可以直接邻近场绝缘层264的侧壁268形成额外的源极/漏极触件280。在这样的实施例中，可以省略场绝缘层264中的开口266、267。
虽然形成在开口266、267中的额外的源极/漏极触件280是柱状的，但是将意识到，在其它实施例中，额外的源极/漏极触件280可以具有不同的形状。
图8是图示根据本发明的进一步实施例的功率MOSFET 400的单位单元与非有源区之间的界面的示意性截面图。通过比较图6和图8可以看出，功率MOSFET 400与功率MOSFET100非常类似。然而，在功率MOSFET 400中，与穿过场绝缘层264相反，额外的源极触件280定位为与场绝缘层264直接相邻。提供额外的源极触件280再次用于转移在装置的非有源区104的栅极焊盘部分106中产生的位移电流，使其不直接与薄的栅极绝缘图案262相邻地流动，图8中的箭头指示用于该位移电流的电流路径。因此，图8的MOSFET 400也可以表现出显着增强的dV/dt性能。将意识到，可以以上面参考图7描述的方式提供多个额外的源极触件280，除了额外的源极触件280将在上面讨论的不同位置(即，沿着场绝缘层264的边缘)之外。
图9是图示根据本发明的实施例的UMOSFET 500的单位单元与非有源区之间的界面处的装置结构的示意性截面图。UMOSFET 500类似于以上参考图2A-图4和图6描述的MOSFET 100。因此，下面的描述将仅集中在UMOSFET 500与先前描述的MOSFET 100之间的差异上。
从图9可以看出，UMOSFET 500与先前描述的MOSFET 100之间的主要差异在于UMOSFET 500包括栅极沟槽562。在栅极沟槽562内形成U形栅极绝缘图案560，而不是具有平坦的栅极绝缘图案。然后，各个栅极指570填充每个栅极沟槽562的其余部分。由于各个栅极指570穿入半导体层结构的上表面中，所以沟道现在是垂直沟道572，该垂直沟道572延伸穿过p阱240的在n型源极区250下面的部分。附加地，p型屏蔽图案244可以形成在p阱240下面(例如，通过离子注入)，以便保护栅极绝缘图案560的与栅极沟槽的拐角相邻的部分免受可能使栅极绝缘图案560劣化的高电场。
UMOSFET 500进一步包括额外的源极触件280，额外的源极触件280穿透场绝缘层264以提供不与薄的栅极绝缘图案262相邻地延伸的位移电流路径。将意识到，也可以修改UMOSFET 500以具有根据本发明的进一步实施例的图8中所示的额外的源极触件设计。
图10是根据本发明的进一步实施例的n沟道碳化硅功率IGBT 600的简化电路图。图11是图10的IGBT 600的示意性截面图。
如图10中所示，IGBT 600包括具有基极、发射极和集电极的p-n-p碳化硅功率BJT607。IGBT 600进一步包括具有栅极、源极和漏极的碳化硅MOSFET 609。碳化硅MOSFET 609的源极电连接到碳化硅功率BJT 607的基极，并且碳化硅MOSFET 609的漏极电连接到碳化硅功率BJT 607的集电极。按照惯例，BJT 607的集电极是IGBT 600的发射极603，并且BJT607的发射极是IGBT 600的集电极605，并且MOSFET 609的栅极670是IGBT 600的栅极601。
参考图10-图11，外部驱动电路连接到IGBT 600的栅极601，以向MOSFET 609施加栅极偏置电压。当该外部驱动电路向IGBT 600的栅极601施加大于MOSFET 609的阈值电压的电压时，在栅极601旁边的半导体层中形成反型层，该反型层充当沟道672，该沟道672将IGBT 600的n+发射极603电连接到BJT 607的基极。注意，IGBT600的栅极601是MOSFET 609的栅极670。电子从n+发射极区603通过沟道672注入BJT 607的基极中。该电子电流充当驱动BJT 607的基极电流。响应于该电子电流，空穴从IGBT 600的集电极605跨越BJT 607的基极注入到IGBT 600的发射极603中。因此，碳化硅MOSFET 609将碳化硅功率BJT 607从电流驱动装置转换为电压驱动装置，这可以允许简化的外部驱动电路。碳化硅MOSFET 609充当驱动器晶体管，并且碳化硅功率BJT 607充当IGBT 600的输出晶体管。
图11是图10的IGBT 600的一部分的示意性截面图，其图示了与IGBT 600的非有源区的栅极焊盘部分606相邻的功率IGBT 600的一对单位单元。将意识到为了形成功率IGBT600，通常并行实现大量的单位单元。
如图11中所示，可以在例如重掺杂的p型碳化硅层610上形成IGBT 600。例如，可以在碳化硅基板上外延生长p型层610，然后可以去除基板。p+层610充当IGBT 600的集电极605(并且因此还充当BJT 607的发射极)。在p型层610上设有轻掺杂的n型(n-)碳化硅漂移层620。在漂移区620的上部中设有中等掺杂的n型碳化硅电流散布层630。n型碳化硅层620、630充当BJT 607的基极并且充当MOSFET 609的源极区。n型碳化硅层620、630可以经由外延生长形成。
P阱640可以形成在n型碳化硅电流散布层630上。p阱640可以通过离子注入形成。每个p阱640的一部分可以更重地掺杂有p型掺杂剂，以形成重掺杂的p+碳化硅发射极区642(其还充当BJT 607的集电极)。可以在与相应的重掺杂的p型碳化硅发射极区642相邻的p阱640的上部中形成重掺杂(n+)的n型碳化硅漏极区650。每个n型漏极区650可以与更重掺杂的p型碳化硅发射极区642中的相应一个直接相邻并接触。n+碳化硅漏极区650充当IGBT600的公共漏极。欧姆触件680形成为接触p+碳化硅发射极区642和n+碳化硅漏极区650，并且在p+碳化硅层610的背侧上形成欧姆触件692。
在碳化硅半导体层结构中形成栅极沟槽。栅极沟槽还可以延伸到n型电流散布层630的上表面中。栅极沟槽可以具有U形截面。在每个栅极沟槽的底表面和侧壁上形成诸如氧化硅层之类的栅极绝缘层660。在每个栅极绝缘层660上形成充当IGBT 600的栅极601的栅极指670，以填充各个栅极沟槽。栅极指670可以包括例如多晶硅。p阱640的下部可以包括功率IGBT 600的MOSFET 609的垂直沟道672。
IGBT 600可以如下操作。当将超过MOSFET 609的阈值电压的偏置电压施加到栅极601时，电子电流跨越MOSFET 609的沟道672流动进入BJT 607的基极中，如图11中的实心粗箭头所示。响应于该基极电流，空穴电流(由图11中的虚线箭头示出)从IGBT 600的重掺杂的p型发射极区642通过p阱640流到IGBT 600的集电极605。
如图11中进一步所示，IGBT 600包括：有源区602，其包括上述单位单元；以及非有源区，其包括栅极焊盘部分606。该非有源区的栅极焊盘部分606可以具有与MOSFET 100的非有源区的栅极焊盘部分606完全相同的设计，以便提供流过非有源区(例如，穿过场绝缘层664)的位移电流路径，以使得位移电流不在薄的栅极绝缘图案662下面流动。因此，将省略对IGBT 600的非有源区的栅极焊盘部分606的进一步描述。将意识到，在其它实施例中，IGBT可以具有平面栅极电极设计(如图6的MOSFET 200)，或者可以具有在仍然其它实施例中的图8的MOSFET 400中所示的非有源区的栅极焊盘部分的设计。
根据本发明的实施例的功率开关装置可以提供显着改善的dV/dt位移电流能力，而不会增加任何制造或工艺成本，并且不会对该装置的其它性能参数产生任何实质性影响。实际上，在某些实施例中，可以通过以下方式来实现本发明：对用于形成场绝缘层、栅极电极图案的掩模和/或源极/漏极触件掩模进行较小的改动，以在场绝缘层中形成开口并在其中沉积附加的源极/漏极触件，该附加的源极/漏极触件将dV/dt引起的位移电流通过场绝缘层分流到源极接合焊盘。
在此，关于示出了功率开关装置的一个或两个单位单元的截面图描述了本发明的实施例。将意识到，实际的实现通常将包括大得多数量的单位单元。然而，还将意识到，本发明不限于这样的装置，并且所附权利要求还覆盖包括例如单个单位单元的MOSFET和其它功率开关装置。此外，尽管本公开集中在碳化硅装置上，但是将意识到，本发明的实施例也可以适用于使用其它宽带隙半导体形成的装置，其它宽带隙半导体例如是氮化镓、硒化锌或任何其它II-VI或III-V宽带隙化合物半导体。
尽管图2-图9均图示了n沟道MOSFET的单位单元的结构，但是将意识到，依据本发明的进一步实施例，每个装置中的每个半导体层的极性可以反转以便提供对应的p沟道MOSFET。
上面已经参考附图描述了本发明，在附图中示出了本发明的实施例。然而，本发明可以以许多不同的形式来实施，并且不应被解释为限于在此阐述的实施例。而是，提供这些实施例以使得本公开将是透彻和完整的，并将向本领域技术人员充分传达本发明的范围。在附图中，为了清楚起见，可能夸大了层和区域的尺寸和相对尺寸。将理解的是，当元件或层被称为在另一个元件或层“上”、“连接至”或“耦接至”另一个元件或层时，其可以直接在另一个元件或层上、直接连接至或耦接至另一个元件或层，或者可以存在中间元件或中间层。相反，当元件被称为“直接在另一个元件或层上”、“直接连接至”或“直接耦接至”另一个元件或层时，则不存在中间元件或层。如本文所使用的，术语“和/或”包括一个或多个相关联的所列项目的任何和所有组合。贯穿全文，相同的数字表示相同的元件。
将理解，尽管本文使用术语第一和第二来描述各种区域、层和/或元件，但是这些区域、层和/或元件不应受这些术语限制。这些术语仅用于区分一个区域、层或元件与另一个区域、层或元件。因此，在不脱离本发明的范围的情况下，以下讨论的第一区域、层或元件可以被称为第二区域、层或元件，并且类似地，第二区域、层或元件可以被称为第一区域、层或元件。
诸如“下部”或“底部”以及“上部”或“顶部”的相对术语在本文中可以用于描述一个元件与另一个元件的如图中所示的关系。将理解的是，除了附图中描绘的方位之外，相对术语旨在涵盖装置的不同方位。例如，如果附图中的装置被翻转，则被描述为在其它元件的“下部”侧上的元件将随后定向在其它元件的“上部”侧上。因此，取决于附图的特定方位，示例性术语“下部”可以包含“下部”和“上部”两个方位。类似地，如果将其中一个附图中的装置翻转，则描述为在其它元件“之下”或“下面”的元件将被定向为在其它元件“上方”。因此，示例性术语“之下”或“下面”可以包含上方和下方两个方位。
本文所使用的术语仅出于描述特定实施例的目的，并不旨在限制本发明。如本文所使用的，单数形式的“一”、“一个”和“该”也意图包括复数形式，除非上下文另外明确指出。将进一步理解的是，当在本文中使用时，术语“包括”、“包括有”、“包含”和/或“包含有”指定存在所述特征、元件和/或组件，但是不排除存在或添加一个或多个其它特征、元件、组件和/或其组。
本文参考作为示意性图示的截面图示描述了本发明的实施例。这样，例如由于制造技术和/或公差导致的图示形状的变化是可以预期的。因此，本发明的实施例不应被解释为限于本文图示的区域的特定形状，而应包括例如由制造引起的形状偏差。例如，图示为矩形的注入区通常将具有在其边缘处的圆形或弯曲特征和/或注入浓度梯度而不是从注入区到非注入区的二元改变。因此，附图中图示的区域本质上是示意性的，并且它们的形状不旨在图示装置的区域的实际形状，也不旨在限制本发明的范围。
将理解的是，本文公开的实施例可以被组合。因此，关于第一实施例所描绘和/或描述的特征同样可以被包括在第二实施例中，反之亦然。
尽管参考特定附图描述了上述实施例，但是应当理解，本发明的一些实施例可以包括附加的和/或中间的层、结构或元件，和/或特定的层、结构或元件可以被删除。尽管已经描述了本发明的一些示例性实施例，但是本领域技术人员将容易理解，在实质上不脱离本发明的新颖教导和优点的情况下，可以对示例性实施例进行许多修改。因此，所有这样的修改旨在被包括在权利要求书所限定的本发明的范围内。因此，应当理解，前述内容是对本发明的说明，并且不应解释为限于所公开的特定实施例，并且对所公开的实施例以及其它实施例的修改旨在包括在所附权利要求的范围内。本发明由所附权利要求书定义，其中包括与权利要求书等同的内容。

Claims (29)

1.一种功率开关装置，包括：
半导体层结构，包括有源区和非有源区，所述有源区包括多个单位单元，并且所述非有源区包括在所述半导体层结构上的场绝缘层和与所述半导体层结构相对地在所述场绝缘层上的栅极焊盘；
栅极绝缘图案，在所述半导体层结构上在所述有源区和所述场绝缘层之间；
第一源极/漏极触件，在所述半导体层结构上在所述场绝缘层的中心和所述栅极绝缘图案之间；和
第二源极/漏极触件，在所述半导体层结构上，其中所述栅极绝缘图案的一部分在所述第二源极/漏极触件和所述场绝缘层之间，
其中，所述半导体层结构的所述非有源区包括具有第一导电类型的基板、在所述基板上的具有第一导电类型的漂移区以及在所述漂移区和所述场绝缘层之间的具有与第一导电类型相反的第二导电类型的阱区，
其中，所述场绝缘层的一部分在所述第一源极/漏极触件和所述第二源极/漏极触件之间，以及
其中，所述阱区在所述栅极绝缘图案的所述一部分、所述场绝缘层、所述第一源极/漏极触件和所述第二源极/漏极触件下方连续地延伸。
2.根据权利要求1所述的功率开关装置，其中，所述第一源极/漏极触件穿透所述场绝缘层以接触所述半导体层结构。
3.根据权利要求1或2所述的功率开关装置，其中，所述场绝缘层的厚度是所述栅极绝缘图案的厚度的至少五倍。
4.根据权利要求1所述的功率开关装置，其中，所述半导体层结构包括碳化硅半导体层结构。
5.根据权利要求1所述的功率开关装置，其中，所述功率开关装置的dV/dt位移电流能力为至少90V/纳秒。
6.根据权利要求5所述的功率开关装置，其中，所述功率开关装置的dV/dt位移电流能力在90V/纳秒和150V/纳秒之间。
7.根据权利要求1所述的功率开关装置，其中，所述第一源极/漏极触件是设在所述半导体层结构的所述非有源区上的多个源极/漏极触件中的一个源极/漏极触件。
8.根据权利要求7所述的功率开关装置，其中，所述多个源极/漏极触件中的每一个源极/漏极触件穿透所述场绝缘层以接触所述半导体层结构。
9.根据权利要求7所述的功率开关装置，其中，所述场绝缘层包括多个侧壁，并且其中，所述第一源极/漏极触件距离所述场绝缘层的侧壁中的第一侧壁相比距离所述场绝缘层的侧壁中的第二侧壁更接近，并且所述多个源极/漏极触件中的第三源极/漏极触件距离所述场绝缘层的侧壁中的所述第二侧壁相比距离所述场绝缘层的侧壁中的所述第一侧壁更接近。
10.根据权利要求9所述的功率开关装置，其中，所述多个源极/漏极触件中的第四源极/漏极触件距离所述场绝缘层的侧壁中的第三侧壁相比距离所述场绝缘层的侧壁中的所述第一侧壁或所述第二侧壁更接近。
11.根据权利要求1所述的功率开关装置，其中，所述功率开关装置包括功率金属氧化物半导体场效应晶体管或功率绝缘栅双极晶体管。
12.一种功率开关装置，包括：
半导体层结构，具有相对的第一主表面和第二主表面，所述半导体层结构包括非有源区和具有多个单位单元晶体管的有源区；
在所述非有源区上的栅极焊盘；
在所述栅极焊盘上的栅极接合焊盘；
接合到所述栅极接合焊盘的接合线；
在所述半导体层结构上在所述非有源区中的场绝缘层；
在所述非有源区上的第一源极/漏极触件；
在所述有源区上的多个栅极指，栅极指中的相应栅极指耦接到所述栅极焊盘；以及
在所述有源区上的第二源极/漏极触件，
其中，单位单元晶体管中的第一单位单元晶体管设置在所述场绝缘层的第一侧上并且单位单元晶体管中的第二单位单元晶体管设置在所述场绝缘层的与第一侧相对的第二侧上，以使得所述场绝缘层在单位单元晶体管中的所述第一单位单元晶体管和单位单元晶体管中的所述第二单位单元晶体管之间，
其中，所述半导体层结构的所述非有源区包括具有第一导电类型的基板、在所述基板上的具有第一导电类型的漂移区以及在所述漂移区和所述场绝缘层之间的具有与第一导电类型相反的第二导电类型的阱区，
其中，所述第二源极/漏极触件耦接到具有第一导电类型的源极区，
其中，所述阱区在所述场绝缘层和所述源极区下方连续地延伸，
其中，所述源极区在所述场绝缘层与所述多个栅极指中的最接近所述场绝缘层的第一侧的栅极指之间，以及
其中，所述栅极焊盘的至少一部分在所述场绝缘层上从所述场绝缘层的第一侧向所述场绝缘层的第二侧延伸。
13.根据权利要求12所述的功率开关装置，还包括在所述半导体层结构上在所述非有源区上在所述有源区和所述场绝缘层之间的栅极绝缘图案，其中，所述第一源极/漏极触件在所述场绝缘层的中心和所述栅极绝缘图案之间。
14.根据权利要求13所述的功率开关装置，其中，所述第一源极/漏极触件穿透所述场绝缘层以接触所述半导体层结构。
15.根据权利要求12-14中的任一项所述的功率开关装置，其中，所述场绝缘层的厚度是所述栅极绝缘图案的厚度的至少五倍。
16.根据权利要求12所述的功率开关装置，其中，所述半导体层结构包括碳化硅半导体层结构。
17.一种功率开关装置，包括：
半导体层结构，包括有源区和非有源区；
在所述半导体层结构上在所述非有源区上的场绝缘层；
在所述半导体层结构上在所述有源区和所述场绝缘层之间的栅极绝缘图案；
在所述场绝缘层上和所述栅极绝缘图案上的栅极焊盘；
在所述场绝缘层的中心部分和所述栅极绝缘图案之间的第一源极/漏极触件；和
在所述半导体层结构上的第二源极/漏极触件，其中所述栅极绝缘图案的一部分在所述第二源极/漏极触件和所述场绝缘层之间，
其中，所述半导体层结构的所述非有源区包括具有第一导电类型的基板、在所述基板上的具有第一导电类型的漂移区以及在所述漂移区和所述场绝缘层之间的具有与第一导电类型相反的第二导电类型的阱区，以及
其中，所述阱区在所述栅极绝缘图案的所述一部分、所述场绝缘层、所述第一源极/漏极触件和所述第二源极/漏极触件下方连续地延伸。
18.根据权利要求17所述的功率开关装置，其中，所述有源区包括多个单位单元晶体管。
19.根据权利要求17所述的功率开关装置，其中，所述第一源极/漏极触件在所述半导体层结构的所述非有源区上。
20.根据权利要求19所述的功率开关装置，其中，所述第一源极/漏极触件是设在所述半导体层结构的所述非有源区上的多个源极/漏极触件中的一个源极/漏极触件。
21.根据权利要求20所述的功率开关装置，其中，所述多个源极/漏极触件中的每一个源极/漏极触件穿透所述场绝缘层以接触所述半导体层结构。
22.根据权利要求21所述的功率开关装置，其中，所述场绝缘层包括多个侧壁，并且其中，第一源极/漏极触件距离所述场绝缘层的侧壁中的第一侧壁相比距离所述场绝缘层的侧壁中的第二侧壁更接近，并且所述多个源极/漏极触件中的第三源极/漏极触件距离所述场绝缘层的侧壁中的所述第二侧壁相比距离所述场绝缘层的侧壁中的所述第一侧壁更接近。
23.根据权利要求17所述的功率开关装置，其中，所述第一源极/漏极触件穿透所述场绝缘层以接触所述半导体层结构。
24.根据权利要求17-23中的任一项所述的功率开关装置，其中，所述场绝缘层的厚度是所述栅极绝缘图案的厚度的至少五倍。
25.根据权利要求17所述的功率开关装置，其中，所述功率开关装置包括碳化硅功率金属氧化物半导体场效应晶体管或碳化硅功率绝缘栅双极晶体管。
26.一种功率开关装置，包括：
具有有源区和非有源区的半导体层结构；
在所述非有源区上的场绝缘层；
在所述场绝缘层上的栅极焊盘；
分流位移电流路径，被配置为将dV/dt引起的位移电流通过所述非有源区分流到在所述非有源区上的所述场绝缘层和所述栅极焊盘中的开口内的第一源极/漏极触件；
在所述有源区上的第二源极/漏极触件；
栅极绝缘图案，在所述半导体层结构的所述非有源区上在所述有源区和所述场绝缘层之间；以及
阱区，在所述栅极绝缘图案的一部分、所述第一源极/漏极触件和所述第二源极/漏极触件下方连续地延伸。
27.根据权利要求26所述的功率开关装置，其中所述栅极焊盘与所述半导体层结构相对地在所述场绝缘层上，以及
其中，所述功率开关装置还包括与所述场绝缘层相对地在所述栅极焊盘上的栅极接合焊盘，使得所述场绝缘层、所述栅极焊盘和所述栅极接合焊盘顺序地堆叠在所述半导体层结构上。
28.根据权利要求26或27所述的功率开关装置，其中，所述分流位移电流路径延伸穿过所述场绝缘层中的开口。
29.根据权利要求26所述的功率开关装置，其中，所述场绝缘层的厚度为至少200纳米。
CN201880066126.5A 2017-09-08 2018-08-21 具有高dv/dt能力的功率开关装置及制造这种装置的方法 Active CN111201611B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311065457.6A CN117096190A (zh) 2017-09-08 2018-08-21 具有高dv/dt能力的功率开关装置及制造这种装置的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/699,149 US10601413B2 (en) 2017-09-08 2017-09-08 Power switching devices with DV/DT capability and methods of making such devices
US15/699,149 2017-09-08
PCT/US2018/047269 WO2019050670A1 (en) 2017-09-08 2018-08-21 HIGH VOLTAGE CAPACITY CURRENT SWITCHING DEVICES AND METHODS OF MAKING THE SAME

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311065457.6A Division CN117096190A (zh) 2017-09-08 2018-08-21 具有高dv/dt能力的功率开关装置及制造这种装置的方法

Publications (2)

Publication Number Publication Date
CN111201611A CN111201611A (zh) 2020-05-26
CN111201611B true CN111201611B (zh) 2023-08-22

Family

ID=63668006

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201880066126.5A Active CN111201611B (zh) 2017-09-08 2018-08-21 具有高dv/dt能力的功率开关装置及制造这种装置的方法
CN202311065457.6A Pending CN117096190A (zh) 2017-09-08 2018-08-21 具有高dv/dt能力的功率开关装置及制造这种装置的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311065457.6A Pending CN117096190A (zh) 2017-09-08 2018-08-21 具有高dv/dt能力的功率开关装置及制造这种装置的方法

Country Status (4)

Country Link
US (2) US10601413B2 (zh)
EP (1) EP3679606A1 (zh)
CN (2) CN111201611B (zh)
WO (1) WO2019050670A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3511986A1 (en) 2018-01-16 2019-07-17 Infineon Technologies Austria AG Transistor arrangement with a load transistor and a sense transistor
CN111937123A (zh) * 2018-03-26 2020-11-13 日产自动车株式会社 半导体装置及其制造方法
JP7030665B2 (ja) * 2018-09-15 2022-03-07 株式会社東芝 半導体装置
US10998418B2 (en) * 2019-05-16 2021-05-04 Cree, Inc. Power semiconductor devices having reflowed inter-metal dielectric layers
US11031461B2 (en) * 2019-08-25 2021-06-08 Genesic Semiconductor Inc. Manufacture of robust, high-performance devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104285301A (zh) * 2012-05-15 2015-01-14 三菱电机株式会社 半导体装置及其制造方法
WO2016170706A1 (ja) * 2015-04-22 2016-10-27 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2016194419A1 (ja) * 2015-06-04 2016-12-08 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686750A (en) * 1991-09-27 1997-11-11 Koshiba & Partners Power semiconductor device having improved reverse recovery voltage
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
CN100477268C (zh) 2001-04-04 2009-04-08 三菱电机株式会社 半导体器件
JP4848605B2 (ja) 2001-08-29 2011-12-28 株式会社デンソー 半導体装置の製造方法
JP4904673B2 (ja) * 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2008187125A (ja) * 2007-01-31 2008-08-14 Toshiba Corp 半導体装置
WO2009039441A1 (en) 2007-09-21 2009-03-26 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
WO2010073759A1 (ja) 2008-12-25 2010-07-01 三菱電機株式会社 電力用半導体装置
DE112010000882B4 (de) 2009-02-24 2015-03-19 Mitsubishi Electric Corporation Siliziumkarbid-Halbleitervorrichtung
KR101230680B1 (ko) * 2009-04-30 2013-02-07 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
JP4962664B2 (ja) 2009-10-14 2012-06-27 三菱電機株式会社 電力用半導体装置とその製造方法、ならびにパワーモジュール
JP4962665B2 (ja) 2010-04-06 2012-06-27 三菱電機株式会社 電力用半導体装置およびその製造方法、ならびにパワーモジュール
US8492208B1 (en) * 2012-01-05 2013-07-23 International Business Machines Corporation Compressive (PFET) and tensile (NFET) channel strain in nanowire FETs fabricated with a replacement gate process
JP5580355B2 (ja) * 2012-03-12 2014-08-27 株式会社東芝 半導体装置
US9496391B2 (en) * 2013-03-15 2016-11-15 Fairchild Semiconductor Corporation Termination region of a semiconductor device
CN107078159B (zh) * 2014-09-26 2020-07-10 三菱电机株式会社 半导体装置
KR101955055B1 (ko) * 2014-11-28 2019-03-07 매그나칩 반도체 유한회사 전력용 반도체 소자 및 그 소자의 제조 방법
US9806186B2 (en) * 2015-10-02 2017-10-31 D3 Semiconductor LLC Termination region architecture for vertical power transistors
JP6887244B2 (ja) * 2016-12-09 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104285301A (zh) * 2012-05-15 2015-01-14 三菱电机株式会社 半导体装置及其制造方法
WO2016170706A1 (ja) * 2015-04-22 2016-10-27 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2016194419A1 (ja) * 2015-06-04 2016-12-08 三菱電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN117096190A (zh) 2023-11-21
US11184001B2 (en) 2021-11-23
WO2019050670A1 (en) 2019-03-14
US20190081624A1 (en) 2019-03-14
US20200212908A1 (en) 2020-07-02
US10601413B2 (en) 2020-03-24
EP3679606A1 (en) 2020-07-15
CN111201611A (zh) 2020-05-26

Similar Documents

Publication Publication Date Title
CN111201611B (zh) 具有高dv/dt能力的功率开关装置及制造这种装置的方法
CN110036486B (zh) 具有栅极沟槽和掩埋的终端结构的功率半导体器件及相关方法
US8415671B2 (en) Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US8563986B2 (en) Power semiconductor devices having selectively doped JFET regions and related methods of forming such devices
US10153275B2 (en) Method of operating an IGBT having switchable and non-switchable diode cells
US10586792B2 (en) Semiconductor device including an integrated resistor
US20230369486A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
US11699744B2 (en) Semiconductor device and semiconductor apparatus
US10600898B2 (en) Vertical bidirectional insulated gate turn-off device
US20210343847A1 (en) Diffusion and/or enhancement layers for electrical contact regions
US11682709B2 (en) Interface layer control methods for semiconductor power devices and semiconductor devices formed thereof
CN213752716U (zh) 金属氧化物场效应晶体管器件和电子设备
CN217239468U (zh) Mosfet装置和电子装置
US11610987B2 (en) NPNP layered MOS-gated trench device having lowered operating voltage
US20220149165A1 (en) Semiconductor devices including an offset metal to polysilicon gate contact

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: North Carolina USA

Applicant after: Wofu Semiconductor Co.,Ltd.

Address before: North Carolina USA

Applicant before: CREE, Inc.

GR01 Patent grant
GR01 Patent grant