CN114068331A - 一种提高bv稳定性的sgt终端结构及其制备方法 - Google Patents

一种提高bv稳定性的sgt终端结构及其制备方法 Download PDF

Info

Publication number
CN114068331A
CN114068331A CN202210030400.1A CN202210030400A CN114068331A CN 114068331 A CN114068331 A CN 114068331A CN 202210030400 A CN202210030400 A CN 202210030400A CN 114068331 A CN114068331 A CN 114068331A
Authority
CN
China
Prior art keywords
upper side
layer
oxide layer
metal
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210030400.1A
Other languages
English (en)
Other versions
CN114068331B (zh
Inventor
李加洋
陶瑞龙
胡兴正
薛璐
刘海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Huaruiwei Integrated Circuit Co ltd
Original Assignee
Nanjing Huaruiwei Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Huaruiwei Integrated Circuit Co ltd filed Critical Nanjing Huaruiwei Integrated Circuit Co ltd
Priority to CN202210030400.1A priority Critical patent/CN114068331B/zh
Publication of CN114068331A publication Critical patent/CN114068331A/zh
Application granted granted Critical
Publication of CN114068331B publication Critical patent/CN114068331B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种提高BV稳定性的SGT终端结构及其制备方法。该方法包括在所述栅氧化层的上侧淀积形成第二导电类型的多晶硅，然后对所述多晶硅进行刻蚀操作，对所述体区内以及栅氧化层上侧经过刻蚀保留的多晶硅的内端部执行第一导电类型元素注入和退火操作，以制作形成设置在有源区的体区内的第一阱区、设置在终端区的体区外端的第二阱区、以及设置在所述栅氧化层上侧的二极管和电阻，所述二极管的外端与电阻的内端连接。本发明通过在终端沟槽内增加偏置电压的方式，减小雪崩击穿时的氧化层界面空穴缺陷密度，从而有效改善BV walk‑in和walk‑out的问题，从而提高BV的稳定性，增加器件的可靠性。

Description

一种提高BV稳定性的SGT终端结构及其制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种提高BV稳定性的SGT终端结构及其制备方法。
背景技术
传统的SGT终端结构如图1所示，结构中终端区域的沟槽采用浮空和接地的组合方式，对器件施加反向偏压的过程中，沟槽内的多晶硅电极充当场板的作用使耗尽线更易向外扩展。
如图2所示，传统的SGT终端结构的耐压水平受限于沟槽氧化层厚度和沟槽形貌，在距离截止环较远位置就已经完全耗尽，耗尽线无法继续扩展，导致耐压无法继续提高。
同时，在器件雪崩击穿时，沟槽侧壁的氧化层容易形成空穴缺陷，使器件的BVDSS出现walk-in(BV减小)或walk-out（BV增加）的问题，导致BV不稳定，影响器件的可靠性。
并且，在硅表面介质层中存在一些游离的金属离子和陷阱电荷，对器件的击穿电压和可靠性均造成一定的影响。
发明内容
本发明的目的是针对现有技术存在的不足，提供一种提高BV稳定性的SGT终端结构及其制备方法。
为实现上述目的，在第一方面，本发明提供了一种提高BV稳定性的SGT终端结构的制造方法，包括：
提供第一导电类型衬底，在所述衬底的上侧制作外延层；
在所述外延层上刻蚀形成多个沟槽；
在所述外延层的上侧及沟槽的内侧生长场氧层；
在有源区和终端区内的沟槽内分别制作形成第一导电类型的屏蔽栅多晶硅和多晶硅场板；
在所述屏蔽栅多晶硅和多晶硅场板上侧的沟槽内制作第一氧化层，所述屏蔽栅多晶硅上侧的第一氧化层刻蚀形成隔离氧化层；
在所述隔离氧化层上侧的沟槽内和外延层的上侧生长栅氧化层；
在所述栅氧化层内侧的沟槽内制作第一导电类型的控制栅多晶硅，并在所述控制栅多晶硅的上侧制作形成第二氧化层；
在所述外延层上制作第二导电类型的体区；
在所述栅氧化层的上侧淀积形成第二导电类型的多晶硅，然后对所述多晶硅进行刻蚀操作，对所述体区内以及刻蚀保留的多晶硅的内端部执行第一导电类型元素注入和退火操作，以制作形成设置在有源区的体区内的第一阱区、设置在终端区的体区外端的第二阱区、以及设置在所述栅氧化层上侧的二极管和电阻，所述二极管的外端与电阻的内端连接；
淀积形成第一介质层，并在所述第一介质层上刻蚀形成第一连接孔；
在所述第一介质层的上侧及第一连接孔内溅射形成第一金属层，所述第一金属层经刻蚀形成与第一阱区连接的第一源极金属、与多晶硅场板和二极管的内端分别连接的电容场板金属、与电阻的外端、多晶硅场板和第二阱区分别连接的截止环金属以及栅极金属；
淀积形成第二介质层，在所述第二介质层上刻蚀形成第二连接孔，在所述第二介质层的上侧及第二连接孔内溅射形成第二金属层，所述第二金属层经刻蚀形成与第一源极金属连接的第二源极金属，所述第二源极金属向外延伸至电容场板金属的上侧，以与所述电容场板金属配合形成电容结构。
进一步的，位于终端区内相邻的两个沟槽之间的外延层内形成有空置区，所述二极管和电阻设置在空置区的上侧。
进一步的，对所述体区内以及所述刻蚀保留的多晶硅的内端部注入的元素为砷元素，注入的剂量为5E15-1E16atom/cm2，注入的能量为60KeV，退火温度为950℃，退火时间为60min。
进一步的，在所述第二源极金属及第二介质层的上侧沉积钝化层，并在所述钝化层上刻蚀形成源极和栅极的开口区。
进一步的，在所述衬底的下侧制作形成背金层。
在第二方面，本发明提供了一种提高BV稳定性的SGT终端结构，包括第一导电类型衬底和设置在所述衬底的上侧的外延层，所述外延层上设有多个沟槽，所述沟槽的内侧设有场氧层，有源区和终端区内的沟槽内分别制作形成第一导电类型的屏蔽栅多晶硅和多晶硅场板，所述屏蔽栅多晶硅和多晶硅场板上侧的沟槽内分别设有隔离氧化层和第一氧化层，所述隔离氧化层上侧的沟槽内设有栅氧化层，所述栅氧化层内侧的沟槽内设有第一导电类型的控制栅多晶硅，所述控制栅多晶硅的上侧设有第二氧化层，所述外延层上设有第二导电类型的体区，所述有源区的体区内设有第一阱区，所述终端区的体区外端设有第二阱区，所述栅氧化层的上侧二极管和电阻，所述二极管的外端与电阻的内端连接，所述栅氧化层、二极管和电阻的上侧设有第一介质层，所述第一介质层上设有第一连接孔，所述介质层的上侧设有与源区内的阱区连接的第一源极金属、与多晶硅场板和二极管的内端分别连接的电容场板金属、与电阻的外端、多晶硅场板和第二阱区分别连接的截止环金属以及栅极金属，所述第一源极金属、电容场板金属、截止环金属和栅极金属的上侧及其之间的第一介质层的上侧第二介质层，所述第二介质层上设有第二连接孔，所述第二介质层的上侧设有与第一源极金属连接的第二源极金属，所述第二源极金属向外延伸至电容场板金属的上侧，以与所述电容场板金属配合形成电容结构。
进一步的，位于终端区内相邻的两个沟槽之间形成有空置区，所述二极管和电阻设置在空置区的上侧。
进一步的，在所述第二源极金属及第二介质层的上侧沉积钝化层，并在所述钝化层上刻蚀形成源极和栅极的开口区。
进一步的，在所述衬底的下侧制作形成背金层。
进一步的，所述电阻呈环绕设置。
有益效果：与现有技术相比，本发明具有以下优点：
1）本发明通过在终端区内制作电阻、二极管和电容结构，在器件的漏极加正向电压时，电压依次经过绕组、二极管给电容充电，同时电容场板金属与终端沟槽内的多晶硅场板相连，从而使沟槽内的多晶硅场板与电容场板金属等电位，使终端沟槽内的多晶硅场板加上正向偏置电压，减小雪崩击穿时的氧化层界面空穴缺陷密度，从而有效改善BV walk-in和walk-out的问题，从而提高BV的稳定性，增加器件的可靠性；从仿真拉偏结果来看，沟槽内的偏置电压在6V到17V之间，器件的BVDSS比较稳定；
2）由于终端沟槽内存在正向偏置电压，可以调节终端区的电场分布，使耗尽线横向延展，提高器件的耐压能力，同时雪崩击穿点由终端向有源区移动，高温稳定性更好；
3）本发明相比传统的SGT终端结构，可以明显改善电场分布，由终端沟槽承担更多的电压，提高器件的耐压水平；同时，通过垂直于沟槽底部的电场分布来看，本发明在靠近终端区***的电场强度更高；
4）在终端结构中集成平行板电容和多晶硅二极管，通过将截止环电势作用于终端沟槽的方式，来提高器件的击穿电压；
5）由于第二层金属在耐压时感应出负电荷，可以有效的吸附介质层中的游离电荷，例如钠离子等，起到屏蔽电荷的作用，提高器件的可靠性；
6）工艺实现过程简单，与现有工艺兼容，在不显著增加加工成本的前提下，实现功率器件与自偏置结构的集成，有效提高器件的BV稳定性和可靠性。
附图说明
图1是现有的SGT终端结构的结构示意图；
图2是现有的SGT终端结构的仿真结构图；
图3是在衬底上制作出外延层后的结构示意图；
图4是在外延层上刻蚀出沟槽后的结构示意图；
图5是在沟槽内和外延层的上侧生长场氧层后的结构示意图；
图6是在沟槽内制作出屏蔽栅多晶硅和多晶硅场板后的结构示意图；
图7是对第一氧化层刻蚀后的结构示意图；
图8是生长栅氧化层后的结构示意图；
图9是在有源区的沟槽内制作出控制栅多晶硅和第二氧化层后的结构示意图；
图10是在外延层内制作出体区后的结构示意图；
图11是制作出第一阱区、第二阱区、二极管和电阻后的结构示意图；
图12是在第一介质层上刻蚀出第一连接孔后的结构示意图；
图13是对第一金属层刻蚀后的结构示意图；
图14是本发明实施例的提高BV稳定性的SGT终端结构的剖视结构示意图；
图15是本发明实施例的提高BV稳定性的SGT终端结构的俯视结构示意图；
图16是本发明实施例的提高BV稳定性的SGT终端结构的仿真结构图；
图17是提高BV稳定性的SGT终端结构与现有的SGT终端结构的仿真电场分布对比图；
图18是提高BV稳定性的SGT终端结构的偏置电压与BV的变化趋势图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，本实施例在以本发明技术方案为前提下进行实施，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围。
如图3至15所示，本发明实施例提供了一种提高BV稳定性的SGT终端结构的制造方法，包括：
参见图3，提供第一导电类型衬底1，在衬底1的上侧制作外延层2。以第一导电类型为N型、第二导电类型为P型为例阐述本发明的技术方案。衬底1一般采用砷元素或磷元素掺杂，外延层2的厚度通常为3-15um，其电阻率为0.1-1Ω.cm。
参见图4，在外延层2上刻蚀形成多个沟槽3。具体的，可以先在外延层2的上侧淀积SiO2/SiN/SiO2层结构，总厚度为4000埃左右，该厚度可根据沟槽刻蚀形貌做微调，然后依次进行沟槽光刻、刻蚀形成沟槽3的结构。沟槽3的深度为0.6-5um，沟槽宽度为0.2-1.2um，其侧壁的倾斜角度为88-89度。
参见图5，在外延层2的上侧及沟槽的内侧生长场氧层4。场氧层4可通过干-湿-干法的氧化和CVD方法形成，场氧层的厚度为3500-7000埃。
参见图6，在有源区和终端区内的沟槽3内分别制作形成N型的屏蔽栅多晶硅5和多晶硅场板6。具体的，先在沟槽3内淀积N型元素掺杂的多晶硅，该多晶硅的掺杂浓度为1E19-6E19atom/cm2，掺杂元素为磷，然后对有源区和终端区内的沟槽3内的多晶硅分别进行光刻、刻蚀操作，从而形成N型的屏蔽栅多晶硅5和多晶硅场板6。
参见图7，在屏蔽栅多晶硅5和多晶硅场板6上侧的沟槽3内制作第一氧化层7，其中，屏蔽栅多晶硅5上侧的第一氧化层7刻蚀形成隔离氧化层8。隔离氧化层8的厚度为5000-10000埃。
参见图8，在隔离氧化层8上侧的沟槽3内和外延层2的上侧生长栅氧化层9。具体的，栅氧化层9的厚度为500-1000埃，生长温度950℃-1050℃，栅氧化层9的厚度越厚，需要更高的温度生长。在生长栅氧化层9前，还可先在沟槽3内生长牺牲氧化层，牺牲氧化层通过干法氧化形成，牺牲氧化层的生长氧化温度为1000-1100℃，然后可用湿法漂洗去除部分牺牲氧化层。
参见图9，在栅氧化层9内侧的沟槽3内制作N型的控制栅多晶硅10，并在控制栅多晶硅10的上侧制作形成第二氧化层11。控制栅多晶硅10也采用掺杂多晶淀积、光刻和刻蚀形成，其掺杂浓度为1E19-6E19atom/cm2，掺杂元素为磷。需要说明的是，在有源区内最靠近终端区的沟槽3内优选不制作控制栅多晶硅10。
参见图10，在外延层2上制作P型的体区12。具体的，体区12通过体区注入操作和体区退火操作制作形成，其中，体区注入操作注入的元素为硼元素，注入的能量为60KEV-120Kev，注入的剂量根据VTH参数的需求调整，通常在5E12-1.8E13atom/cm2左右，体区退火操作的温度为1100℃，时间为60min。
参见图11和图15，在栅氧化层9的上侧淀积形成P型的多晶硅，然后对该处的多晶硅进行刻蚀操作，对体区12内执行N型元素注入和退火操作，以制作形成设置在有源区的体区12内的第一阱区13和设置在终端区的体区12外端的第二阱区14，在对体区12执行N型元素注入时，还同步对经过刻蚀操作保留的多晶硅的内端注入N型元素，从而将刻蚀后保留的多晶硅制作形成设置在栅氧化层9上侧的二极管15和电阻16，电阻16呈环绕设置，二极管15的外端与电阻16的内端连接。此步骤注入的N元素优选为砷元素，注入的能量为60KeV，退火温度为950℃，退火时间为60min。
参见图12，在栅氧化层9、二极管15和电阻16的上侧淀积形成第一介质层17，并在第一介质层17上刻蚀形成第一连接孔18。在制作形成第一连接孔18后，还可对第一连接孔18进行孔注入和退火操作，以降低接触电阻。具体的，孔注入分两次进行，两次分别注入的元素为二氟化硼和硼，注入的剂量为2E14-5E14atom/cm2，注入的能量为30-40KeV，然后进行快速退火，退火温度为950℃，退火时间为30s。还可对第一连接孔18淀积钛/氮化钛，然后填充钨金属并回刻，形成欧姆接触孔。
参见图13和图15，在第一介质层17的上侧及第一连接孔18内溅射形成第一金属层，第一金属层经刻蚀形成与第一阱区13连接的第一源极金属19、与多晶硅场板6和二极管15的内端分别连接的电容场板金属20、与电阻16的外端、多晶硅场板6和第二阱区14分别连接的截止环金属21以及栅极金属26。
参见图14和图15，在第一源极金属19、电容场板金属20、截止环金属21和栅极金属26以及暴露出的第一介质层17的上侧淀积形成第二介质层22，在第二介质层22上刻蚀形成第二连接孔23，在第二介质层22的上侧及第二连接孔23内溅射形成第二金属层，第二金属层经刻蚀形成与第一源极金属19连接的第二源极金属24，第二源极金属24向外延伸至电容场板金属20的上侧，以与电容场板金属20配合形成电容结构。第一金属层和第二金属层均优选为4um铝层，铝中可掺杂一定比例的Cu，防止铝硅互溶。
位于终端区内相邻的两个沟槽3之间的外延层2内形成有空置区25，二极管15和电阻16设置在空置区25的上侧。
还可在第二源极金属24及第二介质层22的上侧沉积钝化层，并在钝化层上刻蚀形成源极和栅极的开口区。钝化层优选为氮化硅钝化层，钝化层的厚度为7000-12000埃，钝化层可降低芯片表面可动离子引起的器件漏电。还可在衬底1的下侧制作形成背金层，在制作背金层前，可从衬底1的下侧对器件进行减薄至剩余厚度为150um左右，然后依次蒸发Ti-Ni-Ag（钛-镍-银）形成背金层。
参见图3至图15，基于以上实施例，本领域技术人员可以轻易理解，本发明还提供了一种提高BV稳定性的SGT终端结构，包括第一导电类型衬底1和设置在衬底1的上侧的外延层2。以第一导电类型为N型、第二导电类型为P型为例阐述本发明的技术方案。衬底1一般采用砷元素或磷元素掺杂，外延层2的厚度通常为3-15um，其电阻率为0.1-1Ω.cm。
在外延层上设有多个沟槽3，沟槽3的深度为0.6-5um，沟槽宽度为0.2-1.2um，其侧壁的倾斜角度为88-89度。在沟槽3的内侧设有场氧层4，场氧层4可通过干-湿-干法的氧化和CVD方法形成，场氧层的厚度为3500-7000埃。
在有源区和终端区内的沟槽3内分别制作形成N型的屏蔽栅多晶硅5和多晶硅场板6，在屏蔽栅多晶硅5和多晶硅场板6上侧的沟槽3内分别设有隔离氧化层8和第一氧化层7，隔离氧化层8上侧的沟槽3内和外延层2的上侧设有栅氧化层9，在栅氧化层9内侧的沟槽3内设有N型的控制栅多晶硅10，控制栅多晶硅10的上侧设有第二氧化层11。
在外延层2上设有第二导电类型的体区12，在有源区的体区12内设有第一阱区13，终端区的体区12外端设有第二阱区14，第一阱区13和第二阱区14均为N型，在终端区的栅氧化层9的上侧二极管15和电阻16，二极管15的外端与电阻16的内端连接。在制作时，先在栅氧化层9的上侧淀积形成P型的多晶硅，然后对该处的多晶硅进行刻蚀操作，对体区12内执行N型元素注入和退火操作，以制作形成设置在有源区的体区12内的第一阱区13和设置在终端区的体区12外端的第二阱区14，在对体区12执行N型元素注入时，还同步对经过刻蚀操作保留的多晶硅的内端注入N型元素，从而将刻蚀后保留的多晶硅制作形成设置在栅氧化层9上侧的二极管15和电阻16。其中，电阻16呈环绕设置，二极管15的外端与电阻16的内端连接。此步骤注入的N元素优选为砷元素，注入的能量为60KeV，退火温度为950℃，退火时间为60min。
在栅氧化层9、二极管15和电阻16的上侧设有第一介质层17，第一介质层17上设有第一连接孔18。在制作形成第一连接孔18后，还可对第一连接孔18进行孔注入和退火操作，以降低接触电阻。具体的，孔注入分两次进行，两次分别注入的元素为二氟化硼和硼，注入的剂量为2E14-5E14atom/cm2，注入的能量为30-40KeV，然后进行快速退火，退火温度为950℃，退火时间为30s。还可对第一连接孔18淀积钛/氮化钛，然后填充钨金属并回刻，形成欧姆接触孔。
在介质层17的上侧设有与第一阱区13连接的第一源极金属19、与多晶硅场板6和二极管15的内端分别连接的电容场板金属20、与电阻16的外端、多晶硅场板6和第二阱区14分别连接的截止环金属21以及栅极金属26。第一源极金属19、电容场板金属20、截止环金属21和栅极金属26的上侧及其之间的第一介质层17的上侧第二介质层22，在第二介质层22上设有第二连接孔23，在第二介质层22的上侧设有与第一源极金属19连接的第二源极金属24，第二源极金属24向外延伸至电容场板金属20的上侧，以使第二源极金属24与电容场板金属20配合形成电容结构。
位于终端区内相邻的两个沟槽3之间形成有空置区25，二极管15和电阻16设置在空置区25的上侧。
还可在第二源极金属24及第二介质层22的上侧沉积钝化层，并在钝化层上刻蚀形成源极和栅极的开口区。钝化层优选为氮化硅钝化层，钝化层的厚度为7000-12000埃，钝化层可降低芯片表面可动离子引起的器件漏电。还可在衬底1的下侧制作形成背金层，在制作背金层前，可从衬底1的下侧对器件进行减薄至剩余厚度为150um左右，然后依次蒸发Ti-Ni-Ag（钛-镍-银）形成背金层。
工作原理：本发明通过电阻16、二极管15和电容结构形成的偏置结构，在对器件施加反向偏压时，截止环金属21上产生高电势，通过电阻16分压和二极管15后，对电容场板金属20和第二源极金属24构成的平行板电容器进行充电，当反向偏压降低时，由于二极管15的反向钳制作用，可使电容场板金属20上的电压保持稳定不变，从而给终端区的沟槽3内的多晶硅场板提供稳定的电压。由于截止环金属21位置电势较大，需通过电阻16，来减小对终端区沟槽3施加的电压。电阻16的阻值可通过注入剂量线性调整，可实现不同的分压功能，从而应用于不同耐压水平的器件。电容场板金属20和第二源极金属24构成的平行板电容器，在器件耐压时，电容场板金属20感应出正电荷，由于第二源极金属24连接源极可以提供负电荷，来保持电容器内电势差的稳定。电容的容值可以根据施加电压的大小来调节第一介质层17的厚度。
参见图16，由于终端区的沟槽内存在正向偏置电压，可以调节终端区的电场分布，使耗尽线横向延展，提高器件的耐压能力，同时雪崩击穿点由终端向有源区移动，高温稳定性更好。参见图17，本发明相比传统的SGT终端结构，可以明显改善电场分布，由终端区的沟槽承担更多的电压，提高器件的耐压水平；同时，通过垂直于沟槽底部的电场分布（平行与X轴）来看，本发明在靠近终端区***的电场强度更高。参见图18，本发明通过在终端区的沟槽内增加偏置电压的方式，减小雪崩击穿时的氧化层界面空穴缺陷密度，从而有效改善BVwalk-in和walk-out的问题，从而提高BV的稳定性，增加器件的可靠性；从仿真拉偏结果来看，沟槽内的偏置电压在6V到17V之间，器件的BVDSS比较稳定。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，其它未具体描述的部分，属于现有技术或公知常识。在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种提高BV稳定性的SGT终端结构的制造方法，其特征在于，包括：
提供第一导电类型衬底，在所述衬底的上侧制作外延层；
在所述外延层上刻蚀形成多个沟槽；
在所述外延层的上侧及沟槽的内侧生长场氧层；
在有源区和终端区内的沟槽内分别制作形成第一导电类型的屏蔽栅多晶硅和多晶硅场板；
在所述屏蔽栅多晶硅和多晶硅场板上侧的沟槽内制作第一氧化层，所述屏蔽栅多晶硅上侧的第一氧化层刻蚀形成隔离氧化层；
在所述隔离氧化层上侧的沟槽内和外延层的上侧生长栅氧化层；
在所述栅氧化层内侧的沟槽内制作第一导电类型的控制栅多晶硅，并在所述控制栅多晶硅的上侧制作形成第二氧化层；
在所述外延层上制作第二导电类型的体区；
在所述栅氧化层的上侧淀积形成第二导电类型的多晶硅，然后对所述多晶硅进行刻蚀操作，对所述体区内以及栅氧化层上侧经过刻蚀保留的多晶硅的内端部执行第一导电类型元素注入和退火操作，以制作形成设置在有源区的体区内的第一阱区、设置在终端区的体区外端的第二阱区、以及设置在所述栅氧化层上侧的二极管和电阻，所述二极管的外端与电阻的内端连接；
淀积形成第一介质层，并在所述第一介质层上刻蚀形成第一连接孔；
在所述第一介质层的上侧及第一连接孔内溅射形成第一金属层，所述第一金属层经刻蚀形成与第一阱区连接的第一源极金属、与多晶硅场板和二极管的内端分别连接的电容场板金属、与电阻的外端、多晶硅场板和第二阱区分别连接的截止环金属以及栅极金属；
淀积形成第二介质层，在所述第二介质层上刻蚀形成第二连接孔，在所述第二介质层的上侧及第二连接孔内溅射形成第二金属层，所述第二金属层经刻蚀形成与第一源极金属连接的第二源极金属，所述第二源极金属向外延伸至电容场板金属的上侧，以与所述电容场板金属配合形成电容结构。
2.根据权利要求1所述的提高BV稳定性的SGT终端结构的制造方法，其特征在于，位于终端区内相邻的两个沟槽之间的外延层内形成有空置区，所述二极管和电阻设置在空置区的上侧。
3.根据权利要求1所述的提高BV稳定性的SGT终端结构的制造方法，其特征在于，对所述体区内以及栅氧化层上侧经过刻蚀保留的多晶硅的内端部注入的元素为砷元素，注入的剂量为5E15-1E16atom/cm2，注入的能量为60KeV，退火温度为950℃，退火时间为60min。
4.根据权利要求1所述的提高BV稳定性的SGT终端结构的制造方法，其特征在于，在所述第二源极金属及第二介质层的上侧沉积钝化层，并在所述钝化层上刻蚀形成源极和栅极的开口区。
5.根据权利要求1所述的提高BV稳定性的SGT终端结构的制造方法，其特征在于，在所述衬底的下侧制作形成背金层。
6.一种提高BV稳定性的SGT终端结构，其特征在于，包括第一导电类型衬底和设置在所述衬底的上侧的外延层，所述外延层上设有多个沟槽，所述沟槽的内侧设有场氧层，有源区和终端区内的沟槽内分别制作形成第一导电类型的屏蔽栅多晶硅和多晶硅场板，所述屏蔽栅多晶硅和多晶硅场板上侧的沟槽内分别设有隔离氧化层和第一氧化层，所述隔离氧化层上侧的沟槽内设有栅氧化层，所述栅氧化层内侧的沟槽内设有第一导电类型的控制栅多晶硅，所述控制栅多晶硅的上侧设有第二氧化层，所述外延层上设有第二导电类型的体区，所述有源区的体区内设有第一阱区，所述终端区的体区外端设有第二阱区，所述栅氧化层的上侧二极管和电阻，所述二极管的外端与电阻的内端连接，所述栅氧化层、二极管和电阻的上侧设有第一介质层，所述第一介质层上设有第一连接孔，所述介质层的上侧设有与源区内的阱区连接的第一源极金属、与多晶硅场板和二极管的内端分别连接的电容场板金属、与电阻的外端、多晶硅场板和第二阱区分别连接的截止环金属以及栅极金属，所述第一源极金属、电容场板金属、截止环金属和栅极金属的上侧及其之间的第一介质层的上侧第二介质层，所述第二介质层上设有第二连接孔，所述第二介质层的上侧设有与第一源极金属连接的第二源极金属，所述第二源极金属向外延伸至电容场板金属的上侧，以与所述电容场板金属配合形成电容结构。
7.根据权利要求6所述的提高BV稳定性的SGT终端结构，其特征在于，位于终端区内相邻的两个沟槽之间形成有空置区，所述二极管和电阻设置在空置区的上侧。
8.根据权利要求6所述的提高BV稳定性的SGT终端结构，其特征在于，在所述第二源极金属及第二介质层的上侧沉积钝化层，并在所述钝化层上刻蚀形成源极和栅极的开口区。
9.根据权利要求6所述的提高BV稳定性的SGT终端结构，其特征在于，在所述衬底的下侧制作形成背金层。
10.根据权利要求6所述的提高BV稳定性的SGT终端结构，其特征在于，所述电阻呈环绕设置。
CN202210030400.1A 2022-01-12 2022-01-12 一种提高bv稳定性的sgt终端结构及其制备方法 Active CN114068331B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210030400.1A CN114068331B (zh) 2022-01-12 2022-01-12 一种提高bv稳定性的sgt终端结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210030400.1A CN114068331B (zh) 2022-01-12 2022-01-12 一种提高bv稳定性的sgt终端结构及其制备方法

Publications (2)

Publication Number Publication Date
CN114068331A true CN114068331A (zh) 2022-02-18
CN114068331B CN114068331B (zh) 2022-03-25

Family

ID=80230833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210030400.1A Active CN114068331B (zh) 2022-01-12 2022-01-12 一种提高bv稳定性的sgt终端结构及其制备方法

Country Status (1)

Country Link
CN (1) CN114068331B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115241183A (zh) * 2022-09-15 2022-10-25 北京芯可鉴科技有限公司 电压钳位的超结器件及制造方法
CN115274455A (zh) * 2022-09-27 2022-11-01 南京华瑞微集成电路有限公司 一种优化高温特性的沟槽器件及其制造方法
CN115295627A (zh) * 2022-08-25 2022-11-04 中国电子科技集团公司第二十四研究所 高压功率半导体器件及其制造方法
CN116613072A (zh) * 2023-07-10 2023-08-18 南京华瑞微集成电路有限公司 集成电压采样功能的沟槽型mosfet及其制造方法
CN117080075A (zh) * 2023-08-28 2023-11-17 深圳市美浦森半导体有限公司 一种新型的sgt制作方法及结构
CN117832285A (zh) * 2024-03-04 2024-04-05 南京华瑞微集成电路有限公司 一种具有过压保护功能的低压沟槽mosfet及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202473933U (zh) * 2012-03-13 2012-10-03 无锡新洁能功率半导体有限公司 一种改进型终端结构的功率mos器件
CN104241386A (zh) * 2014-09-25 2014-12-24 无锡新洁能股份有限公司 具有低特征导通电阻的功率mosfet器件及其制造方法
US20170278837A1 (en) * 2016-03-25 2017-09-28 Force Mos Technology Co., Ltd Semiconductor power device having shielded gate structure and esd clamp diode manufactured with less mask process
CN113808951A (zh) * 2021-11-18 2021-12-17 南京华瑞微集成电路有限公司 一种抗电磁干扰超结mos器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202473933U (zh) * 2012-03-13 2012-10-03 无锡新洁能功率半导体有限公司 一种改进型终端结构的功率mos器件
CN104241386A (zh) * 2014-09-25 2014-12-24 无锡新洁能股份有限公司 具有低特征导通电阻的功率mosfet器件及其制造方法
US20170278837A1 (en) * 2016-03-25 2017-09-28 Force Mos Technology Co., Ltd Semiconductor power device having shielded gate structure and esd clamp diode manufactured with less mask process
CN113808951A (zh) * 2021-11-18 2021-12-17 南京华瑞微集成电路有限公司 一种抗电磁干扰超结mos器件及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295627A (zh) * 2022-08-25 2022-11-04 中国电子科技集团公司第二十四研究所 高压功率半导体器件及其制造方法
CN115295627B (zh) * 2022-08-25 2023-09-05 中国电子科技集团公司第二十四研究所 高压功率半导体器件及其制造方法
CN115241183A (zh) * 2022-09-15 2022-10-25 北京芯可鉴科技有限公司 电压钳位的超结器件及制造方法
CN115241183B (zh) * 2022-09-15 2023-01-24 北京芯可鉴科技有限公司 电压钳位的超结器件及制造方法
CN115274455A (zh) * 2022-09-27 2022-11-01 南京华瑞微集成电路有限公司 一种优化高温特性的沟槽器件及其制造方法
CN116613072A (zh) * 2023-07-10 2023-08-18 南京华瑞微集成电路有限公司 集成电压采样功能的沟槽型mosfet及其制造方法
CN116613072B (zh) * 2023-07-10 2023-09-22 南京华瑞微集成电路有限公司 集成电压采样功能的沟槽型mosfet及其制造方法
CN117080075A (zh) * 2023-08-28 2023-11-17 深圳市美浦森半导体有限公司 一种新型的sgt制作方法及结构
CN117832285A (zh) * 2024-03-04 2024-04-05 南京华瑞微集成电路有限公司 一种具有过压保护功能的低压沟槽mosfet及其制作方法
CN117832285B (zh) * 2024-03-04 2024-04-30 南京华瑞微集成电路有限公司 一种具有过压保护功能的低压沟槽mosfet及其制作方法

Also Published As

Publication number Publication date
CN114068331B (zh) 2022-03-25

Similar Documents

Publication Publication Date Title
CN114068331B (zh) 一种提高bv稳定性的sgt终端结构及其制备方法
CN110620152A (zh) 沟槽式金属氧化物半导体场效应管
US20090315103A1 (en) Trench mosfet with shallow trench for gate charge reduction
CN113808951B (zh) 一种抗电磁干扰超结mos器件及其制造方法
CN115831759B (zh) 一种集成sbd结构的sgt mosfet及其制作方法
CN103151310B (zh) 深沟槽功率mos器件及其制造方法
CN111029408A (zh) 一种集成esd的vdmos器件及制备方法
CN117954479B (zh) 一种平面栅极功率器件及其制造方法
CN113851523B (zh) 一种屏蔽栅mosfet及制作方法
CN113823567A (zh) 一种优化电场特性的***栅沟槽mos及其制造方法
CN114464667A (zh) 一种可优化终端电场的屏蔽栅沟槽mosfet结构及其制造方法
CN116613072B (zh) 集成电压采样功能的沟槽型mosfet及其制造方法
WO2022007315A1 (zh) 一种改善emi的深沟槽mos器件及其制造方法
CN211295110U (zh) 一种优化电特性的dmos
CN112635548A (zh) 一种沟槽mosfet器件的终端结构及制造方法
CN113921401B (zh) 一种超结和sgt新型复合mosfet及其制造方法
CN107658343B (zh) 一种优化器件特性的半导体结构及其制造方法
CN113793807B (zh) 一种集成源漏电容的超结mos器件及其制作方法
CN103872095B (zh) P型ldmos器件的沟槽及工艺方法
CN211017088U (zh) 一种集成esd的vdmos器件
CN111463282B (zh) 集成启动管和采样管的低压超结dmos结构及制备方法
CN211789024U (zh) 功率器件
WO2021082273A1 (zh) 沟槽型场效应晶体管结构及其制备方法
CN114005789A (zh) 一种屏蔽栅沟槽mosfet的制作方法
CN209859916U (zh) 一种优化的深沟道半导体器件终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant