CN113823567A - 一种优化电场特性的***栅沟槽mos及其制造方法 - Google Patents
一种优化电场特性的***栅沟槽mos及其制造方法 Download PDFInfo
- Publication number
- CN113823567A CN113823567A CN202111393083.1A CN202111393083A CN113823567A CN 113823567 A CN113823567 A CN 113823567A CN 202111393083 A CN202111393083 A CN 202111393083A CN 113823567 A CN113823567 A CN 113823567A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- layer
- upper side
- gate
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005684 electric field Effects 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 4
- 150000004706 metal oxides Chemical class 0.000 title abstract description 4
- 239000004065 semiconductor Substances 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 238000000137 annealing Methods 0.000 claims description 17
- 210000000746 body region Anatomy 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 2
- 238000009826 distribution Methods 0.000 abstract description 12
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000002161 passivation Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 208000032750 Device leakage Diseases 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QQMBHAVGDGCSGY-UHFFFAOYSA-N [Ti].[Ni].[Ag] Chemical compound [Ti].[Ni].[Ag] QQMBHAVGDGCSGY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910004028 SiCU Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000001727 in vivo Methods 0.000 description 1
- YWCYJWYNSHTONE-UHFFFAOYSA-O oxido(oxonio)boron Chemical compound [OH2+][B][O-] YWCYJWYNSHTONE-UHFFFAOYSA-O 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种优化电场特性的***栅沟槽MOS及其制造方法。该方法包括在衬底的上侧制作外延层，具体如下：在所述衬底的上侧生长掺杂浓度为N3的第一外延层；调整掺杂源的浓度使掺杂浓度线性增加，并在第一外延层的上侧生长掺杂浓度从N3至N2线性增加的第二外延层；调整掺杂源的浓度使掺杂浓度线性降低，并在第二外延层的上侧生长掺杂浓度从N2至N1线性降低的第三外延层；在第三外延层的上侧生成掺杂浓度为N1的第四外延层。本发明通过调节外延层的掺杂分布，使SGT MOSFET中间部位的电荷补偿能力增强，电场分布更加接近梯形分布，增加了器件的耐压能力，并且在击穿电压相同的情况下，导通电阻可以减小30%左右。
Description
技术领域
本发明涉及***栅沟槽MOSFET技术领域，具体涉及一种优化电场特性的***栅沟槽MOS及其制造方法。
背景技术
传统N型SGT MOS的电场分布如图1所示，Pbody和N漂移区形成的PN结处和沟槽底部出现两个电场尖峰，而中间部位电场强度较弱，存在低电场区域，没有使屏蔽栅结构作为体内场板的优势完全发挥。存在这一现象的原因为：1）由于刻蚀和填充工艺能力的限制，SGT的深沟槽不是完全垂直的，存在一定的斜度；2）沟槽底部的电场为球形分布，电场曲率半径很小，电场强度太高，导致中间部位电场无法拉平。
发明内容
本发明的目的是针对现有技术存在的不足，提供一种优化电场特性的***栅沟槽MOS及其制造方法。
为实现上述目的，在第一方面，本发明提供了一种优化电场特性的***栅沟槽MOS的制造方法，包括：
提供第一导电类型的衬底，在所述衬底的上侧制作外延层，具体如下：
在所述衬底的上侧生长掺杂浓度为N3的第一外延层；调整掺杂源的浓度使掺杂浓度线性增加，并在所述第一外延层的上侧生长掺杂浓度从N3至N2线性增加的第二外延层；调整掺杂源的浓度使掺杂浓度线性降低，并在所述第二外延层的上侧生长掺杂浓度从N2至N1线性降低的第三外延层；在所述第三外延层的上侧生成掺杂浓度为N1的第四外延层；
在所述外延层上刻蚀形成若干沟槽；
在所述外延层的上侧及沟槽内生长第一氧化层；
在所述第一氧化层的内侧淀积经第一导电类型杂质掺杂的多晶硅，然后通过光刻和刻蚀形成屏蔽栅；
在所述屏蔽栅的上侧经淀积、化学机械抛光和刻蚀操作形成隔离氧化层；
在所述隔离氧化层上侧的沟槽侧壁上制作栅氧化层，然后在所述隔离氧化层上侧的沟槽淀积经第一导电类型杂质掺杂的多晶硅，通过光刻、刻蚀操作形成多晶硅栅，在所述多晶硅栅的上侧生长第二氧化层；
在所述栅氧化层四周的外延层内执行体区注入操作和体区退火操作，以制作形成第二导电类型的体区；
并在所述体区的上端执行源区光刻、源区注入操作和源区退火操作，以制作形成第一导电类型的源区；
在所述外延层的上侧淀积介质层，并在所述介质层和外延层上刻蚀形成连接孔；
在所述介质层的上侧及连接孔内沉积金属层，所述金属层经刻蚀形成源极金属和栅极金属。
进一步的，所述第一外延层的厚度为沟槽深度的三分之二，所述第二外延层的厚度为沟槽深度的六分之一，所述第三外延层的厚度为沟槽深度的四分之一，所述第四外延层的厚度为沟槽深度的二分之一。
进一步的，所述N3的取值均为2E16-3E16，且（1+10％）*N1≥N3≥N1。
进一步的，所述N2取值为7E16-1E17。
进一步的，所述沟槽的深度为2-8um，其宽度为0.2-1.5um。
在第二方面，本发明提供了一种优化电场特性的***栅沟槽MOS，包括第一导电类型的衬底和设置在所述衬底上侧的外延层，所述外延层包括依次设置在衬底上侧的第一外延层、第二外延层、第三外延层和第四外延层，所述第一外延层的掺杂浓度为N3，所述第二外延层的掺杂浓度从N3至N2线性增加，所述第三外延层的掺杂浓度为从N2至N1线性降低，所述第四外延层的掺杂浓度为N1，所述外延层上刻蚀形成有若干沟槽，所述沟槽内生长有第一氧化层，所述第一氧化层的内侧制作形成有屏蔽栅，所述屏蔽栅的上侧淀积形成有隔离氧化层，所述隔离氧化层的上侧制作形成有多晶硅栅，所述多晶硅栅与外延层之间设有栅氧化层，且其上侧生长有第二氧化层，所述栅氧化层四周的外延层内制作形成有第二导电类型的体区，所述体区的上端制作形成有第一导电类型的源区，所述外延层的上侧淀积有介质层，所述介质层和外延层上刻蚀形成有连接孔，所述介质层的上侧及连接孔内沉积金属层，所述金属层经刻蚀形成源极金属和栅极金属。
进一步的，所述第一外延层的厚度为沟槽深度的三分之二，所述第二外延层的厚度为沟槽深度的六分之一，所述第三外延层的厚度为沟槽深度的四分之一，所述第四外延层的厚度为沟槽深度的二分之一。
进一步的，所述N3的取值均为2E16-3E16，且（1+10％）*N1≥N3≥N1。
进一步的，所述N2取值为7E16-1E17。
进一步的，所述沟槽的深度为2-8um，其宽度为0.2-1.5um。
有益效果：1、本发明通过调节外延层的掺杂分布，使SGT MOSFET中间部位的电荷补偿能力增强，电场分布更加接近梯形分布，增加了器件的耐压能力，并且在击穿电压相同的情况下，导通电阻可以减小30%左右；
2、本发明与传统SGT工艺相同，在不显著增加加工成本的前提下可以实现。
附图说明
图1是传统N型SGT MOS的电场分布图；
图2是在衬底上制作外延层后的结构示意图；
图3是在外延层上刻蚀形成沟槽后的结构示意图；
图4是在外延层的上侧及沟槽内生长第一氧化层后的结构示意图；
图5是在沟槽内制作出屏蔽栅后的结构示意图；
图6是在屏蔽栅的上侧生长隔离氧化层后的结构示意图；
图7是在沟槽的上端生长栅氧化层后的结构示意图；
图8是在沟槽的上端制作出多晶硅栅并生长第二氧化层后的结构示意图；
图9是在外延层内制作出体区和源区后的结构示意图；
图10是在介质层上刻蚀出连接孔后的结构示意图；
图11是制作出源极金属和背金层后的结构示意图；
图12是优化电场特性的***栅沟槽MOS的电场分布图；
图13是具有优化电场特性的***栅沟槽MOSFET与传统结构电场分布对比图；
图14是具有优化电场特性的***栅沟槽MOSFET与传统结构的掺杂浓度对比图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，本实施例在以本发明技术方案为前提下进行实施，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围。
如图2至11所示，本发明实施例提供了一种优化电场特性的***栅沟槽MOS的制造方法，包括：
参见图2，提供第一导电类型的衬底1，在衬底1的上侧制作外延层，具体如下：在衬底1的上侧生长掺杂浓度为N3的第一外延层2，N3的取值优选为2E16-3E16。调整掺杂源的浓度使掺杂浓度线性增加，并在第一外延层2的上侧生长掺杂浓度从N3至N2线性增加的第二外延层3，N2取值优选为7E16-1E17。调整掺杂源的浓度使掺杂浓度线性降低，并在第二外延层3的上侧生长掺杂浓度从N2至N1线性降低的第三外延层4，N1与N3相同或接近，优选的，（1+10％）*N1≥N3≥N1；在第三外延层4的上侧生成掺杂浓度为N1的第四外延层5。本发明的技术方案对于N型MOSFET和P型MOSFET均适用，为了便于描述技术方案，以下以N型MOSFET为例说明。N型MOSFET的衬底1一般采用砷元素掺杂，掺杂浓度为N4，与现有技术中的掺杂浓度相同，大于外延层的掺杂浓度，电阻率通常在0.001-0.05Ω.cm。
参见图3，在外延层上刻蚀形成若干沟槽6。具体的，在沟槽刻蚀前先在外延层的上侧淀积一层SiO2/SiN/SiO2结构，总厚度为4000埃左右，SiO2/SiN/SiO2结构的厚度可根据沟槽6刻蚀形貌做微调。然后进行沟槽光刻、沟槽刻蚀形成沟槽6，沟槽6的厚度优选为2-8um，其宽度优选为0.2-1.5um，倾斜角度优选为88-89度，便于后续多晶硅和栅氧化层填充。
参见图4，在外延层的上侧及沟槽6内生长第一氧化层7。具体的，可通过干-湿-干法的氧化和CVD方法形成第一氧化层7，第一氧化层7的厚度为3500-7000埃。
参见图5，在第一氧化层7的内侧执行多晶硅淀积、光刻和刻蚀操作，以在第一氧化层7的内侧制作形成屏蔽栅8。一般沉积多晶硅的厚度为0.8-1.2um，在经过刻蚀后，只保留沟槽6内的大半部分。此处淀积的多晶硅是经过N型元素掺杂的，掺杂浓度为1E19-6E19，掺杂元素优选为磷。
参见图6，在屏蔽栅8的上侧淀积形成隔离氧化层9。在淀积时，可将沟槽6内淀积填充满，然后再通过化学机械抛光和刻蚀操作保留5000-10000埃的厚度，隔离氧化层9用于将屏蔽栅8与沟槽6的上端区域隔离。
参见图7和图8，在隔离氧化层9上侧的沟槽6侧壁上制作栅氧化层10，然后在隔离氧化层9上侧的沟槽6内执行多晶硅淀积、光刻和刻蚀操作，以在隔离氧化层的上侧制作形成多晶硅栅11，在多晶硅栅11的上侧生长第二氧化层12。栅氧化层10的厚度优选为500-1000埃，生长温度一般为950℃-1050℃，栅氧化层10的厚度越厚，则需要更高的温度生长。在生长栅氧化层10前还可对沟槽6的侧壁通过干法氧化形成一层厚度200-300埃的牺牲氧化层，氧化温度1000-1100℃，然后用湿法漂洗去500埃左右的牺牲氧化层和外延层。此处沉积多晶硅的厚度也优选为0.8-1.2um，此步骤淀积的多晶硅也是通过N型元素掺杂的，掺杂浓度为1E19-6E19，掺杂元素优选为磷。
参见图9，在栅氧化层10四周的外延层内执行体区注入操作和体区退火操作，以制作形成P型的体区13。具体的，体区注入操作注入的元素优选为硼，注入的能量优选为60KEV-120Kev，注入的剂量根据可VTH参数的需求调整，通常在5E12-1.8E13左右。体区退火操作的退火温度优选为1100℃，退火时间优选为60min。在体区退火过程中可以通入一定量的氧气，以在外延层的表面形成一层氧化层，也可以采用双注入提高体区13掺杂浓度的均匀性。
并在体区13的上端执行源区光刻、源区注入操作和源区退火操作，以制作形成N型的源区14。具体的，源区注入操作注入的元素优选为砷，注入的能量优选为60KeV。源区退火操作的退火温度优选为950℃，退火时间优选为60min。
参见图10，在外延层的上侧淀积介质层15，并在介质层15和外延层上刻蚀形成连接孔16。还可对连接孔16进行孔注入操作和孔退火操作，以降低接触电阻，孔注入操作注入的元素优选为硼和二氧化硼，注入的剂量优选为2E14-5E14，注入的能量优选为30-40KeV，孔退火操作的退火温度优选为950℃，退火时间优选为30s。还可进行Ti/TiN层淀积和钨金属填充回刻，形成欧姆接触孔。
参见图11，在介质层15的上侧及连接孔16内沉积金属层，金属层经刻蚀形成源极金属17和栅极金属。金属层优选为铝层，铝中可掺杂一定比例的SiCu防止铝硅互溶，厚度优选4um。
还可在器件的上侧沉积钝化层，钝化层优选为氮化硅钝化层，其厚度优选为7000-12000埃。然后经过钝化层光刻、腐蚀形成Gate和Source的开口区，可降低芯片表面可动离子引起的器件漏电。还可以从衬底1的下侧减薄至剩余厚度为150um左右，在衬底1的下侧蒸发形成背金层18，背金层18优选为Ti-Ni-Ag（钛-镍-银）层。
假设沟槽6的深度为d，本发明实施例的第一外延层2的厚度优选为沟槽6深度的三分之二，即2d/3。第二外延层3的厚度优选为沟槽6深度的六分之一，即1d/6。第三外延层4的厚度优选为沟槽6深度的四分之一，即1d/4。第四外延层5的厚度优选为沟槽6深度的二分之一，即1d/2。
结合图2至11，基于以上实施例，本领域技术人员可以轻易理解，本发明还提供了一种优化电场特性的***栅沟槽MOS，包括第一导电类型的衬底1，在衬底1上侧的外延层。具体的，外延层包括依次设置在衬底1上侧的第一外延层2、第二外延层3、第三外延层4和第四外延层5，第一外延层2的掺杂浓度为N3，N3的取值优选为2E16-3E16。第二外延层3的掺杂浓度从N3至N2线性增加，N2取值优选为7E16-1E17。第三外延层4的掺杂浓度为从N2至N1线性降低，N1与N3相同或接近，优选的，（1+10％）*N1≥N3≥N1。第四外延层的掺杂浓度为N1。在外延层上刻蚀形成有若干沟槽6，沟槽6内生长有第一氧化层7，在第一氧化层7的内侧制作形成有屏蔽栅8，屏蔽栅8的上侧淀积形成有隔离氧化层9，在隔离氧化层9的上侧制作形成有多晶硅栅11，多晶硅栅11与外延层之间设有栅氧化层10，在多晶硅栅11的上侧生长有第二氧化层12，栅氧化层10四周的外延层内制作形成有第二导电类型的体区13，体区13的上端制作形成有第一导电类型的源区14，在外延层的上侧淀积有介质层15，介质层15和外延层上刻蚀形成有连接孔16，介质层15的上侧及连接孔16内沉积金属层，金属层经刻蚀形成源极金属17和栅极金属。
还可在器件的上侧沉积钝化层，钝化层优选为氮化硅钝化层，其厚度优选为7000-12000埃。然后经过钝化层光刻、腐蚀形成Gate和Source的开口区，可降低芯片表面可动离子引起的器件漏电。还可以从衬底1的下侧减薄至剩余厚度为150um左右，在衬底1的下侧蒸发形成背金层18，背金层18优选为Ti-Ni-Ag（钛-镍-银）层。
本发明实施例的第一外延层2的厚度优选为沟槽6深度的三分之二，第二外延层3的厚度优选为沟槽6深度的六分之一，第三外延层4的厚度优选为沟槽6深度的四分之一，第四外延层5的厚度优选为沟槽6深度的二分之一。
参见图12，本发明实施例的***栅沟槽MOSFET结构与传统SGT MOSFET结构电力线分布对比，本发明实施例的MOSFET结构中间部位电力线较为密集，原因是中间部位的电荷补偿能力增强，电场强度提高。参见图13和图14，本发明实施例的优化电场分布的***栅沟槽MOSFET结构与传统SGT MOSFET结构掺杂浓度对比，传统SGT MOSFET结构在不包括衬底反扩的位置，掺杂浓度没有变化。而本发明实施例的外延层掺杂浓度存在峰值，使屏蔽栅能够拥有更好的的电荷平衡作用。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，其它未具体描述的部分，属于现有技术或公知常识。在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种优化电场特性的***栅沟槽MOS的制造方法，其特征在于，包括：
提供第一导电类型的衬底，在所述衬底的上侧制作外延层，具体如下：
在所述衬底的上侧生长掺杂浓度为N3的第一外延层；调整掺杂源的浓度使掺杂浓度线性增加，并在所述第一外延层的上侧生长掺杂浓度从N3至N2线性增加的第二外延层；调整掺杂源的浓度使掺杂浓度线性降低，并在所述第二外延层的上侧生长掺杂浓度从N2至N1线性降低的第三外延层；在所述第三外延层的上侧生成掺杂浓度为N1的第四外延层；
在所述外延层上刻蚀形成若干沟槽；
在所述外延层的上侧及沟槽内生长第一氧化层；
在所述第一氧化层的内侧淀积经第一导电类型元素掺杂的多晶硅，然后通过光刻和刻蚀形成屏蔽栅；
在所述屏蔽栅的上侧经淀积、化学机械抛光和刻蚀操作形成隔离氧化层；
在所述隔离氧化层上侧的沟槽侧壁上制作栅氧化层，然后在所述隔离氧化层上侧的沟槽淀积经第一导电类型元素掺杂的多晶硅，通过光刻、刻蚀操作形成多晶硅栅，在所述多晶硅栅的上侧生长第二氧化层；
在所述栅氧化层四周的外延层内执行体区注入操作和体区退火操作，以制作形成第二导电类型的体区；
并在所述体区的上端执行源区光刻、源区注入操作和源区退火操作，以制作形成第一导电类型的源区；
在所述外延层的上侧淀积介质层，并在所述介质层和外延层上刻蚀形成连接孔；
在所述介质层的上侧及连接孔内沉积金属层，所述金属层经刻蚀形成源极金属和栅极金属。
2.根据权利要求1所述的优化电场特性的***栅沟槽MOS的制造方法，其特征在于，所述第一外延层的厚度为沟槽深度的三分之二，所述第二外延层的厚度为沟槽深度的六分之一，所述第三外延层的厚度为沟槽深度的四分之一，所述第四外延层的厚度为沟槽深度的二分之一。
3.根据权利要求1所述的优化电场特性的***栅沟槽MOS的制造方法，其特征在于，所述N3的取值均为2E16-3E16，且（1+10％）*N1≥N3≥N1。
4.根据权利要求1所述的优化电场特性的***栅沟槽MOS的制造方法，其特征在于，所述N2取值为7E16-1E17。
5.根据权利要求1所述的优化电场特性的***栅沟槽MOS的制造方法，其特征在于，所述沟槽的深度为2-8um，其宽度为0.2-1.5um。
6.一种优化电场特性的***栅沟槽MOS，其特征在于，包括第一导电类型的衬底和设置在所述衬底上侧的外延层，所述外延层包括依次设置在衬底上侧的第一外延层、第二外延层、第三外延层和第四外延层，所述第一外延层的掺杂浓度为N3，所述第二外延层的掺杂浓度从N3至N2线性增加，所述第三外延层的掺杂浓度为从N2至N1线性降低，所述第四外延层的掺杂浓度为N1，所述外延层上刻蚀形成有若干沟槽，所述沟槽内生长有第一氧化层，所述第一氧化层的内侧制作形成有屏蔽栅，所述屏蔽栅的上侧淀积形成有隔离氧化层，所述隔离氧化层的上侧制作形成有多晶硅栅，所述多晶硅栅与外延层之间设有栅氧化层，且其上侧生长有第二氧化层，所述栅氧化层四周的外延层内制作形成有第二导电类型的体区，所述体区的上端制作形成有第一导电类型的源区，所述外延层的上侧淀积有介质层，所述介质层和外延层上刻蚀形成有连接孔，所述介质层的上侧及连接孔内沉积金属层，所述金属层经刻蚀形成源极金属和栅极金属。
7.根据权利要求6所述的优化电场特性的***栅沟槽MOS，其特征在于，所述第一外延层的厚度为沟槽深度的三分之二，所述第二外延层的厚度为沟槽深度的六分之一，所述第三外延层的厚度为沟槽深度的四分之一，所述第四外延层的厚度为沟槽深度的二分之一。
8.根据权利要求6所述的优化电场特性的***栅沟槽MOS，其特征在于，所述N3的取值均为2E16-3E16，且（1+10％）*N1≥N3≥N1。
9.根据权利要求6所述的优化电场特性的***栅沟槽MOS，其特征在于，所述N2取值为7E16-1E17。
10.根据权利要求6所述的优化电场特性的***栅沟槽MOS，其特征在于，所述沟槽的深度为2-8um，其宽度为0.2-1.5um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111393083.1A CN113823567A (zh) | 2021-11-23 | 2021-11-23 | 一种优化电场特性的***栅沟槽mos及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111393083.1A CN113823567A (zh) | 2021-11-23 | 2021-11-23 | 一种优化电场特性的***栅沟槽mos及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113823567A true CN113823567A (zh) | 2021-12-21 |
Family
ID=78919717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111393083.1A Pending CN113823567A (zh) | 2021-11-23 | 2021-11-23 | 一种优化电场特性的***栅沟槽mos及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113823567A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115036359A (zh) * | 2022-08-12 | 2022-09-09 | 无锡新洁能股份有限公司 | 一种屏蔽栅沟槽型mosfet器件及其制作方法 |
| CN115064446A (zh) * | 2022-08-18 | 2022-09-16 | 北京智芯微电子科技有限公司 | 超结半导体器件及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104795328A (zh) * | 2014-01-16 | 2015-07-22 | 北大方正集团有限公司 | 一种沟槽型vdmos制造方法和一种沟槽型vdmos |
| CN106531783A (zh) * | 2015-09-11 | 2017-03-22 | 株式会社东芝 | 半导体装置 |
| CN107546257A (zh) * | 2017-08-23 | 2018-01-05 | 恒泰柯半导体（上海）有限公司 | 金属‑氧化物沟道半导体场效应晶体管的外延层结构 |
| CN111916502A (zh) * | 2019-05-09 | 2020-11-10 | 中国科学院微电子研究所 | 一种具有高掺杂层的***栅功率mosfet器件及其制备方法 |
-
2021
- 2021-11-23 CN CN202111393083.1A patent/CN113823567A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104795328A (zh) * | 2014-01-16 | 2015-07-22 | 北大方正集团有限公司 | 一种沟槽型vdmos制造方法和一种沟槽型vdmos |
| CN106531783A (zh) * | 2015-09-11 | 2017-03-22 | 株式会社东芝 | 半导体装置 |
| CN107546257A (zh) * | 2017-08-23 | 2018-01-05 | 恒泰柯半导体（上海）有限公司 | 金属‑氧化物沟道半导体场效应晶体管的外延层结构 |
| CN111916502A (zh) * | 2019-05-09 | 2020-11-10 | 中国科学院微电子研究所 | 一种具有高掺杂层的***栅功率mosfet器件及其制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115036359A (zh) * | 2022-08-12 | 2022-09-09 | 无锡新洁能股份有限公司 | 一种屏蔽栅沟槽型mosfet器件及其制作方法 |
| CN115064446A (zh) * | 2022-08-18 | 2022-09-16 | 北京智芯微电子科技有限公司 | 超结半导体器件及其制备方法 |
| CN115064446B (zh) * | 2022-08-18 | 2022-12-16 | 北京智芯微电子科技有限公司 | 超结半导体器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114068331B (zh) | 一种提高bv稳定性的sgt终端结构及其制备方法 | |
| JP2000164869A (ja) | ブレ―クダウン特性及びオン抵抗特性を改善したトレンチ形ｍｏｓｆｅｔ並びにその製造方法 | |
| US20070063272A1 (en) | Semiconductor power device with insulated gate formed in a trench, and manufacturing process thereof | |
| US20090315103A1 (en) | Trench mosfet with shallow trench for gate charge reduction | |
| CN113823567A (zh) | 一种优化电场特性的***栅沟槽mos及其制造方法 | |
| CN210110783U (zh) | 一种集成高性能的ldmos结构 | |
| CN109524472B (zh) | 新型功率mosfet器件及其制备方法 | |
| CN115831759B (zh) | 一种集成sbd结构的sgt mosfet及其制作方法 | |
| US7671441B2 (en) | Trench MOSFET with sidewall spacer gates | |
| CN111933714A (zh) | 三段式氧化层屏蔽栅沟槽mosfet结构的制造方法 | |
| CN114068680A (zh) | 一种***栅mos器件及其制备方法 | |
| CN113921401B (zh) | 一种超结和sgt新型复合mosfet及其制造方法 | |
| CN115274455B (zh) | 一种优化高温特性的沟槽器件及其制造方法 | |
| CN113451138B (zh) | 一种具有自偏置终端的平面mosfet及其制备方法 | |
| CN215578581U (zh) | 一种低压屏蔽栅mosfet器件 | |
| CN214477470U (zh) | 分栅沟槽mosfet | |
| TWI460823B (zh) | 製造溝槽式金屬氧化物半導體場效電晶體的方法 | |
| CN112909075A (zh) | 一种具有电荷平衡结构的沟槽mosfet及其制作方法 | |
| CN113517350A (zh) | 一种低压屏蔽栅mosfet器件及其制作方法 | |
| CN106298868A (zh) | 一种超结mosfet结构及其制备方法 | |
| CN117059669B (zh) | 一种屏蔽栅型mosfet终端结构及制作方法 | |
| CN112420804A (zh) | 一种具有p型双重补偿结构的高压resurf ldmos器件 | |
| CN113921400B (zh) | 集成鳍式sbd结构的沟槽栅mosfet及其制造方法 | |
| CN117766403B (zh) | 一种优化电位分布的sgt器件及其制作方法 | |
| CN112117330B (zh) | 一种改善深槽超结mosfet耐压的器件结构及其工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211221 |