CN113808951B - 一种抗电磁干扰超结mos器件及其制造方法 - Google Patents
一种抗电磁干扰超结mos器件及其制造方法 Download PDFInfo
- Publication number
- CN113808951B CN113808951B CN202111365409.XA CN202111365409A CN113808951B CN 113808951 B CN113808951 B CN 113808951B CN 202111365409 A CN202111365409 A CN 202111365409A CN 113808951 B CN113808951 B CN 113808951B
- Authority
- CN
- China
- Prior art keywords
- polycrystalline
- field plate
- layer
- metal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims description 78
- 239000002184 metal Substances 0.000 claims description 78
- 238000002513 implantation Methods 0.000 claims description 43
- 210000000746 body region Anatomy 0.000 claims description 34
- 238000000137 annealing Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 21
- 239000007943 implant Substances 0.000 claims description 9
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000004804 winding Methods 0.000 description 3
- 208000032750 Device leakage Diseases 0.000 description 2
- QQMBHAVGDGCSGY-UHFFFAOYSA-N [Ti].[Ni].[Ag] Chemical compound [Ti].[Ni].[Ag] QQMBHAVGDGCSGY-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- FAWGZAFXDJGWBB-UHFFFAOYSA-N antimony(3+) Chemical compound [Sb+3] FAWGZAFXDJGWBB-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种抗电磁干扰超结MOS器件及其制造方法。该方法包括在有源区内的外延层的上侧长栅氧化层，并在栅氧化层和场氧层的上侧沉积多晶硅，对所述多晶硅掺入第二导电类型的杂质，然后对掺杂后的多晶硅进行刻蚀操作，以形成设置在栅氧化层上侧的多晶栅以及设置在场氧层上侧的多晶电阻、第一多晶场板和与所述第一多晶场板间隔设置的第二多晶场板，所述多晶电阻的一端与所述第一多晶场板连接，在第一多晶场板与第二多晶场板之间沉淀高K介质层，以使第一多晶场板、高K介质层和第二多晶场板配合形成电容结构。本发明多晶电阻的阻值和电容结构的容值可调范围大，有利于增强终端结构耐压稳定性，不影响Rsp和其他基础电性参数。
Description
技术领域
本发明涉及超结MOS器件技术领域，具体涉及一种抗电磁干扰超结MOS器件及其制造方法。
背景技术
超结MOS器件采用基于电荷平衡结构，其特征导通电阻Rsp明显下降，因此超结器件具有减小***功率损耗并提高其转换效率的优点，特别适用于高频开关电源的需求，因此广泛应用于光伏逆变、新能源汽车充电桩、大功率电源、LED照明、手机充电器、笔记本适配器等领域。
然而，高频领域对电磁兼容性（EMC）有基本要求，要求器件能够在电磁环境中不受干扰的正常使用且不会对其他实物产生EMI干扰；但是普通DeepTrench超结MOS功率管由于工艺的基本结构特征，dv/dt和di/dt较大，Coss充放电快，导致电路应用时震荡大、噪声多、EMI差。
发明内容
本发明的目的是针对现有技术存在的不足，提供一种抗电磁干扰超结MOS器件及其制造方法。
为实现上述目的，在第一方面，本发明提供了一种抗电磁干扰超结MOS器件的制造方法，包括：
提供第一导电类型的衬底，在所述衬底的上侧制作外延层；
在有源区内的外延层的上侧执行JFET注入操作，以形成JFET区；
在所述外延层上刻蚀形成多个沟槽；
对所述沟槽回填第二导电类型掺杂的单晶硅；
在有源区内的沟槽的上端进行体区注入操作和体区退火操作，以制作形成第二导电类型的体区；
在终端区的外延层内进行ring注入和推阱操作，以制作形成若干终端ring结；
在所述外延层的上侧长场氧层，并刻蚀掉有源区内的场氧层；
在有源区内的外延层的上侧长栅氧化层，并在所述栅氧化层和场氧层的上侧沉积多晶硅，对所述多晶硅掺入第二导电类型的杂质，然后对掺杂后的多晶硅进行刻蚀操作，以形成设置在栅氧化层上侧的多晶栅以及设置在场氧层上侧的多晶电阻、第一多晶场板和与所述第一多晶场板间隔设置的第二多晶场板，所述多晶电阻的一端与所述第一多晶场板连接；
在所述体区内和终端区内的外延层外端内分别制作第一导电类型的源区和截止环区；
在所述第一多晶场板与第二多晶场板之间沉淀高K介质层，以使第一多晶场板、高K介质层和第二多晶场板配合形成电容结构；
沉积介质层，并在所述介质层上刻蚀形成连接孔；
在所述介质层和连接孔内溅射金属层，所述金属层刻蚀形成源极金属、栅极金属和截止环金属，所述多晶电阻和电容结构串联在源极金属与截止环金属之间。
进一步的，所述多晶电阻、第一多晶场板和第二多晶场板均呈回绕设置在源极金属与截止环金属之间。
进一步的，所述多晶电阻的一端与源极金属连接，所述第二多晶场板与截止环金属连接。
进一步的，所述JFET注入操作注入的元素为磷，注入的能量为60Kev-80Kev，注入剂量为1E12-3E12。
进一步的，所述体区注入操作注入的元素为硼，注入剂量为4E13-6E13，注入能量为100Kev-140Kev，所述体区退火操作的退火温度为1100℃，退火时间为30-180分钟。
在第二方面，本发明提供了一种抗电磁干扰超结MOS器件，包括第一导电类型的衬底和设置在所述衬底的上侧的外延层；在有源区内的外延层的上侧设有JFET区；在所述外延层上刻蚀形成多个沟槽，所述沟槽内回填有第二导电类型掺杂的单晶硅，在有源区内的沟槽的上端设有第二导电类型的体区，在终端区的外延层内设有若干终端ring结，且其上侧场氧层，在有源区内的外延层的上侧长有栅氧化层，所述栅氧化层和场氧层的上侧沉积有多晶硅，所述多晶硅掺杂有第二导电类型的杂质，所述多晶硅经刻蚀形成设置在栅氧化层上侧的多晶栅以及设置在场氧层上侧的多晶电阻、第一多晶场板和与所述第一多晶场板间隔设置的第二多晶场板，所述多晶电阻的一端与所述第一多晶场板连接，所述体区内和终端区的外延层外端内分别制作第一导电类型的源区和截止环区，所述第一多晶场板与第二多晶场板之间沉淀有高K介质层，以使第一多晶场板、高K介质层和第二多晶场板配合形成电容结构，所述多晶栅、多晶电阻、第一多晶场板、第二多晶场板和外延层的上侧沉积有介质层，所述介质层上刻蚀形成有连接孔，所述介质层和连接孔内溅射有金属层，所述金属层刻蚀形成有源极金属、栅极金属和截止环金属，所述多晶电阻和电容结构串联在源极金属与截止环金属之间。
进一步的，所述多晶电阻、第一多晶场板和第二多晶场板均呈回绕设置在源极金属与截止环金属之间。
进一步的，所述多晶电阻的一端与源极金属连接，所述第二多晶场板与截止环金属连接。
进一步的，所述JFET区通过JFET注入操作形成，所述JFET注入操作注入的元素为磷，注入的能量为60Kev-80Kev，注入剂量为1E12-3E12。
进一步的，所述体区通过体区注入操作和体区退火操作制作形成，所述体区注入操作注入的元素为硼，注入剂量为4E13-6E13，注入能量为100Kev-140Kev，所述体区退火操作的退火温度为1100℃，退火时间为30-180分钟。
有益效果：1、本发明回绕设置的多晶电阻可通过多晶布线控制宽度和周数，调节多晶电阻的阻值，也可通过多晶注入、掺杂工艺进行微调；和常规超结产品比，多晶电阻的阻值不需要额外增加光罩或工艺步骤，而且供设计的多晶电阻的阻值可调范围大；
2、本发明的多晶电阻在终端起场板作用，器件反向承压时，多晶电阻位置始终和源极保持相等的零电位或感生出低电势，有利于增强终端结构耐压稳定性；
3、本发明通过引入高K介质层，电容结构的容值通过第一多晶场板和第二多晶场板之间的间距以及高K介质层的介电常数调节；由于多晶硅刻蚀和介质填充的工艺能力、稳定性均较好，因此电容结构的容值稳定且可调范围大；
4、本发明集成的多晶电阻和电容结构组成的RC回路只在终端场氧上方增加结构，对耐压稳定性有益，不影响Rsp和其他基础电性参数；
5、本发明RC回路直接集成到芯片中，且仅增加一道光罩工艺，对比常规应用电路，在实现抗磁干扰的前提下，减小外部电路板工艺复杂性和尺寸，减少了总***的成本，缩短整***的交货周期，提高效率。
附图说明
图1是在衬底上侧制作出外延层的结构示意图；
图2是在外延层内制作出JFET区的结构示意图；
图3是在外延层内刻蚀出沟槽后的结构示意图；
图4是对沟槽回填后的结构示意图；
图5是在有源区的沟槽上端制作出体区后的结构示意图；
图6是在终端区制作出ring结和场氧层后的结构示意图；
图7是刻蚀形成多晶电阻、第一多晶场板和第二多晶场板后的结构示意图；
图8是在体区和外延层的外端制作出源区和截止环区后的结构示意图；
图9是在第一多晶场板与第二多晶场板设置高K介质层后的结构示意图；
图10是沉积介质层并刻蚀成连接孔后的结构示意图；
图11是对金属层进行刻蚀后的结构示意图；
图12是本发明实施例的抗电磁干扰超结MOS器件的局部俯视结构示意图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，本实施例在以本发明技术方案为前提下进行实施，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围。
如图1至图12所示，本发明实施例提供了一种抗电磁干扰超结MOS器件的制造方法，包括：
参见图1，提供第一导电类型的衬底1，在衬底1的上侧制作外延层2。第一导电类型优选为N型，衬底1可以采用砷元素或锑元素掺杂，一般采用砷元素掺杂的衬底1的电阻率通常为0.001-0.005Ω.cm，采用锑元素掺杂的衬底1的电阻率为0.008-0.02Ω.cm。外延层2可以采用磷元素掺杂，选择不同的外延层2的电阻率和厚度，可得到不同的器件耐压。通常外延层2的电阻率为1-3Ω.cm，外延层2厚度45-60um，器件耐压可以达到500V-800V。
参见图2，在有源区内的外延层2的上侧执行JFET注入操作，以形成JFET区3。具体的，先在外延层2上普长一层300埃-500埃的氧化层，用于JFET注入的掩蔽层。然后进行JFET光刻和JFET注入操作。JFET注入操作注入的元素优选为磷，注入的能量为60Kev-80Kev，注入剂量为1E12-3E12。
参见图3，在外延层2上刻蚀形成多个沟槽4。
参见图4，对沟槽4回填第二导电类型掺杂的单晶硅5，从而形成器件的P/N结构。第二导电类型优选为P型，单晶硅5可以采用B元素掺杂，剂量优选为2E15-8E15。
参见图5，在有源区内的沟槽4的上端进行体区注入操作和体区退火操作，以制作形成第二导电类型的体区6。体区注入操作注入的元素为硼，注入剂量为4E13-6E13，注入能量为100Kev-140Kev，体区退火操作的退火温度为1100℃，退火时间为30-180分钟。
参见图6，在终端区的外延层2内进行ring注入和推阱操作，以制作形成若干终端ring结7。
参见图6，在外延层2的上侧长场氧层8，并刻蚀掉有源区内的场氧层8。使得场氧层8仅保留在终端区内，场氧层8的厚度一般为8000-12000埃。
参见图7，在有源区内的外延层2的上侧长栅氧化层9，并在栅氧化层9和场氧层8的上侧沉积多晶硅，对多晶硅掺入第二导电类型的杂质，可以通过注入或原位掺杂进行此处的掺杂，然后对掺杂后的多晶硅进行刻蚀操作，以形成设置在栅氧化层9上侧的多晶栅10以及设置在场氧层8上侧的多晶电阻11、第一多晶场板12和与第一多晶场板12间隔设置的第二多晶场板13，多晶电阻11的一端与第一多晶场板12连接。
参见图8，在体区6内和终端区内的外延层2外端内分别制作第一导电类型的源区14和截止环区15。具体的，源区14和截止环区15通过对体区6和外延层2的外端依次进行光刻、注入和退火操作制作形成，此处的注入剂量为5E15-1E16，注入能量为60Kev-120Kev，注入元素为砷。此处的退火温度：950℃，退火时间为30分钟。
参见图9，在第一多晶场板12与第二多晶场板13之间沉淀高K介质层16，以使第一多晶场板12、高K介质层16和第二多晶场板13配合形成电容结构。可从上侧整体沉淀，然后通过光刻和刻蚀工艺去除掉其它位置的K介质层16，只保留第一多晶场板12与第二多晶场板13之间的高K介质层16。
参见图10，沉积介质层17，并在介质层17上刻蚀形成连接孔18。介质层17优选为沉BPSG（硼磷硅玻璃）层，其厚度优选为10000埃。
参见图11和图12，在介质层17和连接孔18内溅射金属层，金属层刻蚀形成源极金属19、栅极金属20和截止环金属21，多晶电阻11和电容结构串联在源极金属19与截止环金属21之间。金属层优选为铝层，其厚度优选为4um。
还可在器件的上侧沉积钝化层，钝化层的厚度优选为7000-12000埃。然后经过钝化层光刻、腐蚀形成Gate和Source的开口区，可降低芯片表面可动离子引起的器件漏电。还可以从衬底1的下侧减薄至剩余厚度为150um左右，在衬底1的下侧蒸发形成背金层22，背金层22优选为Ti-Ni-Ag（钛-镍-银）层。
参见图12，本发明实施例的多晶电阻11、第一多晶场板12和第二多晶场板13均优选呈回绕设置在源极金属19与截止环金属21之间。相比于将多晶电阻11、第一多晶场板12和第二多晶场板13均设置在器件的一侧，这样可使期间电场的分布更加均匀，保证器件整体的击穿的稳定性。
多晶电阻11与电容结构的位置有两种设置方式，一种是将多晶电阻11设置在电容结构的外侧，此时，第二多晶场板13与源极金属19连接，多晶电阻11的内端与第一多晶场板12连接，多晶电阻11的外端与截止环金属21连接。更优选的是将多晶电阻11设置在电容结构的内侧，即将多晶电阻11的内端与源极金属19连接，其外端与第一多晶场板12连接，第二多晶场板13与截止环金属21连接。这种结构的器件在接入反向电压时，D极接高压，S极和G极接地，与多晶电阻11连接的源极金属19一直保持0V电位，相当于一个很宽的场板，在终端上方向外很宽的范围内稳定0电位，可提高击穿电压和稳定性。
结合图1至图12，本领域技术人员可以轻易理解，本发明还提供了一种抗电磁干扰超结MOS器件，包括第一导电类型的衬底1和设置在衬底1的上侧的外延层2。其中，第一导电类型优选为N型，以下第二导电类型优选为P型，衬底1和外延层2可以采用砷元素或锑元素掺杂，外延层2的电阻率通常为0.001-0.005Ω.cm，选择不同的外延电阻率和厚度，可得到不同的器件耐压。通常外延层2的电阻率为1-3Ω.cm，外延层2厚度45-60um，器件耐压可以达到500V-800V。
有源区内的外延层2的上侧设有JFET区3。具体的，JFET区3的制作方式如下：先在外延层2上普长一层300埃-500埃的氧化层，用于JFET注入的掩蔽层。然后进行JFET光刻和JFET注入操作。JFET注入操作注入的元素优选为磷，注入的能量为60Kev-80Kev，注入剂量为1E12-3E12。
在外延层2上刻蚀形成多个沟槽4，沟槽4内回填有第二导电类型掺杂的单晶硅5，在有源区内的沟槽4的上端设有第二导电类型的体区6，具体的，体区6通过体区注入操作和体区退火操作制作形成，体区注入操作注入的元素为硼，注入剂量为4E13-6E13，注入能量为100Kev-140Kev，体区退火操作的退火温度为1100℃，退火时间为30-180分钟。
在终端区的外延层2内设有若干终端ring结7，且其上侧场氧层8，在有源区内的外延层2的上侧长有栅氧化层9，栅氧化层9和场氧层8的上侧沉积有多晶硅，多晶硅掺杂有第二导电类型的杂质，多晶硅经刻蚀形成设置在栅氧化层9上侧的多晶栅10以及设置在场氧层8上侧的多晶电阻11、第一多晶场板12和与第一多晶12场板间隔设置的第二多晶场板13。多晶电阻11的一端与第一多晶场板12连接，在体区6内和终端区的外延层2外端内分别制作第一导电类型的源区14和截止环区15，具体的，源区14和截止环区15通过对体区6和外延层2的外端依次进行光刻、注入和退火操作制作形成，此处的注入剂量为5E15-1E16，注入能量为60Kev-120Kev，注入元素为砷。此处的退火温度：950℃，退火时间为30分钟。
第一多晶场板12与第二多晶场板13之间沉积有高K介质层16，以使第一多晶场板12、高K介质层16和第二多晶场板13配合形成电容结构，多晶栅10、多晶电阻11、第一多晶场板12、第二多晶场板13和外延层2的上侧沉积有介质层17，在介质层17上刻蚀形成有连接孔18，介质层17和连接孔18内溅射有金属层，金属层优选为铝层，其厚度优选为4um。金属层刻蚀形成有源极金属19、栅极金属20和截止环金属21，多晶电阻11和电容结构串联在源极金属19与截止环金属21之间。
还可在器件的上侧沉积钝化层，钝化层的厚度优选为7000-12000埃。然后经过钝化层光刻、腐蚀形成Gate和Source的开口区，可降低芯片表面可动离子引起的器件漏电。还可以从衬底1的下侧减薄至剩余厚度为150um左右，在衬底1的下侧蒸发形成背金层22，背金层22优选为Ti-Ni-Ag（钛-镍-银）层。
参见图12，本发明实施例的多晶电阻11、第一多晶场板12和第二多晶场板13均优选呈回绕设置在源极金属19与截止环金属21之间。相比于将多晶电阻11、第一多晶场板12和第二多晶场板13均设置在器件的一侧，这样可使期间电场的分布更加均匀，保证器件整体的击穿的稳定性。
多晶电阻11与电容结构的位置有两种设置方式，一种是将多晶电阻11设置在电容结构的外侧，此时，第二多晶场板13与源极金属19连接，多晶电阻11的内端与第一多晶场板12连接，多晶电阻11的外端与截止环金属21连接。更优选的是将多晶电阻11设置在电容结构的内侧，即将多晶电阻11的内端与源极金属19连接，其外端与第一多晶场板12连接，第二多晶场板13与截止环金属21连接。这种结构的器件在接入反向电压时，D极接高压，S极和G极接地，与多晶电阻11连接的源极金属19一直保持0V电位，相当于一个很宽的场板，在终端上方向外很宽的范围内稳定0电位，可提高击穿电压和稳定性。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，其它未具体描述的部分，属于现有技术或公知常识。在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种抗电磁干扰超结MOS器件的制造方法，其特征在于，包括：
提供第一导电类型的衬底，在所述衬底的上侧制作外延层；
在有源区内的外延层的上侧执行JFET注入操作，以形成JFET区；
在所述外延层上刻蚀形成多个沟槽；
对所述沟槽回填第二导电类型掺杂的单晶硅；
在有源区内的沟槽的上端进行体区注入操作和体区退火操作，以制作形成第二导电类型的体区；
在终端区的外延层内进行ring注入和推阱操作，以制作形成若干终端ring结；
在所述外延层的上侧长场氧层，并刻蚀掉有源区内的场氧层；
在有源区内的外延层的上侧长栅氧化层，并在所述栅氧化层和场氧层的上侧沉积多晶硅，对所述多晶硅掺入第二导电类型的杂质，然后对掺杂后的多晶硅进行刻蚀操作，以形成设置在栅氧化层上侧的多晶栅以及设置在场氧层上侧的多晶电阻、第一多晶场板和与所述第一多晶场板间隔设置的第二多晶场板，所述多晶电阻的一端与所述第一多晶场板连接；
在所述体区内和终端区内的外延层外端内分别制作第一导电类型的源区和截止环区；
在所述第一多晶场板与第二多晶场板之间沉淀高K介质层，以使第一多晶场板、高K介质层和第二多晶场板配合形成电容结构；
沉积介质层，并在所述介质层上刻蚀形成连接孔；
在所述介质层和连接孔内溅射金属层，所述金属层刻蚀形成源极金属、栅极金属和截止环金属，所述多晶电阻和电容结构串联在源极金属与截止环金属之间。
2.根据权利要求1所述的抗电磁干扰超结MOS器件的制造方法，其特征在于，所述多晶电阻、第一多晶场板和第二多晶场板均呈回绕设置在源极金属与截止环金属之间。
3.根据权利要求2所述的抗电磁干扰超结MOS器件的制造方法，其特征在于，所述多晶电阻的一端与源极金属连接，所述第二多晶场板与截止环金属连接。
4.根据权利要求1所述的抗电磁干扰超结MOS器件的制造方法，其特征在于，所述JFET注入操作注入的元素为磷，注入的能量为60Kev-80Kev，注入剂量为1E12-3E12atom/cm2。
5.根据权利要求1所述的抗电磁干扰超结MOS器件的制造方法，其特征在于，所述体区注入操作注入的元素为硼，注入剂量为4E13-6E13atom/cm2，注入能量为100Kev-140Kev，所述体区退火操作的退火温度为1100℃，退火时间为30-180分钟。
6.一种抗电磁干扰超结MOS器件，其特征在于，包括第一导电类型的衬底和设置在所述衬底的上侧的外延层；在有源区内的外延层的上侧设有JFET区；在所述外延层上刻蚀形成多个沟槽，所述沟槽内回填有第二导电类型掺杂的单晶硅，在有源区内的沟槽的上端设有第二导电类型的体区，在终端区的外延层内设有若干终端ring结，且其上侧场氧层，在有源区内的外延层的上侧长有栅氧化层，所述栅氧化层和场氧层的上侧沉积有多晶硅，所述多晶硅掺杂有第二导电类型的杂质，所述多晶硅经刻蚀形成设置在栅氧化层上侧的多晶栅以及设置在场氧层上侧的多晶电阻、第一多晶场板和与所述第一多晶场板间隔设置的第二多晶场板，所述多晶电阻的一端与所述第一多晶场板连接，所述体区内和终端区的外延层外端内分别制作第一导电类型的源区和截止环区，所述第一多晶场板与第二多晶场板之间沉淀有高K介质层，以使第一多晶场板、高K介质层和第二多晶场板配合形成电容结构，所述多晶栅、多晶电阻、第一多晶场板、第二多晶场板和外延层的上侧沉积有介质层，所述介质层上刻蚀形成有连接孔，所述介质层和连接孔内溅射有金属层，所述金属层刻蚀形成有源极金属、栅极金属和截止环金属，所述多晶电阻和电容结构串联在源极金属与截止环金属之间。
7.根据权利要求6所述的抗电磁干扰超结MOS器件，其特征在于，所述多晶电阻、第一多晶场板和第二多晶场板均呈回绕设置在源极金属与截止环金属之间。
8.根据权利要求7所述的抗电磁干扰超结MOS器件，其特征在于，所述多晶电阻的一端与源极金属连接，所述第二多晶场板与截止环金属连接。
9.根据权利要求6所述的抗电磁干扰超结MOS器件，其特征在于，所述JFET区通过JFET注入操作形成，所述JFET注入操作注入的元素为磷，注入的能量为60Kev-80Kev，注入剂量为1E12-3E12atom/cm2。
10.根据权利要求6所述的抗电磁干扰超结MOS器件，其特征在于，所述体区通过体区注入操作和体区退火操作制作形成，所述体区注入操作注入的元素为硼，注入剂量为4E13-6E13atom/cm2，注入能量为100Kev-140Kev，所述体区退火操作的退火温度为1100℃，退火时间为30-180分钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111365409.XA CN113808951B (zh) | 2021-11-18 | 2021-11-18 | 一种抗电磁干扰超结mos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111365409.XA CN113808951B (zh) | 2021-11-18 | 2021-11-18 | 一种抗电磁干扰超结mos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113808951A CN113808951A (zh) | 2021-12-17 |
| CN113808951B true CN113808951B (zh) | 2022-02-11 |
Family
ID=78898693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111365409.XA Active CN113808951B (zh) | 2021-11-18 | 2021-11-18 | 一种抗电磁干扰超结mos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113808951B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114068331B (zh) * | 2022-01-12 | 2022-03-25 | 南京华瑞微集成电路有限公司 | 一种提高bv稳定性的sgt终端结构及其制备方法 |
| CN115224024B (zh) * | 2022-09-15 | 2023-01-24 | 北京芯可鉴科技有限公司 | 集成栅漏电容的超结器件及制造方法 |
| CN115241183B (zh) * | 2022-09-15 | 2023-01-24 | 北京芯可鉴科技有限公司 | 电压钳位的超结器件及制造方法 |
| CN116564993A (zh) * | 2023-04-10 | 2023-08-08 | 浙江广芯微电子有限公司 | 一种优化可靠性的mos器件及其制造方法 |
| CN117954479B (zh) * | 2024-03-27 | 2024-05-28 | 南京华瑞微集成电路有限公司 | 一种平面栅极功率器件及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7633119B2 (en) * | 2006-02-17 | 2009-12-15 | Alpha & Omega Semiconductor, Ltd | Shielded gate trench (SGT) MOSFET devices and manufacturing processes |
| CN103000665B (zh) * | 2011-09-08 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 超级结器件及制造方法 |
| CN103633083B (zh) * | 2012-08-15 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 形成超高耐压电阻的版图结构 |
| CN113471291B (zh) * | 2021-06-21 | 2023-03-31 | 安建科技(深圳)有限公司 | 一种超结器件及其制造方法 |
-
2021
- 2021-11-18 CN CN202111365409.XA patent/CN113808951B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113808951A (zh) | 2021-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113808951B (zh) | 一种抗电磁干扰超结mos器件及其制造方法 | |
| CN108807548B (zh) | 带有改良fom的可扩展的sgt结构 | |
| CN114068331B (zh) | 一种提高bv稳定性的sgt终端结构及其制备方法 | |
| CN110335895A (zh) | 功率器件及其制造方法 | |
| CN115332244B (zh) | 一种小尺寸沟槽Mosfet的ESD结构及其制造方法 | |
| CN103824883A (zh) | 一种具有终端耐压结构的沟槽mosfet的及其制造方法 | |
| CN111725070A (zh) | 半导体器件的制作方法及半导体器件 | |
| CN106783620B (zh) | 抗emi的超结vdmos器件结构及其制备方法 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN108666364A (zh) | Rfldmos器件及制造方法 | |
| CN103035722B (zh) | 射频ldmos器件及制造方法 | |
| CN113659009A (zh) | 体内异性掺杂的功率半导体器件及其制造方法 | |
| CN113793807B (zh) | 一种集成源漏电容的超结mos器件及其制作方法 | |
| CN113451138B (zh) | 一种具有自偏置终端的平面mosfet及其制备方法 | |
| CN112133750A (zh) | 深沟槽功率器件及其制备方法 | |
| CN114141859A (zh) | 一种通过多晶硅条提高可靠性的mos器件及其制造方法 | |
| CN113345954A (zh) | 一种全超结mosfet器件结构及其制造方法 | |
| CN113224135A (zh) | 一种高雪崩耐量的屏蔽栅mosfet器件及其制作方法 | |
| CN104103524B (zh) | 一种超级结器件制作方法 | |
| CN109713046A (zh) | 一种沟槽肖特基二极管及其制造方法 | |
| CN217903127U (zh) | 一种屏蔽栅功率mosfet | |
| CN117059669B (zh) | 一种屏蔽栅型mosfet终端结构及制作方法 | |
| CN116169178B (zh) | 一种具有双层结构栅极的场效应晶体管及制备方法 | |
| CN214956891U (zh) | 一种高雪崩耐量的屏蔽栅mosfet器件 | |
| CN116313807B (zh) | 一种双层侧墙结构的超结功率mosfet器件的制备方法及超结功率mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |