CN113823656A - 存储器及其形成方法、控制方法 - Google Patents

存储器及其形成方法、控制方法 Download PDF

Info

Publication number
CN113823656A
CN113823656A CN202010564993.0A CN202010564993A CN113823656A CN 113823656 A CN113823656 A CN 113823656A CN 202010564993 A CN202010564993 A CN 202010564993A CN 113823656 A CN113823656 A CN 113823656A
Authority
CN
China
Prior art keywords
electrically connected
active regions
magnetic tunnel
access transistors
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010564993.0A
Other languages
English (en)
Inventor
平尔萱
王晓光
吴保磊
吴玉雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010564993.0A priority Critical patent/CN113823656A/zh
Priority to PCT/CN2020/128161 priority patent/WO2021253717A1/zh
Priority to US17/310,366 priority patent/US11805701B2/en
Priority to EP20925004.2A priority patent/EP3958319B1/en
Publication of CN113823656A publication Critical patent/CN113823656A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种存储器及其形成方法、控制方法。所述存储器包括：衬底，所述衬底内具有呈阵列排布的多个有源区和多条沿第一方向延伸的字线，所述有源区相对于所述字线倾斜预设角度，所述有源区内具有至少一存取晶体管；多条位线，沿与所述第一方向垂直的第二方向延伸；磁性隧道结，一端电连接一条所述位线、另一端同时电连接两个所述存取晶体管，与一个所述磁性隧道结电连接的两个所述存取晶体管分别位于相邻两个所述有源区内。本发明既保证了对存储器进行编程时所需的大驱动电流，同时又提高了存储单元的存储密度，提高了存储器的综合性能，从而增强磁性存储器的产品竞争力。

Description

存储器及其形成方法、控制方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种存储器及其形成方法、控制方法。
背景技术
磁性随机存储器(Magnetic Random Access Memory，MARM)是基于硅基互补氧化物半导体(CMOS)与磁性隧道结(Megnetic Tuning Junction，MTJ)技术的集成，是一种非易失性的存储器，它拥有静态随机存储器的高速读写能力、以及动态随机存储器的高集成度。所述磁性隧道结通常包括固定层、隧穿层和自由层。在磁性随机存储器正常工作时，自由层的磁化方向可以改变，而固定层的磁化方向保持不变。磁性随机存储器的电阻与自由层和固定层的相对磁化方向有关。当自由层的磁化方向相对于固定层的磁化方向发生改变时，磁性随机存储器的电阻值相应改变，对应于不同的存储信息。
但是，在现有的磁性随机存储器中，由于存储单元的排布方式以及磁性隧道结与晶体管的连接方式的限制，制约了磁性随机存储器综合性能的进一步提高，从而限制了磁性随机存储器的广泛应用。
因此，如何改善存储器的结构，提升存储器的综合性能，是目前亟待解决的技术问题。
发明内容
本发明提供一种存储器及其形成方法、控制方法，用于解决现有的存储器综合性能有待进一步提高的问题。
为了解决上述问题，本发明提供了一种存储器，包括：
衬底，所述衬底内具有呈阵列排布的多个有源区和多条沿第一方向延伸的字线，所述有源区相对于所述字线倾斜预设角度，所述有源区内具有至少一存取晶体管；
多条位线，沿与所述第一方向垂直的第二方向延伸；
磁性隧道结，一端电连接一条所述位线、另一端同时电连接两个所述存取晶体管，与一个所述磁性隧道结电连接的两个所述存取晶体管分别位于相邻两个所述有源区内。
可选的，还包括：
导电接触垫，位于所述衬底上方，所述导电接触垫的一端电连接所述磁性隧道结、另一端同时电连接两个所述存取晶体管的源极。
可选的，与一个所述磁性隧道结电连接的两个所述存取晶体管分别位于沿所述第二方向排列且相邻的两个所述有源区内；或者，
与一个所述磁性隧道结电连接的两个所述存取晶体管分别位于沿第三方向排列且相邻的两个所述有源区内，所述第三方向相对于所述第一方向倾斜所述预设角度。
可选的，每一所述有源区内具有分布于所述有源区相对两端的两个所述存取晶体管；
与一个所述磁性隧道结电连接的两个所述存取晶体管分别位于两个相邻的所述有源区相互靠近的端部。
可选的，一个所述有源区与两条相邻的所述字线交叠；
位于同一所述有源区内的两个所述存取晶体管分别与两条所述字线对应。
可选的，还包括：
源极线，沿所述第一方向延伸，且一个所述有源区与一条所述源极线交叠；
位于同一所述有源区内的两个所述存取晶体管的漏极均与同一条所述源极线电连接。
可选的，所述源极线呈弯曲状，且所述源极线在拐角处与所述有源区内的所述存取晶体管电连接。
可选的，所述预设角度大于30°且小于90°。
为了解决上述问题，本发明还提供了一种存储器的形成方法，包括如下步骤：
形成衬底，所述衬底内具有呈阵列排布的多个有源区和多条沿第一方向延伸的字线，所述有源区相对于所述字线倾斜预设角度，所述有源区内具有至少一存取晶体管；
形成磁性隧道结于所述衬底之上，所述磁性隧道结的一端同时电连接两个所述存取晶体管，与一个所述磁性隧道结连接的两个所述存取晶体管分别位于相邻两个所述有源区内；
形成多条沿第二方向延伸的位线，所述磁性隧道结的另一端电连接所述位线，所述第二方向与所述第一方向垂直。
可选的，形成磁性隧道结于所述衬底之上的具体步骤包括：
形成导电接触垫于所述衬底上方，所述导电接触垫同时电连接两个所述存取晶体管的源极；
形成磁性隧道结于所述导电接触垫上方，所述磁性隧道结与所述导电接触垫电连接。
可选的，与一个所述磁性隧道结电连接的两个所述存取晶体管分别位于沿所述第二方向排列且相邻的两个所述有源区内；或者，
与一个所述磁性隧道结电连接的两个所述存取晶体管分别位于沿第三方向排列且相邻的两个所述有源区内，所述第三方向相对于所述第一方向倾斜所述预设角度。
可选的，形成衬底的具体步骤包括：
提供半导体基底；
于所述半导体基底内形成呈阵列排布的多个有源区、多条沿第一方向延伸的字线、以及位于每一个所述有源区内的两个存取晶体管，所述有源区相对于所述字线倾斜预设角度，且两个所述存取晶体管分布于所述有源区的相对两端。
可选的，一个所述有源区与两条相邻的所述字线交叠；
位于同一所述有源区内的两个所述存取晶体管分别与两条所述字线对应。
可选的，还包括如下步骤：
形成沿所述第一方向延伸的源极线于所述衬底上，一个所述有源区与一条所述源极线交叠，位于同一所述有源区内的两个所述存取晶体管的漏极均与同一条所述源极线电连接。
可选的，所述源极线呈弯曲状，且所述源极线在拐角处与所述有源区内的所述存取晶体管电连接。
可选的，所述预设角度大于30°且小于90°。
为了解决上述问题，本发明还提供了一种存储器的控制方法，所述存储器中包括多条沿所述第一方向延伸的源极线；包括如下步骤：
选择目标磁性隧道结，所述目标磁性隧道结一端电连接一条目标位线、另一端同时电连接两个目标存取晶体管的源极，两个所述目标存取晶体管的漏极分别与两条目标源极线电连接，两个所述目标存取晶体管的栅极分别与两条目标字线电连接；
传输高电平至所述目标位线、并同时传输低电平至除所述目标位线之外的所述位线，传输高电平至所述目标字线、并同时传输低电平至除所述目标字线之外的所述字线，传输低电平至所有的所述源极线，进行第一写入操作。
可选的，还包括如下步骤：
传输低电平至所有的所述位线，传输高电平至两条所述目标字线、并同时传输低电平至除所述目标字线之外的所述字线，传输高电平至所述目标源极线、并传输低电平至除所述目标源极线之外的所述源极线，进行第二写入操作。
可选的，还包括如下步骤：
传输高电平至所述目标位线、并同时传输低电平至除所述目标位线之外的所述位线，传输高电平至所述目标字线、并同时传输低电平至除所述目标字线之外的所述字线，传输低电平至所有的所述源极线，进行读取操作。
可选的，还包括如下步骤：
传输低电平至所有的所述位线、传输低电平至所有的所述字线、并传输低电平至所有的所述源极线，进行待机操作。
本发明提供的存储器及其形成方法、控制方法，通过将有源区设置为相对于字线的延伸方向倾斜预设角度，且通过一个磁性隧道结同时连接位于相邻的两个所述有源区内的存取晶体管，既保证了对存储器进行编程时所需的大驱动电流，同时又提高了存储单元的存储密度，提高了存储器的综合性能，从而增强磁性存储器的产品竞争力。
附图说明
附图1是本发明具体实施例中存储器的一结构示意图；
附图2是本发明具体实施例中包括位线和源极线的存储器的结构示意图；
附图3是本发明具体实施例中存储器的另一结构示意图；
附图4是本发明具体实施例中存取晶体管与磁性隧道结电连接的等效电路图；
附图5是本发明具体实施例中存储器的形成方法流程图；
附图6是本发明具体实施例中对所述存储器进行写入、读取和待机操作时的控制示意图。
具体实施例
下面结合附图对本发明提供的存储器及其形成方法、控制方法的具体实施例做详细说明。
本具体实施例提供了一种存储器。附图1是本发明具体实施例中存储器的一结构示意图，附图2是本发明具体实施例中包括位线和源极线的存储器的结构示意图。如图1和图2所示，本具体实施例所述的存储器，包括：
衬底，所述衬底内具有呈阵列排布的多个有源区10和多条沿第一方向D1延伸的字线WL，所述有源区10相对于所述字线WL倾斜预设角度，所述有源区10内具有至少一存取晶体管；
多条位线BL，沿与所述第一方向D1垂直的第二方向D2延伸；
磁性隧道结M，一端电连接一条所述位线BL、另一端同时电连接两个所述存取晶体管，与一个所述磁性隧道结M电连接的两个所述存取晶体管分别位于相邻两个所述有源区10内。
在图2中为了清楚表示所述有源区10与所述字线WL、所述位线BL之间的关系，故将所述有源区10以虚线表示。具体来说，所述衬底可以是但不限于硅衬底。多个所述有源区10在所述衬底内部呈阵列形式排布，例如可以是但不限于错位排列，以提高所述有源区10的排布密度。在本具体实施例中，每个所述有源区10沿第三方向D3延伸，每条所述字线WL沿所述第一方向D1延伸，所述第一方向D1与所述第三方向D3之间的夹角β即为所述预设角度。所述预设角度为非直角，可选的，所述预设角度大于30°且小于90°，例如45°～75°、50°～70°或者65°～70°。在本具体实施例中，所述预设角度为68.95°。所述位线BL设置于所述磁性隧道结M的上方，且所述位线BL沿与所述第一方向D1垂直的第二方向D2延伸。一个所述磁性隧道结M的一端与一条所述位线BL电连接、另一端同时电连接分别位于相邻的两个所述有源区10内的两个存取晶体管(图中未示出)。其中，所述磁性隧道结M与所述存取晶体管电连接的具体方式可以是直接接触电连接，也可以是通过其他电学元件(如插塞)实现的间接电连接，本领域技术人员可以根据实际需要进行选择。所述存取晶体管的具体类型可以是任意结构的晶体管，例如埋栅结构晶体管、环栅场效应晶体管或者平面结构晶体管，利用埋栅结构晶体管可以在保证具有足够沟道长度情况下，减小晶体管的占用面积，从而提高存储密度。
附图4是本发明具体实施例中存取晶体管与磁性隧道结电连接的等效电路图，AT1表示位于一个所述有源区10内的一个存取晶体管、AT2表示位于相邻的所述有源区内的另一个存取晶体管。本具体实施例提供了一种新的存储器中电学元件的布局方式，具体是通过设置相对于所述字线WL的延伸方向倾斜预设角度的所述有源区10，并通过限定所述磁性隧道结M的位置，使得一个所述磁性隧道结M同时电连接位于相邻的两个所述有源区内的存取晶体管，既保证了对磁性隧道结M进行编程时所需的驱动电流，又同时能够提高存储密度，从而改善了存储器的综合性能。
可选的，所述存储器还包括：
导电接触垫11，位于所述衬底上方，所述导电接触垫11的一端电连接所述磁性隧道结M、另一端同时电连接两个所述存取晶体管的源极。
举例来说，所述导电接触垫11沿垂直于所述衬底方向上的投影可以从一个所述有源区10延伸至与该所述有源区10相邻的另一个所述有源区10，从而实现一个所述导电接触垫11的底端与相邻的两个所述有源区10内的两个所述存取晶体管的源极的电连接，所述导电接触垫11的顶端电连接一个所述磁性隧道结M。所述导电接触垫11的设置，有助于增大所述存取晶体管与所述磁性隧道结M之间的电连接面积，从而确保了所述磁性隧道结M与所述存取晶体管之间电连接的稳定性。
可选的，与一个所述磁性隧道结M电连接的两个所述存取晶体管分别位于沿所述第二方向D2排列且相邻的两个所述有源区10内，如图1和图2所示。
具体来说，如图1和图2所示，多个所述有源区10沿所述第二方向D2平行排列，在相邻的两个沿所述第二方向D2平行排列的所述有源区10之间设置有一个所述磁性隧道结M。在沿垂直于所述衬底的方向上，于所述磁性隧道结M与所述有源区10之间设置有沿所述第一方向D1延伸的一个所述导电接触垫11，所述导电接触垫11沿垂直于所述衬底方向的投影从一个所述有源区10延伸至与其相邻的另一个所述有源区10。通过所述导电接触垫11实现分别位于沿所述第二方向D2排列且相邻的两个所述有源区10内的两个所述存取晶体管与一个所述磁性隧道结M电连接，形成2T1MTJ(Two-transistor-one-MTJ，2个晶体管1个磁性隧道结)结构。在此种排布方式中，为了实现所述位线BL与所述磁性隧道结M的电连接，一条所述位线BL沿垂直于所述衬底方向上的投影与沿所述第二方向D2平行排列且与该条所述位线BL电连接的所有所述磁性隧道结交叠。如图1和图2中所示的排布方式可以减小导电接触垫11与字线WL、位线BL的交叠，减小寄生电容，从而提升性能。需要注意的是，由于有源区的尺寸设置不同，可能导致所述导电接触垫11的延伸方向与第一方向D1有所偏差，本领域技术人可根据实际需求自行设置。
附图3是本发明具体实施例中存储器的另一结构示意图。本领域技术人员还可以根据实际需要，使得与一个所述磁性隧道结M电连接的两个所述存取晶体管分别位于沿第三方向D3排列的且相邻的两个所述有源区10内，所述第三方向D3相对于所述第一方向D1倾斜所述预设角度β，如图3所示。
具体来说，如图3所示，在沿相对于所述第一方向D1倾斜所述预设角度的所述第三方向D3上，多个所述有源区10平行排列，在相邻的两个沿所述第三方向D3平行排列的所述有源区10之间设置有一个所述磁性隧道结M。在沿垂直于所述衬底的方向上，于所述磁性隧道结M与所述有源区10之间设置有沿所述第三方向D3延伸的一个所述导电接触垫11，所述导电接触垫11沿垂直于所述衬底方向的投影从一个所述有源区10延伸至与其相邻的另一个所述有源区10。通过所述导电接触垫11实现分别位于沿所述第三方向D3排列且相邻的两个所述有源区10内的两个所述存取晶体管与一个所述磁性隧道结M电连接，也可以形成2T1MTJ结构。在此种排布方式中，为了实现所述位线BL与所述磁性隧道结M的电连接，需要相应调所述位线BL的位置，使得一条所述位线BL沿垂直于所述衬底方向上的投影与沿所述第二方向D2平行排列且与该条所述位线BL电连接的所有所述磁性隧道结交叠。
可选的，每一所述有源区10内具有分布于所述有源区10相对两端的两个所述存取晶体管；
与一个所述磁性隧道结M电连接的两个所述存取晶体管分别位于两个相邻的所述有源区10相互靠近的端部。
具体来说，在一个所述有源区10内具有沿所述第三方向D3分布于所述有源区10相对两端的两个所述存取晶体管。一个所述磁性隧道结M在沿垂直于所述衬底的方向上的投影位于相邻的两个所述有源区之间，从而使得与一个所述磁性隧道结M电连接的两个所述存取晶体管分别位于两个相邻的所述有源区10相互靠近的端部，以简化所述存储器的电路结构。
可选的，一个所述有源区10与两条相邻的所述字线WL交叠；
位于同一所述有源区10内的两个所述存取晶体管分别与两条所述字线WL对应。
具体来说，两条相邻的所述字线WL穿过同一个所述有源区10，其中一条所述字线WL的部分作为所述有源区10内的一个所述存取晶体管的栅极，另一条所述字线WL的部分作为所述有源区10内的另一个所述存取晶体管的栅极，使得位于同一个所述有源区10内的两个所述存取晶体管可以由两条所述字线WL分别控制。
可选的，所述存储器还包括：
源极线SL，沿所述第一方向D1延伸，且一个所述有源区10与一条所述源极线SL交叠；
位于同一所述有源区10内的两个所述存取晶体管的漏极均与同一条所述源极线SL电连接。
可选的，所述源极线SL呈弯曲状，且所述源极线SL在拐角处与所述有源区10内的所述存取晶体管电连接。
图2中仅示例性的表示出了部分所述源极线SL，在实际的所述存储器产品中，所述衬底内部的所有所述存取晶体管的漏极均要与对应的所述源极线SL电连接。为了简化所述存储器的电路结构，本具体实施例将所述源极线SL设置成弯曲状，例如折线状或者波浪线状，并使得所述源极线SL在一个拐角处与同一个所述有源区10内的两个所述存取晶体管的漏极同时电连接，例如两个所述存取晶体管通过共用漏极的方式实现与同一条所述源极线SL的电连接。
在本具体实施例中，将所述存取晶体管中通过所述导电接触垫11与所述磁性隧道结M电连接的电极称之为源极、并将与所述源极线SL电连接的电极称之为漏极，只是为了便于区分所述存取晶体管中的两个电极，以更清楚的描述本具体实施例所提供的存储器的结构，并不因此限定保护范围。本领域技术人员也可以根据实际需要，将将所述存取晶体管中通过所述导电接触垫11与所述磁性隧道结M电连接的电极称之为漏极、相应将与所述源极线SL电连接的电极称之为源极。
不仅如此，本具体实施例还提供了一种存储器的形成方法。附图5是本发明具体实施例中存储器的形成方法流程图。本具体实施例形成的所述存储器的结构可参见图1-图4。如图1-图5所示，本具体实施例提供的存储器的形成方法，包括如下步骤：
步骤S51，形成衬底，所述衬底内具有呈阵列排布的多个有源区10和多条沿第一方向D1延伸的字线WL，所述有源区10相对于所述字线WL倾斜预设角度β，所述有源区10内具有至少一存取晶体管；
步骤S52，形成磁性隧道结M于所述衬底之上，所述磁性隧道结M的一端同时电连接两个所述存取晶体管，与一个所述磁性隧道结M电连接的两个所述存取晶体管分别位于相邻两个所述有源区10内；
步骤S53，形成多条沿第二方向D2延伸的位线BL，所述磁性隧道结M的另一端电连接所述位线BL，所述第二方向D2与所述第一方向D1垂直。
可选的，形成磁性隧道结M于所述衬底之上的具体步骤包括：
形成导电接触垫11于所述衬底上方，所述导电接触垫11同时电连接两个所述存取晶体管的源极；
形成磁性隧道结M于所述导电接触垫11上方，所述磁性隧道结M与所述导电接触垫11电连接。
可选的，与一个所述磁性隧道结M电连接的两个所述存取晶体管分别位于沿所述第二方向D2排列且相邻的两个所述有源区10内；或者，
与一个所述磁性隧道结M电连接的两个所述存取晶体管分别位于沿第三方向D3排列且相邻的两个所述有源区10内，所述第三方向D3相对于所述第一方向D1倾斜所述预设角度β。
可选的，形成衬底的具体步骤包括：
提供半导体基底；
于所述半导体基底内形成呈阵列排布的多个有源区10、多条沿第一方向D1延伸的字线WL、以及位于每一个所述有源区10内的两个存取晶体管，所述有源区10相对于所述字线WL倾斜预设角度β，且两个所述存取晶体管分布于所述有源区10的相对两端。
可选的，一个所述有源区10与两条相邻的所述字线WL交叠；
位于同一所述有源区10内的两个所述存取晶体管分别与两条所述字线WL对应。
可选的，所述存储器的形成方法还包括如下步骤：
形成沿所述第一方向D1延伸的源极线SL于所述衬底上，一个所述有源区10与一条所述源极线SL交叠，位于同一所述有源区10内的两个所述存取晶体管的漏极均与同一条所述源极线SL连接。
可选的，所述源极线SL呈弯曲状，且所述源极线SL在拐角处与所述有源区10内的所述存取晶体管连接。
可选的，所述预设角度大于30°且小于90°。
不仅如此，本具体实施例还提供了一种存储器的控制方法。附图6是本发明具体实施例中对所述存储器进行写入、读取和待机操作时的控制示意图。本具体实施例中所述的存储器的结构可参见图2。如图2和图6所示，所述存储器中包括多条沿所述第一方向D1延伸的源极线SL；所述存储器的控制方法，包括如下步骤：
选择目标磁性隧道结，所述目标磁性隧道结一端电连接一条目标位线、另一端同时电连接两个目标存取晶体管的源极，两个所述目标存取晶体管的漏极分别与两条目标源极线连接，两个所述目标存取晶体管的栅极分别与两条目标字线电连接；
传输高电平至所述目标位线、并同时传输低电平至除所述目标位线之外的所述位线，传输高电平至所述目标字线、并同时传输低电平至除所述目标字线之外的所述字线，传输低电平至所有的所述源极线，进行第一写入操作。
可选的，所述存储器的控制方法还包括如下步骤：
传输低电平至所有的所述位线，传输高电平至两条所述目标字线、并同时传输低电平至除所述目标字线之外的所述字线，传输高电平至所述目标源极线、并传输低电平至除所述目标源极线之外的所述源极线，进行第二写入操作。
可选的，所述存储器的控制方法还包括如下步骤：
传输高电平至所述目标位线、并同时传输低电平至除所述目标位线之外的所述位线，传输高电平至所述目标字线、并同时传输低电平至除所述目标字线之外的所述字线，传输低电平至所有的所述源极线，进行读取操作。
可选的，所述存储器的控制方法还包括如下步骤：
传输低电平至所有的所述位线、传输低电平至所有的所述字线、并传输低电平至所有的所述源极线，进行待机操作。
以下以图2中所示的磁性隧道结M[ij]作为目标磁性隧道结为例进行说明。在进行第一写入操作，即写入1(WRITE 1)操作时，传输高电平(例如位线升压电压)至所述目标位线BL[i]、并同时传输低于高电平的低电平(例如接地电压)至除所述目标位线BL[i]之外的所述位线BL[其他]，例如BL[i-1]、BL[i+1]等；传输高电平(例如字线升压电压)至所述目标字线WL[j-1]和WL[j]、并同时传输低于高电平的低电平(例如接地电压或比接地电压更低的负电压)至除所述目标字线WL[j-1]和WL[j]之外的所述字线WL[其他]，例如WL[j+1]等；传输低电平(例如接地电压)至所有的所述源极线SL，例如SL[k-1]、SL[k]、SL[k+1]等。其中，i、j、k均为大于1的正整数。
在进行第二写入操作，即写入0(WRITE 0)操作时，传输低电平(例如接地电压)至所有的所述位线，包括BL[i]和BL[其他]；传输高电平(例如字线升压电压)至两条所述目标字线WL[j-1]和WL[j]、并同时传输低电平(例如接地电压或比接地电压更低的负电压)至除所述目标字线WL[j-1]和WL[j]之外的所述字线WL[其他]，例如WL[j+1]等；传输高电平(例如源极线升压电压)至所述目标源极线SL[k-1]和SL[k]、并传输低于高电平的低电平(例如接地电压)至除所述目标源极线SL[k-1]和SL[k]之外的所述源极线SL[其他]，例如SL[k+1]等。
在进行读取操作READ时，传输高电平(例如位线升压电压)至所述目标位线BL[i]、并同时传输低电平(例如接地电压)至除所述目标位线之外的所述位线BL[其他]，例如BL[i-1]、BL[i+1]等；传输高电平(例如字线升压电压)至所述目标字线WL[j-1]和WL[j]、并同时传输低电平(例如接地电压或比接地电压更低的负电压)至除所述目标字线WL[j-1]和WL[j]之外的所述字线WL[其他]，例如WL[j+1]等；传输低电平(例如接地电压)至所有的所述源极线SL，例如SL[k-1]、SL[k]、SL[k+1]等。
在进行待机操作OFF时，传输低电平(例如接地电压)至所有的所述位线BL，包括BL[i]和BL[其他]；传输低电平(例如接地电压或比接地电压更低的负电压)至所有的所述字线WL，包括WL[j-1]、WL[j]和WL[其他]；并传输低电平(例如接地电压)至所有的所述源极线SL[k-1]、SL[k]和SL[其他]。
需要注意的是，本具体实施例所称高电平、低电平均为相对的概念(即高电平的电压值高于与其对应的低电平的电压值)，不限定高电平的具体电压值，也不限定低电平的具体电压值。并且也并不限定本具体实施例中不同信号线上施加的高电平均相等，例如所述位线上的高电平与所述字线上的高电平可以为不同电压，也不限定特定信号线在不同阶段的高电平相等，例如所述位线在写1时和读取操作时所施加的高电平可以为不同电压值。本领域内技术人员应该理解，根据工艺结点、速度要求、可靠性要求等可自行设置相应高电平和低电平的值。
本具体实施例提供的存储器及其形成方法、控制方法，通过将有源区设置为相对于字线的延伸方向倾斜预设角度，且通过一个磁性隧道结同时连接位于相邻的两个所述有源区内的存取晶体管，既保证了对存储器进行编程时所需的大驱动电流，同时又提高了存储单元的存储密度，提高了存储器的综合性能，从而增强磁性存储器的产品竞争力。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (20)

1.一种存储器，其特征在于，包括：
衬底，所述衬底内具有呈阵列排布的多个有源区和多条沿第一方向延伸的字线，所述有源区相对于所述字线倾斜预设角度，所述有源区内具有至少一存取晶体管；
多条位线，沿与所述第一方向垂直的第二方向延伸；
磁性隧道结，一端电连接一条所述位线、另一端同时电连接两个所述存取晶体管，与一个所述磁性隧道结电连接的两个所述存取晶体管分别位于相邻两个所述有源区内。
2.根据权利要求1所述的存储器，其特征在于，还包括：
导电接触垫，位于所述衬底上方，所述导电接触垫的一端电连接所述磁性隧道结、另一端同时电连接两个所述存取晶体管的源极。
3.根据权利要求1所述的存储器，其特征在于，与一个所述磁性隧道结电连接的两个所述存取晶体管分别位于沿所述第二方向排列且相邻的两个所述有源区内；或者，
与一个所述磁性隧道结电连接的两个所述存取晶体管分别位于沿第三方向排列且相邻的两个所述有源区内，所述第三方向相对于所述第一方向倾斜所述预设角度。
4.根据权利要求3所述的存储器，其特征在于，每一所述有源区内具有分布于所述有源区相对两端的两个所述存取晶体管；
与一个所述磁性隧道结电连接的两个所述存取晶体管分别位于两个相邻的所述有源区相互靠近的端部。
5.根据权利要求4所述的存储器，其特征在于，一个所述有源区与两条相邻的所述字线交叠；
位于同一所述有源区内的两个所述存取晶体管分别与两条所述字线对应。
6.根据权利要求4所述的存储器，其特征在于，还包括：
源极线，沿所述第一方向延伸，且一个所述有源区与一条所述源极线交叠；位于同一所述有源区内的两个所述存取晶体管的漏极均与同一条所述源极线电连接。
7.根据权利要求6所述的存储器，其特征在于，所述源极线呈弯曲状，且所述源极线在拐角处与所述有源区内的所述存取晶体管电连接。
8.根据权利要求1所述的存储器，其特征在于，所述预设角度大于30°且小于90°。
9.一种存储器的形成方法，其特征在于，包括如下步骤：
形成衬底，所述衬底内具有呈阵列排布的多个有源区和多条沿第一方向延伸的字线，所述有源区相对于所述字线倾斜预设角度，所述有源区内具有至少一存取晶体管；
形成磁性隧道结于所述衬底之上，所述磁性隧道结的一端同时电连接两个所述存取晶体管，与一个所述磁性隧道结电连接的两个所述存取晶体管分别位于相邻两个所述有源区内；
形成多条沿第二方向延伸的位线，所述磁性隧道结的另一端电连接所述位线，所述第二方向与所述第一方向垂直。
10.根据权利要求9所述的存储器的形成方法，其特征在于，形成磁性隧道结于所述衬底之上的具体步骤包括：
形成导电接触垫于所述衬底上方，所述导电接触垫同时电连接两个所述存取晶体管的源极；
形成磁性隧道结于所述导电接触垫上方，所述磁性隧道结与所述导电接触垫电连接。
11.根据权利要求9所述的存储器的形成方法，其特征在于，与一个所述磁性隧道结电连接的两个所述存取晶体管分别位于沿所述第二方向排列且相邻的两个所述有源区内；或者，
与一个所述磁性隧道结电连接的两个所述存取晶体管分别位于沿第三方向排列且相邻的两个所述有源区内，所述第三方向相对于所述第一方向倾斜所述预设角度。
12.根据权利要求11所述的存储器的形成方法，其特征在于，形成衬底的具体步骤包括：
提供半导体基底；
于所述半导体基底内形成呈阵列排布的多个有源区、多条沿第一方向延伸的字线、以及位于每一个所述有源区内的两个存取晶体管，所述有源区相对于所述字线倾斜预设角度，且两个所述存取晶体管分布于所述有源区的相对两端。
13.根据权利要求12所述的存储器的形成方法，其特征在于，一个所述有源区与两条相邻的所述字线交叠；
位于同一所述有源区内的两个所述存取晶体管分别与两条所述字线对应。
14.根据权利要求12所述的存储器的形成方法，其特征在于，还包括如下步骤：
形成沿所述第一方向延伸的源极线于所述衬底上，一个所述有源区与一条所述源极线交叠，位于同一所述有源区内的两个所述存取晶体管的漏极均与同一条所述源极线电连接。
15.根据权利要求14所述的存储器的形成方法，其特征在于，所述源极线呈弯曲状，且所述源极线在拐角处与所述有源区内的所述存取晶体管电连接。
16.根据权利要求9所述的存储器的形成方法，其特征在于，所述预设角度大于30°且小于90°。
17.一种如权利要求1所述的存储器的控制方法，所述存储器中包括多条沿所述第一方向延伸的源极线；其特征在于，包括如下步骤：
选择目标磁性隧道结，所述目标磁性隧道结一端电连接一条目标位线、另一端同时电连接两个目标存取晶体管的源极，两个所述目标存取晶体管的漏极分别与两条目标源极线电连接，两个所述目标存取晶体管的栅极分别与两条目标字线电连接；
传输高电平至所述目标位线、并同时传输低电平至除所述目标位线之外的所述位线，传输高电平至所述目标字线、并同时传输低电平至除所述目标字线之外的所述字线，传输低电平至所有的所述源极线，进行第一写入操作。
18.根据权利要求17所述的存储器的控制方法，其特征在于，还包括如下步骤：
传输低电平至所有的所述位线，传输高电平至两条所述目标字线、并同时传输低电平至除所述目标字线之外的所述字线，传输高电平至所述目标源极线、并传输低电平至除所述目标源极线之外的所述源极线，进行第二写入操作。
19.根据权利要求17所述的存储器的控制方法，其特征在于，还包括如下步骤：
传输高电平至所述目标位线、并同时传输低电平至除所述目标位线之外的所述位线，传输高电平至所述目标字线、并同时传输低电平至除所述目标字线之外的所述字线，传输低电平至所有的所述源极线，进行读取操作。
20.根据权利要求17所述的存储器的控制方法，其特征在于，还包括如下步骤：
传输低电平至所有的所述位线、传输低电平至所有的所述字线、并传输低电平至所有的所述源极线，进行待机操作。
CN202010564993.0A 2020-06-19 2020-06-19 存储器及其形成方法、控制方法 Pending CN113823656A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010564993.0A CN113823656A (zh) 2020-06-19 2020-06-19 存储器及其形成方法、控制方法
PCT/CN2020/128161 WO2021253717A1 (zh) 2020-06-19 2020-11-11 存储器及其形成方法、控制方法
US17/310,366 US11805701B2 (en) 2020-06-19 2020-11-11 Memory and forming methods and control methods thereof
EP20925004.2A EP3958319B1 (en) 2020-06-19 2020-11-11 Memory, forming method therefor and control method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010564993.0A CN113823656A (zh) 2020-06-19 2020-06-19 存储器及其形成方法、控制方法

Publications (1)

Publication Number Publication Date
CN113823656A true CN113823656A (zh) 2021-12-21

Family

ID=78500312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010564993.0A Pending CN113823656A (zh) 2020-06-19 2020-06-19 存储器及其形成方法、控制方法

Country Status (4)

Country Link
US (1) US11805701B2 (zh)
EP (1) EP3958319B1 (zh)
CN (1) CN113823656A (zh)
WO (1) WO2021253717A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116206640A (zh) * 2022-08-18 2023-06-02 北京超弦存储器研究院 存储器及其制造方法、读写控制方法
CN116234309A (zh) * 2022-08-18 2023-06-06 北京超弦存储器研究院 存储器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114639772A (zh) * 2020-12-15 2022-06-17 长鑫存储技术有限公司 一种半导体结构和存储电路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101258268B1 (ko) 2007-07-26 2013-04-25 삼성전자주식회사 비휘발성 메모리 소자의 낸드형 저항성 메모리 셀 스트링들및 그 제조방법들
US9646668B2 (en) * 2009-04-08 2017-05-09 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory (STTMRAM) with enhanced write current
JP5502635B2 (ja) * 2010-03-08 2014-05-28 株式会社東芝 半導体記憶装置
JP2011228443A (ja) * 2010-04-19 2011-11-10 Toshiba Corp 半導体記憶装置およびその製造方法
JP2012089741A (ja) * 2010-10-21 2012-05-10 Toshiba Corp 抵抗変化型メモリ
JP5677187B2 (ja) * 2011-05-09 2015-02-25 株式会社東芝 半導体記憶装置
US8879314B2 (en) * 2011-06-06 2014-11-04 Iii Holdings 1, Llc Memory cell with Schottky diode
JP2014049547A (ja) * 2012-08-30 2014-03-17 Toshiba Corp 半導体記憶装置
KR101967352B1 (ko) 2012-10-31 2019-04-10 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법
US9299409B2 (en) * 2013-09-11 2016-03-29 Tadashi Miyakawa Semiconductor storage device
CN105321949B (zh) * 2014-06-27 2018-03-30 华邦电子股份有限公司 存储单元结构及其形成方法
US10134459B2 (en) * 2015-02-03 2018-11-20 Globalfoundries Singapore Pte. Ltd. MRAM with metal-insulator-transition material
US10008537B2 (en) * 2015-06-19 2018-06-26 Qualcomm Incorporated Complementary magnetic tunnel junction (MTJ) bit cell with shared bit line
KR20180063946A (ko) 2016-12-02 2018-06-14 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
WO2019005129A1 (en) * 2017-06-30 2019-01-03 Intel Corporation BINARY MEMORY CELL MAGNETIC WITH SPIN HALL EFFECT
CN110323247B (zh) * 2019-07-04 2021-08-31 中国科学院微电子研究所 Mram器件及其制造方法及包括mram的电子设备
CN212136451U (zh) * 2020-06-19 2020-12-11 长鑫存储技术有限公司 存储器
CN114639772A (zh) * 2020-12-15 2022-06-17 长鑫存储技术有限公司 一种半导体结构和存储电路
KR20240001302A (ko) * 2022-06-24 2024-01-03 창신 메모리 테크놀로지즈 아이엔씨 워드 라인 드라이버 및 저장 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116206640A (zh) * 2022-08-18 2023-06-02 北京超弦存储器研究院 存储器及其制造方法、读写控制方法
CN116234309A (zh) * 2022-08-18 2023-06-06 北京超弦存储器研究院 存储器
CN116234309B (zh) * 2022-08-18 2024-02-20 北京超弦存储器研究院 存储器
CN116206640B (zh) * 2022-08-18 2024-03-15 北京超弦存储器研究院 存储器及其制造方法、读写控制方法

Also Published As

Publication number Publication date
EP3958319A1 (en) 2022-02-23
EP3958319A4 (en) 2022-06-29
EP3958319B1 (en) 2024-01-03
US20220320422A1 (en) 2022-10-06
WO2021253717A1 (zh) 2021-12-23
US11805701B2 (en) 2023-10-31

Similar Documents

Publication Publication Date Title
CN212136451U (zh) 存储器
US10991714B2 (en) Three-dimensional semiconductor memory device
CN110544497B (zh) 半导体存储器装置
KR101036363B1 (ko) 반도체 자성 메모리
EP3958319B1 (en) Memory, forming method therefor and control method therefor
TWI549126B (zh) 半導體儲存裝置
US10026742B2 (en) Nonvolatile memory devices having single-layered gates
JP2004111478A (ja) 不揮発性半導体記憶装置およびその製造方法
US10546875B2 (en) Semiconductor memory device including a capacitor
KR20220052749A (ko) 수직형 구조를 갖는 메모리 장치
CN111968690A (zh) 半导体存储器装置
US20220367504A1 (en) Memory peripheral circuit having three-dimensional transistors and method for forming the same
US20140063891A1 (en) Semiconductor memory device
KR20160025056A (ko) 메모리 장치
KR20210091465A (ko) 페이지 버퍼를 구비하는 반도체 메모리 장치
KR20100031855A (ko) 반도체 소자 및 그 제조 방법
US20220336488A1 (en) Semiconductor memory device and method of manufacturing the same
US20220190236A1 (en) Semiconductor structure, memory cell and memory array
CN114695354A (zh) 半导体结构及其形成方法
US9524788B1 (en) Semiconductor memory device
TWI820761B (zh) 半導體裝置
US20220302031A1 (en) Semiconductor memory device and method of manufacturing the same
US10777564B2 (en) Non-volatile memory device
US20230200067A1 (en) Semiconductor memory device and method of manufacturing the semiconductor memory device
US20230200062A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination