CN113659010B - 一种集成rc吸收结构的mosfet器件及制作方法 - Google Patents
一种集成rc吸收结构的mosfet器件及制作方法 Download PDFInfo
- Publication number
- CN113659010B CN113659010B CN202111054711.3A CN202111054711A CN113659010B CN 113659010 B CN113659010 B CN 113659010B CN 202111054711 A CN202111054711 A CN 202111054711A CN 113659010 B CN113659010 B CN 113659010B
- Authority
- CN
- China
- Prior art keywords
- main surface
- insulating medium
- semiconductor substrate
- source
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010521 absorption reaction Methods 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 98
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 87
- 239000002184 metal Substances 0.000 claims abstract description 81
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims description 73
- 229920005591 polysilicon Polymers 0.000 claims description 62
- 238000005530 etching Methods 0.000 claims description 48
- 238000000151 deposition Methods 0.000 claims description 45
- 210000000746 body region Anatomy 0.000 claims description 25
- 150000002500 ions Chemical class 0.000 claims description 12
- 230000000873 masking effect Effects 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 abstract description 20
- 230000008569 process Effects 0.000 abstract description 13
- 239000003990 capacitor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种集成RC吸收结构的MOSFET器件及制作方法，包括若干个相互并联的器件元胞单元，器件元胞单元包括第一导电类型衬底及第一导电类型漂移区，第一导电类型漂移区内设有绝缘深沟槽，绝缘深沟槽内填充有沟槽绝缘介质，沟槽绝缘介质上设有源极导电多晶硅，源极导电多晶硅表面被绝缘介质包裹，绝缘介质上设有源极电阻，源极电阻被源极金属包裹，且与源极金属欧姆接触。本发明在器件的源极和漏极间设置RC吸收结构，使得MOS管在高频开关过程中，能抵抗高浪涌电流，同时能吸收器件开关过程中的电压震荡，提高电压震荡dVds/dt耐量，有效防止器件因电压震荡dVds/dt导致的失效，故可消除开关过程中的EMI问题。
Description
技术领域
本发明涉及功率半导体器件，具体地说是一种集成RC吸收结构的MOSFET器件及制作方法，属于功率半导体器件技术领域。
背景技术
MOSFET(金属氧化物半导体场效应晶体管)由于其具有开关速度快，开关损耗小，输入阻抗高，电压驱动，高频率等优点，作为功率开关管被广泛应用于开关电源、汽车电子、马达驱动等各种领域；
当MOS作为功率开关管时，其工作在ON-OFF的快速循环转换状态，其内部寄生电容Cds充放电快，会面对很高的漏极和源极之间的电压震荡dVds/dt和电流震荡dIds/dt，高的电压震荡dVds/dt叠加在开关***中，成为电场耦合和磁场耦合的主要干扰源，也就是常说的EMI(电磁干扰)；因此，有必要进行改进。
发明内容
本发明的目的是针对现有功率MOSFET器件在应用过程中出现的EMI现象，提供一种集成RC吸收结构的MOSFET器件及制作方法，在器件元胞单元的源极和漏极间集成RC吸收结构，使得MOS管在高频导通和关断过程中，不但能抵抗高浪涌电流，而且能吸收开关过程中的电压震荡，提高了电压震荡dVds/dt耐量，有效防止了器件因电压震荡dVds/dt导致的失效，消除开关过程中的EMI问题。
为实现以上技术目的，本发明的技术方案是：一种集成RC吸收结构的MOSFET器件，包括若干个相互并联的器件元胞单元，所述器件元胞单元包括第一导电类型衬底及位于所述第一导电类型衬底上的第一导电类型漂移区，其特征在于：所述第一导电类型漂移区内设有若干个绝缘深沟槽，所述绝缘深沟槽从所述第一导电类型漂移区上表面穿通位于所述第一导电类型漂移区上部的第二导电类型体区延伸到其内部或底部，所述绝缘深沟槽内填充有沟槽绝缘介质，所述沟槽绝缘介质上设有源极导电多晶硅，所述源极导电多晶硅表面被绝缘介质包裹，所述绝缘介质上设有源极电阻，所述源极电阻被源极金属包裹，且与所述源极金属欧姆接触。
进一步地，所述第二导电类型体区内设有第一导电类型源区，所述源极金属穿通绝缘介质分别与所述第一导电类型源区、第二导电类型体区欧姆接触；
所述第一导电类型衬底下表面设置有漏极金属，所述漏极金属与所述第一导电类型衬底欧姆接触。
进一步地，所述绝缘深沟槽的沟槽深度不超过所述第一导电类型漂移区的底部。
进一步地，所述源极电阻包括多晶硅，所述沟槽绝缘介质包括氧化硅、氮化硅，所述绝缘介质包括硼磷硅玻璃。
进一步地，所述器件元胞单元包括平面栅型元胞单元、沟槽栅型元胞单元。
进一步地，对于平面栅型元胞单元，在所述第一导电类型漂移区上表面还设置有栅氧化层及位于所述栅氧化层上的栅极导电多晶硅，所述栅极导电多晶硅表面被绝缘介质包裹，且与所述源极导电多晶硅间隔设置，所述源极电阻设置在所述源极导电多晶硅上方或设置在所述栅极导电多晶硅上方，所述栅极导电多晶硅与栅极金属欧姆接触。
进一步地，对于沟槽栅型元胞单元，在所述第二导电类型体区间设有栅沟槽，所述栅沟槽内设置有栅极导电多晶硅及位于栅沟槽侧壁的栅氧化层，所述栅沟槽顶部被绝缘介质覆盖，所述栅极导电多晶硅与所述源极导电多晶硅间隔设置，所述源极电阻设置在所述源极导电多晶硅上方或设置在所述栅极导电多晶硅上方，所述栅极导电多晶硅与栅极金属欧姆接触。
为了实现以上技术目的，本发明还提出一种集成RC吸收结构的MOSFET器件的制作方法，包括如下步骤：
a、提供一半导体基板，所述半导体基板包括第一导电类型漂移区以及位于所述第一导电类型漂移区下方的第一导电类型衬底，所述第一导电类型漂移区的上表面为半导体基板的第一主面，所述第一导电类型衬底的下表面为半导体基板的第二主面；
b、在所述半导体基板的第一主面上淀积硬掩膜层，选择性地刻蚀所述硬掩膜层，得到图形化的第一硬掩膜窗口；
c、在所述第一硬掩膜窗口的掩蔽下，对第一主面进行刻蚀，得到位于所述第一导电类型漂移区内的绝缘深沟槽，并移除所述第一硬掩膜窗口；
d、在所述半导体基板的第一主面和绝缘深沟槽内淀积绝缘介质，并对绝缘介质进行刻蚀，去除第一主面上的绝缘介质，得到位于绝缘深沟槽内的沟槽绝缘介质；
e、在所述半导体基板的第一主面上生长氧化层和淀积导电多晶硅，并依此对导电多晶硅和氧化层进行刻蚀，得到若干个栅极导电多晶硅、位于所述栅极导电多晶硅间的源极导电多晶硅及位于栅极导电多晶硅下方的栅氧化层；
f、在所述半导体基板的第一主面注入第二导电类型离子，并退火，得到位于所述第一导电类型漂移区内的第二导电类型体区；
g、在所述半导体基板的第一主面注入第一导电类型离子，得到位于所述第二导电类型体区内的第一导电类型源区；
h、在所述半导体基板的第一主面上淀积绝缘介质，然后在所述绝缘介质上淀积导电多晶硅；
i、对上述导电多晶硅进行选择性刻蚀，得到若干个位于绝缘介质上的源极电阻；
j、对绝缘介质进行选择性刻蚀，得到多个金属接触孔；
k、在所述金属接触孔内、绝缘介质层及源极电阻上淀积金属，并对金属进行刻蚀，得到源极金属、栅极金属；
l、对半导体第二主面进行减薄，然后淀积金属，得到位于第一导电类型衬底下表面的漏极金属。
为了实现以上技术目的，本发明还提出一种集成RC吸收结构的MOSFET器件的制作方法，包括如下步骤：
a、提供一半导体基板，所述半导体基板包括第一导电类型漂移区以及位于所述第一导电类型漂移区下方的第一导电类型衬底，所述第一导电类型漂移区的上表面为半导体基板的第一主面，所述第一导电类型衬底的下表面为半导体基板的第二主面；
b、在所述半导体基板的第一主面上淀积硬掩膜层，选择性地刻蚀所述硬掩膜层，得到图形化的第一硬掩膜窗口；
c、在所述第一硬掩膜窗口的掩蔽下，对第一主面进行刻蚀，得到位于所述第一导电类型漂移区内的绝缘深沟槽，并移除所述第一硬掩膜窗口；
d、在所述半导体基板的第一主面和绝缘深沟槽内淀积绝缘介质，并对绝缘介质进行刻蚀，去除第一主面上的绝缘介质，得到位于绝缘深沟槽内的沟槽绝缘介质；
e、在所述半导体基板的第一主面上淀积硬掩膜层，选择性地刻蚀所述硬掩膜层，得到图形化的第二硬掩膜窗口；
f、在所述第二硬掩膜窗口的掩蔽下，对第一主面进行刻蚀，得到位于所述绝缘深沟槽间的栅沟槽，并移除所述第二硬掩膜窗口；
g、在所述半导体基板的第一主面上及栅沟槽内依次淀积氧化层和导电多晶硅，并依次对导电多晶硅和氧化层进行刻蚀，得到位于栅沟槽内的栅极导电多晶硅和栅氧化层，同时得到位于所述沟槽绝缘介质上方的源极导电多晶硅；
h、在所述半导体基板的第一主面上注入第二导电类型离子，并退火，得到位于所述第一导电类型漂移区内的第二导电类型体区；
i、在所述半导体基板的第一主面注入第一导电类型离子，得到位于所述第二导电类型体区内的第一导电类型源区；
j、在所述半导体基板的第一主面上淀积绝缘介质，然后在所述绝缘介质上淀积导电多晶硅；
k、对上述导电多晶硅进行选择性刻蚀，得到若干个位于绝缘介质上的源极电阻；
l、对绝缘介质进行选择性刻蚀，得到多个金属接触孔；
m、在所述金属接触孔内、绝缘介质层及源极电阻上淀积金属，并对金属进行刻蚀，得到源极金属、栅极金属；
n、对半导体第二主面进行减薄，然后淀积金属，得到位于第一导电类型衬底下表面的漏极金属。
进一步地，对于N型MOSFET器件结构，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型MOSFET器件结构，所述第一导电类型为P型导电，所述第二导电类型为N型导电。
与现有技术相比，本发明具有以下优点：
1)本发明通过在源极端设置与其欧姆接触的源极电阻，源极电阻为吸收电阻R，在源极端和漏极端的N型漂移区内设置绝缘深沟槽，绝缘深沟槽内填充沟槽绝缘介质，在绝缘深沟槽上方设置浮空的源极导电多晶硅，源极导电多晶硅-沟槽绝缘介质-N型漂移区组成了MIS电容C，因此，在源极和漏极间形成了吸收电阻R和MIS电容C串联的RC吸收结构；
MIS电容C大小可根据需求，通过改变绝缘深沟槽的深度、绝缘深沟槽的长度及绝缘深沟槽的数量来调整，吸收电阻R的大小可根据需求，通过改变源极电阻的数量，掺杂浓度等来调整；一般通过改变绝缘深沟槽的深度来改变MIS电容C大小，例如，当绝缘深沟槽延伸到N型漂移区底部时，这时，MIS电容C组成为：源极导电多晶硅-沟槽绝缘介质-N型衬底，一般通过改变源极电阻中导电多晶硅的掺杂浓度来改变吸收电阻R的大小；
2)在应用电路中，器件在开关过程中，整个应用电路会产生浪涌脉冲电压，会对器件进行冲击，由于漏源电容Cds两端并联了MIS电容C，等效地增加了开关的并联电容容量，不仅能有效抵御器件开关过程中的电压浪涌，而且能提高电压震荡dVds/dt耐量；同时由于吸收电阻R作用，阻抗变大，也能有效缓冲器件开关过程中的电压震荡，提高电压震荡dVds/dt耐量，有效防止器件因电压震荡导致的失效，进而改善整个电路的电磁干扰EMI问题。
附图说明
图1是本发明实施例1中的剖视结构示意图。
图2是本发明实施例2中的剖视结构示意图。
图3是本发明实施例3中的剖视结构示意图。
图4是本发明实施例4中的剖视结构示意图。
图5是本发明实施例中半导体基板的剖视结构示意图。
图6是本发明实施例中形成绝缘深沟槽和沟槽绝缘介质的剖视结构示意图。
图7是本发明实施例1和实施例2中形成源极导电多晶硅、栅极导电多晶硅和栅氧化层的剖视结构示意图。
图8是本发明实施例1和实施例2中形成P型体区和N型源区的剖视结构示意图。
图9是本发明实施例1和实施例2中形成绝缘介质的剖视结构示意图。
图10是本发明实施例1中形成源极电阻和金属接触孔的剖视结构示意图。
图11是本发明实施例2中形成源极电阻和金属接触孔的剖视结构示意图。
图12是本发明实施例3和实施例4中形成栅沟槽的剖视结构示意图。
图13是本发明实施例3和实施例4中形成源极导电多晶硅、栅极导电多晶硅和栅氧化层的剖视结构示意图。
图14是本发明实施例3和实施例4中形成P型体区和N型源区的剖视结构示意图。
图15是本发明实施例3和实施例4中形成绝缘介质的剖视结构示意图。
图16是本发明实施例3中形成源极电阻和金属接触孔的剖视结构示意图。
图17是本发明实施例4中形成源极电阻和金属接触孔的剖视结构示意图。
图18是本发明MOSFET器件的等效电路图。
附图标记说明：001-第一主面；002-第二主面；1-N型衬底；2-N型漂移区；3-绝缘深沟槽；4-P型体区；5-源极导电多晶硅；6-栅极导电多晶硅；7-绝缘介质；8-源极电阻；9-沟槽绝缘介质；10源极金属；11-漏极金属；12-N型源区；13-栅沟槽；14-栅氧化层。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
以N型MOSFET器件为例，所述第一导电类型为N型，所述第二导电类型为P型；
实施例1：为N型平面栅型MOSFET器件；
如附图1所示，一种集成RC吸收结构的MOSFET器件，包括若干个相互并联的器件元胞单元，所述器件元胞单元包括N型衬底1及位于所述N型衬底1上的N型漂移区2，所述N型漂移区2内设有若干个绝缘深沟槽3，所述绝缘深沟槽3从所述N型漂移区2上表面穿通位于所述N型漂移区2上部的P型体区4延伸到其内部，且不超过所述N型漂移区2的下表面，所述绝缘深沟槽3内填充有沟槽绝缘介质9，所述沟槽绝缘介质9上设有源极导电多晶硅5，所述源极导电多晶硅5表面被绝缘介质7包裹，所述绝缘介质7上设有源极电阻8，所述源极电阻8被源极金属10包裹，且与所述源极金属10欧姆接触。
所述P型体区4内设有N型源区12，所述源极金属10穿通绝缘介质7分别与所述N型源区12、P型体区4欧姆接触；所述N型衬底1下表面设置有漏极金属11，所述漏极金属11与所述N型衬底1欧姆接触；
对于平面型元胞单元，在所述N型漂移区2上表面还设置有栅氧化层13及位于所述栅氧化层13上的栅极导电多晶硅6，所述栅极导电多晶硅6表面被绝缘介质7包裹，且与所述源极导电多晶硅5间隔设置，所述源极电阻8设置在所述源极导电多晶硅5上方，所述栅极导电多晶硅6与栅极金属欧姆接触，具体为栅极导电多晶硅6在终端的引出端与栅极金属连接，此为本领域技术人员所熟知的，图中并未画出。
实施例2：与实施例1相同，均为N型平面栅型MOSFET器件；
如附图2所示，与实施例1不同之处，实施例2中所述源极电阻8设置在所述栅极导电多晶硅6上方，同样都设置在绝缘介质7上，且与源极金属10欧姆接触；
在本发明实施例1和实施例2中，所述源极电阻包括多晶硅，所述沟槽绝缘介质包括氧化硅、氮化硅，所述绝缘介质包括硼磷硅玻璃。
如上实施例1和实施例2中的一种集成RC吸收结构的MOSFET器件的制作方法，包括如下步骤：
如附图5所示，a、提供一半导体基板，所述半导体基板包括N型漂移区2以及位于所述N型漂移区2下方的N型衬底1，所述N型漂移区2的上表面为半导体基板的第一主面001，N型衬底1的下表面为半导体基板的第二主面002；
b、在所述半导体基板的第一主面001上淀积硬掩膜层，选择性地刻蚀所述硬掩膜层，得到图形化的第一硬掩膜窗口；
如附图6所示，c、在所述第一硬掩膜窗口的掩蔽下，对第一主面001进行刻蚀，得到位于所述N型漂移区2内的绝缘深沟槽3，并移除所述第一硬掩膜窗口；
d、在所述半导体基板的第一主面001和绝缘深沟槽3内淀积绝缘介质，并对绝缘介质进行刻蚀，去除第一主面001上的绝缘介质，得到位于绝缘深沟槽3内的沟槽绝缘介质9；
如附图7所示，e、在所述半导体基板的第一主面001上生长氧化层和淀积导电多晶硅，并依此对氧化层和导电多晶硅进行刻蚀，得到若干个栅极导电多晶硅6、位于所述栅极导电多晶硅6间的源极导电多晶硅5及位于栅极导电多晶硅6下方的栅氧化层14；
如附图8所示，f、在所述半导体基板的第一主面001注入P型离子，并退火，得到位于所述N型漂移区2内的P型体区4；
g、在所述半导体基板的第一主面001注入N型离子，得到位于所述P型体区4内的N型源区17；
如附图9所示，h、在所述半导体基板的第一主面001上淀积绝缘介质7，然后在所述绝缘介质7上淀积导电多晶硅；
如附图10和附图11所示，i、对上述导电多晶硅进行选择性刻蚀，得到若干个位于绝缘介质7上的源极电阻8；
j、对绝缘介质7进行选择性刻蚀，得到多个金属接触孔；
如附图1和附图2所示，k、在所述金属接触孔内、绝缘介质层7及源极电阻8上淀积金属，并对金属进行刻蚀，得到源极金属10、栅极金属；
l、对半导体第二主面002进行减薄，然后淀积金属，得到位于N型衬底1下表面的漏极金属11。
实施例3：以沟槽栅型MOSFET为例；
如附图3所示，一种集成RC吸收结构的MOSFET器件，包括若干个相互并联的器件元胞单元，所述器件元胞单元包括N型衬底1及位于所述N型衬底1上的N型漂移区2，所述N型漂移区2内设有若干个绝缘深沟槽3，所述绝缘深沟槽3从所述N型漂移区2上表面穿通位于所述N型漂移区2上部的P型体区4延伸到其内部，且不超过所述N型漂移区2的下表面，所述绝缘深沟槽3内填充有沟槽绝缘介质9，所述沟槽绝缘介质9上设有源极导电多晶硅5，所述源极导电多晶硅5表面被绝缘介质7包裹，所述绝缘介质7上设有源极电阻8，所述源极电阻8被源极金属10包裹，且与所述源极金属10欧姆接触。
所述P型体区4内设有N型源区12，所述源极金属10穿通绝缘介质7分别与所述N型源区12、P型体区4欧姆接触；所述N型衬底1下表面设置有漏极金属11，所述漏极金属11与所述N型衬底1欧姆接触；
对于沟槽型元胞单元，在所述P型体区4间设有栅沟槽13，所述栅沟槽13内设置有栅极导电多晶硅6及位于栅沟槽13侧壁的栅氧化层14，所述栅沟槽13顶部被绝缘介质7覆盖，所述源极电阻8设置在所述源极导电多晶硅5上方，所述栅极导电多晶硅6与栅极金属欧姆接触，具体为栅极导电多晶硅6在终端的引出端与栅极金属连接，此为本领域技术人员所熟知的，图中并未画出。
实施例4：与实施例3相同，均为沟槽栅型MOSFET器件；
如附图4所示，与实施例3不同之处为，所述源极电阻8设置在所述栅极导电多晶硅6上方，同样都设置在绝缘介质7上，且与源极金属10欧姆接触。
在本发明实施例3和实施例4中，所述源极电阻包括多晶硅，所述沟槽绝缘介质包括氧化硅、氮化硅，所述绝缘介质包括硼磷硅玻璃；所述沟槽栅型MOSFET还包括屏蔽栅型的沟槽MOSFET。
如上实施例3和实施例4中的一种集成RC吸收结构的MOSFET器件的制作方法，包括如下步骤：
如附图5所示，a、提供一半导体基板，所述半导体基板包括N型漂移区2以及位于所述N型漂移区2下方的N型衬底1，所述N型漂移区2的上表面为半导体基板的第一主面001，N型衬底1的下表面为半导体基板的第二主面002；
b、在所述半导体基板的第一主面001上淀积硬掩膜层，选择性地刻蚀所述硬掩膜层，得到图形化的第一硬掩膜窗口；
如附图6所示，c、在所述第一硬掩膜窗口的掩蔽下，对第一主面001进行刻蚀，得到位于所述N型漂移区2内的绝缘深沟槽3，并移除所述第一硬掩膜窗口；
d、在所述半导体基板的第一主面001和绝缘深沟槽3内淀积绝缘介质，并对绝缘介质进行刻蚀，去除第一主面001上的绝缘介质，得到位于绝缘深沟槽3内的沟槽绝缘介质9；
如附图12所示，e、在所述半导体基板的第一主面001上淀积硬掩膜层，选择性地刻蚀所述硬掩膜层，得到图形化的第二硬掩膜窗口；
f、在所述第二硬掩膜窗口21的掩蔽下，对第一主面001进行刻蚀，得到位于所述N型漂移区2内的栅沟槽13，并移除所述第二硬掩膜窗口；
如附图13所示，g、在所述半导体基板的第一主面001上及栅沟槽13内依次淀积氧化层和导电多晶硅，并依次对导电多晶硅和氧化层进行刻蚀，得到位于栅沟槽13内的栅极导电多晶硅6和栅氧化层14；
如附图14所示，f、在所述半导体基板的第一主面001上注入P型离子，并退火，得到位于所述N型漂移区2内的P型体区4；
g、在所述半导体基板的第一主面001注入N型离子，得到位于所述P型体区4内的N型源区17；
如附图15所示，h、在所述半导体基板的第一主面001上淀积绝缘介质7，然后在所述绝缘介质7上淀积导电多晶硅；
如附图16和附图17所示，i、对上述导电多晶硅进行选择性刻蚀，得到若干个位于绝缘介质7上的源极电阻8；
j、对绝缘介质7进行选择性刻蚀，得到多个金属接触孔；
如附图3和附图4所示，k、在所述金属接触孔内、绝缘介质层7及源极电阻8上淀积金属，并对金属进行刻蚀，得到源极金属10、栅极金属；
l、对半导体第二主面002进行减薄，然后淀积金属，得到位于N型衬底1下表面的漏极金属11。
如附图18所示，本发明的源极金属10用于引出器件源极S，漏极金属11用于引出器件漏极D，器件源漏间串联的RC吸收结构组成为：源极电阻8为吸收电阻R，所述源极导电多晶硅5为浮空设置，源极导电多晶硅5-沟槽绝缘介质9-N型漂移区2，组成MIS电容C，当绝缘深沟槽3延伸到N型漂移区2的底部时，这时MIS电容C的组成为源极导电多晶硅5-沟槽绝缘介质9-N型衬底1，因此，一般通过调节绝缘深沟槽3的深度来调节MIS电容C的大小；
在应用电路中，器件在开关过程中，整个应用电路会产生浪涌脉冲电压，会对器件进行冲击，由于源漏寄生电容Cds两端并联了MIS电容C，等效地增加了开关的并联电容容量，不仅能有效抵御器件开关过程中的电压浪涌，而且能提高电压震荡dVds/dt耐量；同时由于吸收电阻R作用，阻抗变大，也能有效缓冲器件开关过程中的电压震荡，提高电压震荡dVds/dt耐量，有效防止器件因电压震荡导致的失效，进而改善整个电路的电磁干扰EMI问题。
根据公式：I＝Q/t＝C*V/t，由此推出，Iinrush＝Cds*dVds/dt，其中，Iinrush为浪涌电流，Cds为源漏寄生电容，dVds/dt为源漏电压变化率；
在承受相同的浪涌电流Iinrush的条件下，Cds越大，dVds/dt越小，即源漏寄生电容Cds越大，Vds震荡幅度越小，因此，漏源寄生电容Cds两端并联了MIS电容C，等效地增加了开关的并联电容容量，不仅能有效抵御器件开关过程中的电压浪涌，而且能减小漏源电压震荡，提高电压震荡dVds/dt耐量，降低开关噪声，EMI性能得到提升。
Claims (3)
1.一种集成RC吸收结构的MOSFET器件的制作方法，包括如下步骤：
a、提供一半导体基板，所述半导体基板包括第一导电类型漂移区(2)以及位于所述第一导电类型漂移区(2)下方的第一导电类型衬底(1)，所述第一导电类型漂移区(2)的上表面为半导体基板的第一主面(001)，所述第一导电类型衬底(1)的下表面为半导体基板的第二主面(002)；
b、在所述半导体基板的第一主面(001)上淀积硬掩膜层，选择性地刻蚀所述硬掩膜层，得到图形化的第一硬掩膜窗口；
c、在所述第一硬掩膜窗口的掩蔽下，对第一主面(001)进行刻蚀，得到位于所述第一导电类型漂移区(2)内的绝缘深沟槽(3)，并移除所述第一硬掩膜窗口；
d、在所述半导体基板的第一主面(001)和绝缘深沟槽(3)内淀积绝缘介质，并对绝缘介质进行刻蚀，去除第一主面(001)上的绝缘介质，得到位于绝缘深沟槽(3)内的沟槽绝缘介质(9)；
e、在所述半导体基板的第一主面(001)上生长氧化层和淀积导电多晶硅，并依此对导电多晶硅和氧化层进行刻蚀，得到若干个栅极导电多晶硅(6)、位于所述栅极导电多晶硅(6)间的源极导电多晶硅(5)及位于栅极导电多晶硅(6)下方的栅氧化层(14)；
f、在所述半导体基板的第一主面(001)注入第二导电类型离子，并退火，得到位于所述第一导电类型漂移区(2)内的第二导电类型体区(4)；
g、在所述半导体基板的第一主面(001)注入第一导电类型离子，得到位于所述第二导电类型体区(4)内的第一导电类型源区(12)；
h、在所述半导体基板的第一主面(001)上淀积绝缘介质(7)，然后在所述绝缘介质(7)上淀积导电多晶硅；
i、对上述导电多晶硅进行选择性刻蚀，得到若干个位于绝缘介质(7)上的源极电阻(8)；
j、对绝缘介质(7)进行选择性刻蚀，得到多个金属接触孔；
k、在所述金属接触孔内、绝缘介质层(7)及源极电阻(8)上淀积金属，并对金属进行刻蚀，得到源极金属(10)、栅极金属；
l、对半导体第二主面(002)进行减薄，然后淀积金属，得到位于第一导电类型衬底(1)下表面的漏极金属(11)。
2.一种集成RC吸收结构的MOSFET器件的制作方法，包括如下步骤：
a、提供一半导体基板，所述半导体基板包括第一导电类型漂移区(2)以及位于所述第一导电类型漂移区(2)下方的第一导电类型衬底(1)，所述第一导电类型漂移区(2)的上表面为半导体基板的第一主面(001)，所述第一导电类型衬底(1)的下表面为半导体基板的第二主面(002)；
b、在所述半导体基板的第一主面(001)上淀积硬掩膜层，选择性地刻蚀所述硬掩膜层，得到图形化的第一硬掩膜窗口；
c、在所述第一硬掩膜窗口的掩蔽下，对第一主面(001)进行刻蚀，得到位于所述第一导电类型漂移区(2)内的绝缘深沟槽(3)，并移除所述第一硬掩膜窗口；
d、在所述半导体基板的第一主面(001)和绝缘深沟槽(3)内淀积绝缘介质，并对绝缘介质进行刻蚀，去除第一主面(001)上的绝缘介质，得到位于绝缘深沟槽(3)内的沟槽绝缘介质(9)；
e、在所述半导体基板的第一主面(001)上淀积硬掩膜层，选择性地刻蚀所述硬掩膜层，得到图形化的第二硬掩膜窗口；
f、在所述第二硬掩膜窗口的掩蔽下，对第一主面(001)进行刻蚀，得到位于所述绝缘深沟槽(3)间的栅沟槽(13)，并移除所述第二硬掩膜窗口；
g、在所述半导体基板的第一主面(001)上及栅沟槽(13)内依次淀积氧化层和导电多晶硅，并依次对导电多晶硅和氧化层进行刻蚀，得到位于栅沟槽(13)内的栅极导电多晶硅(6)和栅氧化层(14)，同时得到位于所述沟槽绝缘介质(9)上方的源极导电多晶硅(5)；
h、在所述半导体基板的第一主面(001)上注入第二导电类型离子，并退火，得到位于所述第一导电类型漂移区(2)内的第二导电类型体区(4)；
i、在所述半导体基板的第一主面(001)注入第一导电类型离子，得到位于所述第二导电类型体区(4)内的第一导电类型源区(12)；
j、在所述半导体基板的第一主面(001)上淀积绝缘介质(7)，然后在所述绝缘介质(7)上淀积导电多晶硅；
k、对上述导电多晶硅进行选择性刻蚀，得到若干个位于绝缘介质(7)上的源极电阻(8)；
l、对绝缘介质(7)进行选择性刻蚀，得到多个金属接触孔；
m、在所述金属接触孔内、绝缘介质层(7)及源极电阻(8)上淀积金属，并对金属进行刻蚀，得到源极金属(10)、栅极金属；
n、对半导体第二主面(002)进行减薄，然后淀积金属，得到位于第一导电类型衬底(1)下表面的漏极金属(11)。
3.根据权利要求1或2所述的一种集成RC吸收结构的MOSFET器件的制作方法，其特征在于：对于N型MOSFET器件结构，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型MOSFET器件结构，所述第一导电类型为P型导电，所述第二导电类型为N型导电。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111054711.3A CN113659010B (zh) | 2021-09-09 | 2021-09-09 | 一种集成rc吸收结构的mosfet器件及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111054711.3A CN113659010B (zh) | 2021-09-09 | 2021-09-09 | 一种集成rc吸收结构的mosfet器件及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113659010A CN113659010A (zh) | 2021-11-16 |
| CN113659010B true CN113659010B (zh) | 2022-07-12 |
Family
ID=78482998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111054711.3A Active CN113659010B (zh) | 2021-09-09 | 2021-09-09 | 一种集成rc吸收结构的mosfet器件及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113659010B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114267717B (zh) * | 2021-11-19 | 2024-03-01 | 深圳深爱半导体股份有限公司 | 半导体器件及其制备方法 |
| CN116313807B (zh) * | 2023-02-28 | 2024-05-28 | 上海维安半导体有限公司 | 一种双层侧墙结构的超结功率mosfet器件的制备方法及超结功率mosfet器件 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6774434B2 (en) * | 2001-11-16 | 2004-08-10 | Koninklijke Philips Electronics N.V. | Field effect device having a drift region and field shaping region used as capacitor dielectric |
| US7960997B2 (en) * | 2007-08-08 | 2011-06-14 | Advanced Analogic Technologies, Inc. | Cascode current sensor for discrete power semiconductor devices |
| CN107275402B (zh) * | 2017-03-31 | 2020-04-21 | 成都芯源***有限公司 | 半导体器件及其制造方法 |
| CN107768435A (zh) * | 2017-10-20 | 2018-03-06 | 电子科技大学 | 一种双向igbt及其制造方法 |
| CN111244179B (zh) * | 2020-01-16 | 2021-02-12 | 电子科技大学 | 一种抗emi超结vdmos器件 |
| CN112002686A (zh) * | 2020-09-30 | 2020-11-27 | 深圳市威兆半导体有限公司 | 一种抗emi的sgt器件 |
-
2021
- 2021-09-09 CN CN202111054711.3A patent/CN113659010B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113659010A (zh) | 2021-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106653836B (zh) | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 | |
| US9240469B2 (en) | Transverse ultra-thin insulated gate bipolar transistor having high current density | |
| CN113659010B (zh) | 一种集成rc吸收结构的mosfet器件及制作方法 | |
| CN105161539A (zh) | 碳化硅mosfet器件及其制作方法 | |
| CN113611750B (zh) | Soi横向匀场高压功率半导体器件及制造方法和应用 | |
| CN113808951B (zh) | 一种抗电磁干扰超结mos器件及其制造方法 | |
| CN115224024B (zh) | 集成栅漏电容的超结器件及制造方法 | |
| CN105679816A (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN105932055A (zh) | 一种平面栅igbt及其制作方法 | |
| CN110444586B (zh) | 具有分流区的沟槽栅igbt器件及制备方法 | |
| CN116705859A (zh) | 碳化硅金属氧化物半导体场效应晶体管结构及其制备方法 | |
| CN219286406U (zh) | 高静电防护能力的分离栅mosfet器件 | |
| CN110459596B (zh) | 一种横向绝缘栅双极晶体管及其制备方法 | |
| CN113421922B (zh) | 一种具备栅极自钳位功能的三维igbt及其制造方法 | |
| CN114582965B (zh) | 一种低开关损耗功率器件结构及其制造方法 | |
| CN115036293A (zh) | 抗电磁干扰的超结功率器件及其制造方法 | |
| CN212342616U (zh) | 一种抗dv/dt的SGT器件 | |
| CN111244179B (zh) | 一种抗emi超结vdmos器件 | |
| CN113421923A (zh) | 一种具备栅极自钳位功能的igbt及其制造方法 | |
| CN114023647A (zh) | 一种屏蔽栅沟槽mosfet及其制作方法 | |
| CN108767001B (zh) | 具有屏蔽栅的沟槽型igbt器件 | |
| CN220086039U (zh) | 集成rc吸收器的功率半导体器件 | |
| CN110797405A (zh) | 一种沟槽栅igbt半导体器件及其制备方法 | |
| CN117614432B (zh) | 提升体硅ldmos性能的动态背栅控制***及体硅ldmos的制造方法 | |
| CN115050815B (zh) | 一种自保护的半导体结构及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240301 Address after: No. 3000, Qiantangjiang Road, Qidong Economic Development Zone, Nantong City, Jiangsu Province, 226200 Patentee after: JIANGSU JIEJIE MICROELECTRONICS Co.,Ltd. Country or region after: China Address before: 214000 b-221, China Sensor Network International Innovation Park, 200 Linghu Avenue, Xinwu District, Wuxi City, Jiangsu Province Patentee before: Jiejie Microelectronics (Wuxi) Technology Co.,Ltd. Country or region before: China |
|
| TR01 | Transfer of patent right |