CN219286406U - 高静电防护能力的分离栅mosfet器件 - Google Patents

高静电防护能力的分离栅mosfet器件 Download PDF

Info

Publication number
CN219286406U
CN219286406U CN202320816126.0U CN202320816126U CN219286406U CN 219286406 U CN219286406 U CN 219286406U CN 202320816126 U CN202320816126 U CN 202320816126U CN 219286406 U CN219286406 U CN 219286406U
Authority
CN
China
Prior art keywords
polysilicon
conductivity type
type
oxide layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320816126.0U
Other languages
English (en)
Inventor
滕支刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Linde Semiconductor Co ltd
Original Assignee
Jiangsu Linde Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Linde Semiconductor Co ltd filed Critical Jiangsu Linde Semiconductor Co ltd
Priority to CN202320816126.0U priority Critical patent/CN219286406U/zh
Application granted granted Critical
Publication of CN219286406U publication Critical patent/CN219286406U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本实用新型提供一种高静电防护能力的分离栅MOSFET器件，包括：重掺杂的第一导电类型硅衬底，在硅衬底上设有第一导电类型外延层；第一导电类型外延层背离硅衬底的表面为第一主面，硅衬底背离第一导电类型外延层的表面为第二主面；在第一导电类型外延层中设有第一类沟槽；在第一类沟槽中的内壁自下而上分别设有厚氧化层和栅极氧化层；厚氧化层的厚度大于栅极氧化层的厚度；在第一类沟槽中设有至少一组背靠背多晶硅二极管结构；本实用新型能够提高器件的抗静电能力。

Description

高静电防护能力的分离栅MOSFET器件
技术领域
本实用新型涉及MOSFET功率半导体器件，尤其是一种高静电防护能力的分离栅MOSFET器件。
背景技术
功率MOSFET器件是一种可以实现高速开关的电子器件，其在电力转换过程中发挥着重要的作用，随着人们对电力转换效率和效能的要求不断提高，对功率MOSFET器件本身的要求也更高。
功率MOSFET器件的功耗由两部分组成，开关损耗和导通损耗，导通损耗主要受制于MOSFET器件的导通电阻，开关损坏主要受制于MOSFET器件的栅极电荷。为了不断的降低器件损耗，提高功率密度，分离栅MOSFET器件应运而生，分离栅MOSFET器件是在普通沟槽MOS器件基础上衍生出来的一种高性能器件，此种器件不仅可以很大程度降低栅极-漏极电容（Cgd），还可以降低单位面积的导通电阻，通常两个分离电极通过氧化物介质隔离。
MOSFET器件栅极和源极之间只有一层很薄的氧化层隔开，此氧化层一般在100nm之内，在MOSFET器件没有特殊结构保护时，其抗ESD能力很低，在相对干燥的环境中，远低于常见人体产生的静电值，极易造成器件的永久损坏。
发明内容
针对现有技术中存在的不足，本实用新型实施例提供一种高静电防护能力的分离栅MOSFET器件，增加了栅极与源极之间的静电泄放通道，从而提高了器件的抗静电能力。为实现以上技术目的，本实用新型实施例采用的技术方案是：
本实用新型实施例提供了一种高静电防护能力的分离栅MOSFET器件，包括：
重掺杂的第一导电类型硅衬底，在硅衬底上设有第一导电类型外延层；第一导电类型外延层背离硅衬底的表面为第一主面，硅衬底背离第一导电类型外延层的表面为第二主面；
在第一导电类型外延层中设有第一类沟槽；在第一类沟槽中的内壁自下而上分别设有厚氧化层和栅极氧化层；厚氧化层的厚度大于栅极氧化层的厚度；在第一类沟槽中设有至少一组背靠背多晶硅二极管结构；
在第一导电类型外延层顶部形成自下而上分布的第二导电类型阱区和重掺杂的第一导电类型注入区；
在第一主面设有栅极氧化层和绝缘介质层；所述绝缘介质层填充第一类沟槽顶部；在绝缘介质层上设有源极金属和栅极金属；所述源极金属通过源极接触孔连接第一类沟槽中的背靠背多晶硅二极管结构的下端电极多晶硅；所述栅极金属通过栅极接触孔连接第一类沟槽中的背靠背多晶硅二极管结构的上端电极多晶硅；所述源极金属还通过注入层接触孔连接第二导电类型阱区；
在第二主面设有漏极金属。
具体地，所述一组背靠背多晶硅二极管结构为第一导电类型多晶硅-第二导电类型多晶硅-第一导电类型多晶硅结构。
进一步地，所述厚氧化层的厚度为2000～8000 Å。
进一步地，所述栅极氧化层的厚度为500～1000 Å。
进一步地，在第一类沟槽中设有二组背靠背多晶硅二极管结构；所述二组背靠背多晶硅二极管结构为第一导电类型多晶硅-第二导电类型多晶硅-第一导电类型多晶硅-第二导电类型多晶硅-第一导电类型多晶硅结构。
本实用新型实施例提供的技术方案带来的有益效果是：
1）在MOSFET器件的栅极和源极之间增加了静电泄放通道，提高了MOSFET器件的抗静电能力。
2）与现有分离栅MOSFET器件栅源极之间通过氧化层隔离相比，降低了制造难度和成本。
附图说明
图1为一种典型的分离栅MOSFET器件结构示意图。
图2为本实用新型实施例一中的分离栅MOSFET器件结构示意图。
图3为本实用新型实施例一中的分离栅MOSFET器件原理图。
图4为本实用新型实施例二中的分离栅MOSFET器件结构示意图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
在本实用新型的实施例中，以N型MOSFET器件为例，第一导电类型为N型，第二导电类型为P型；
如图1所示，一种分离栅MOSFET器件，包括：
重掺杂的第一导电类型硅衬底1，在硅衬底1上设有第一导电类型外延层2；第一导电类型外延层2背离硅衬底1的表面为第一主面，硅衬底1背离第一导电类型外延层2的表面为第二主面；
在第一导电类型外延层2中设有第一类沟槽201；在第一类沟槽201中的内壁自下而上分别设有厚氧化层3和栅极氧化层4；厚氧化层3的厚度大于栅极氧化层4的厚度；在第一类沟槽201中设有第一类导电多晶硅5和第二类导电多晶硅6；第二类导电多晶硅6位于第一类导电多晶硅5的上方，且两者之间设有隔离氧化层7；
在第一导电类型外延层2顶部形成自下而上分布的第二导电类型阱区8和重掺杂的第一导电类型注入区9；
在第一主面设有栅极氧化层4和绝缘介质层10；所述绝缘介质层10填充第一类沟槽201顶部；在绝缘介质层10上设有源极金属和栅极金属；所述源极金属通过源极接触孔连接第一类沟槽201中的第一类导电多晶硅5；所述栅极金属通过栅极接触孔连接第一类沟槽201中的第二类导电多晶硅6；所述源极金属还通过注入层接触孔11连接第二导电类型阱区8；
在第二主面设有漏极金属13；
上述第一类导电多晶硅5作为源极多晶硅，第二类导电多晶硅6作为栅极多晶硅；
需要说明的是，图1中未画出单独的源极金属、栅极金属、源极接触孔和栅极金属接触孔；图1中显示了在第一主面的绝缘介质层10上淀积的金属12，所述金属12进一步通过刻蚀可制作出源极金属和栅极金属；在淀积金属12之前可以先制作源极接触孔、栅极接触孔和注入层接触孔11。
实施例一，本实施例基于上述的分离栅MOSFET器件进行改进，如图2所示；
本实用新型的实施例一提出了一种高静电防护能力的分离栅MOSFET器件，包括：
重掺杂的第一导电类型硅衬底1，在硅衬底1上设有第一导电类型外延层2；第一导电类型外延层2背离硅衬底1的表面为第一主面，硅衬底1背离第一导电类型外延层2的表面为第二主面；
在第一导电类型外延层2中设有第一类沟槽201；在第一类沟槽201中的内壁自下而上分别设有厚氧化层3和栅极氧化层4；厚氧化层3的厚度大于栅极氧化层4的厚度；在第一类沟槽201中设有一组背靠背多晶硅二极管结构14；
在第一导电类型外延层2顶部形成自下而上分布的第二导电类型阱区8和重掺杂的第一导电类型注入区9；
在第一主面设有栅极氧化层4和绝缘介质层10；所述绝缘介质层10填充第一类沟槽201顶部；在绝缘介质层10上设有源极金属和栅极金属；所述源极金属通过源极接触孔连接第一类沟槽201中的背靠背多晶硅二极管结构14的下端电极多晶硅；所述栅极金属通过栅极接触孔连接第一类沟槽201中的背靠背多晶硅二极管结构14的上端电极多晶硅；所述源极金属还通过注入层接触孔11连接第二导电类型阱区8；
在第二主面设有漏极金属13；
需要说明的是，图2中未画出单独的源极金属、栅极金属、源极接触孔和栅极金属接触孔；图2中显示了在第一主面的绝缘介质层10上淀积的金属12，所述金属12进一步通过刻蚀可制作出源极金属和栅极金属；在淀积金属12之前可以先制作源极接触孔、栅极接触孔和注入层接触孔11；
具体地，所述一组背靠背多晶硅二极管结构14为第一导电类型多晶硅-第二导电类型多晶硅-第一导电类型多晶硅结构。
在图2显示的实施例中，一组背靠背多晶硅二极管结构14为N-P-N型结构，上端的第一导电类型多晶硅既作为MOSFET器件的栅极多晶硅，又作为背靠背多晶硅二极管结构的一个第一导电类型电极多晶硅，下端的第一导电类型多晶硅既作为MOSFET器件的源极多晶硅，又作为背靠背多晶硅二极管结构的另一个第一导电类型电极多晶硅。
参见图3，本实用新型的实施例一提出的高静电防护能力的分离栅MOSFET器件，在MOSFET器件的栅极与源极之间增加了背靠背的多晶硅二极管，由于二极管具有单向导通特性，背靠背的二极管不仅保证了栅源的隔离，又增加了栅源之间的静电泄放通道，从而提高了器件的抗静电能力。
具体地，所述厚氧化层3的厚度为2000～8000 Å；能够显著提高器件的耐压。
具体地，所述栅极氧化层4的厚度为500～1000 Å；栅极氧化层可以起到绝缘作用。
本实用新型的实施例将静电泄放通道置于深沟槽即第一类沟槽201中，在制作时不需要增加光刻的次数，同时也没有占用器件有源区的面积，栅极多晶硅和源极多晶硅之间也不用特殊制作氧化层隔离，降低了制造难度和成本。
实施例二，如图4所示；
与实施例一相比，在实施例二中，在第一类沟槽201中设有二组背靠背多晶硅二极管结构14；所述二组背靠背多晶硅二极管结构14为第一导电类型多晶硅-第二导电类型多晶硅-第一导电类型多晶硅-第二导电类型多晶硅-第一导电类型多晶硅结构；
其余同实施例一。
最后所应说明的是，以上具体实施方式仅用以说明本实用新型的技术方案而非限制，尽管参照实施例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的精神和范围，其均应涵盖在本实用新型的权利要求范围当中。

Claims (5)

1.一种高静电防护能力的分离栅MOSFET器件，其特征在于，包括：
重掺杂的第一导电类型硅衬底(1)，在硅衬底(1)上设有第一导电类型外延层(2)；第一导电类型外延层(2)背离硅衬底(1)的表面为第一主面，硅衬底(1)背离第一导电类型外延层(2)的表面为第二主面；
在第一导电类型外延层(2)中设有第一类沟槽(201)；在第一类沟槽(201)中的内壁自下而上分别设有厚氧化层(3)和栅极氧化层(4)；厚氧化层(3)的厚度大于栅极氧化层(4)的厚度；在第一类沟槽(201)中设有至少一组背靠背多晶硅二极管结构(14)；
在第一导电类型外延层(2)顶部形成自下而上分布的第二导电类型阱区(8)和重掺杂的第一导电类型注入区(9)；
在第一主面设有栅极氧化层(4)和绝缘介质层(10)；所述绝缘介质层(10)填充第一类沟槽(201)顶部；在绝缘介质层(10)上设有源极金属和栅极金属；所述源极金属通过源极接触孔连接第一类沟槽(201)中的背靠背多晶硅二极管结构(14)的下端电极多晶硅；所述栅极金属通过栅极接触孔连接第一类沟槽(201)中的背靠背多晶硅二极管结构(14)的上端电极多晶硅；所述源极金属还通过注入层接触孔(11)连接第二导电类型阱区(8)；
在第二主面设有漏极金属(13)。
2.如权利要求1所述的高静电防护能力的分离栅MOSFET器件，其特征在于，
所述一组背靠背多晶硅二极管结构(14)为第一导电类型多晶硅-第二导电类型多晶硅-第一导电类型多晶硅结构。
3.如权利要求1所述的高静电防护能力的分离栅MOSFET器件，其特征在于，
所述厚氧化层(3)的厚度为2000～8000 Å。
4.如权利要求1所述的高静电防护能力的分离栅MOSFET器件，其特征在于，
所述栅极氧化层(4)的厚度为500～1000 Å。
5.如权利要求1所述的高静电防护能力的分离栅MOSFET器件，其特征在于，
在第一类沟槽(201)设有二组背靠背多晶硅二极管结构(14)；所述二组背靠背多晶硅二极管结构(14)为第一导电类型多晶硅-第二导电类型多晶硅-第一导电类型多晶硅-第二导电类型多晶硅-第一导电类型多晶硅结构。
CN202320816126.0U 2023-04-13 2023-04-13 高静电防护能力的分离栅mosfet器件 Active CN219286406U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202320816126.0U CN219286406U (zh) 2023-04-13 2023-04-13 高静电防护能力的分离栅mosfet器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202320816126.0U CN219286406U (zh) 2023-04-13 2023-04-13 高静电防护能力的分离栅mosfet器件

Publications (1)

Publication Number Publication Date
CN219286406U true CN219286406U (zh) 2023-06-30

Family

ID=86933597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202320816126.0U Active CN219286406U (zh) 2023-04-13 2023-04-13 高静电防护能力的分离栅mosfet器件

Country Status (1)

Country Link
CN (1) CN219286406U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116825850A (zh) * 2023-08-25 2023-09-29 江苏应能微电子股份有限公司 一种集成esd保护器件的分离栅沟槽mos器件及工艺

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116825850A (zh) * 2023-08-25 2023-09-29 江苏应能微电子股份有限公司 一种集成esd保护器件的分离栅沟槽mos器件及工艺
CN116825850B (zh) * 2023-08-25 2023-11-17 江苏应能微电子股份有限公司 一种集成esd保护器件的分离栅沟槽mos器件及工艺

Similar Documents

Publication Publication Date Title
CN103441148A (zh) 一种集成肖特基二极管的槽栅vdmos器件
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
CN110444586B (zh) 具有分流区的沟槽栅igbt器件及制备方法
CN114038908B (zh) 集成二极管的沟槽栅碳化硅mosfet器件及制造方法
CN219286406U (zh) 高静电防护能力的分离栅mosfet器件
CN108091685A (zh) 一种提高耐压的半超结mosfet结构及其制备方法
US9263560B2 (en) Power semiconductor device having reduced gate-collector capacitance
WO2022088925A1 (zh) 一种npn三明治栅结构的沟槽mosfet器件
CN101431097B (zh) 一种薄层soi ligbt器件
CN115148826B (zh) 一种深沟槽碳化硅jfet结构的制作方法
CN103855206A (zh) 绝缘栅双极晶体管及其制造方法
CN114784087A (zh) 一种浮空缓冲层沟槽集电极逆导型绝缘栅双极型晶体管
CN113066865B (zh) 降低开关损耗的半导体器件及其制作方法
CN110600552B (zh) 具有快速反向恢复特性的功率半导体器件及其制作方法
CN111244177A (zh) 一种沟槽型mos器件的结构、制作工艺以及电子装置
CN213124446U (zh) 一种屏蔽栅功率mos器件
CN115377194A (zh) 一种碳化硅绝缘栅双极型晶体管及其制作方法
CN115425064A (zh) 集成反向sbd的高可靠性碳化硅mosfet器件及制备方法
CN111261702A (zh) 沟槽型功率器件及其形成方法
CN212967710U (zh) 一种npn三明治栅结构的沟槽mosfet器件
CN114883413A (zh) 一种在元胞内集成续流二极管的沟槽SiC MOSFET
CN114843332A (zh) 低功耗高可靠性半包沟槽栅mosfet器件及制备方法
CN219738960U (zh) 沟槽式mosfet晶体管
CN106876441B (zh) 具有固定界面电荷场限环的功率器件
CN111599866A (zh) 具有u型分离栅的低栅电荷功率mosfet器件及其制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant