CN113451138A - 一种具有自偏置终端的平面mosfet及其制备方法 - Google Patents

一种具有自偏置终端的平面mosfet及其制备方法 Download PDF

Info

Publication number
CN113451138A
CN113451138A CN202111000952.XA CN202111000952A CN113451138A CN 113451138 A CN113451138 A CN 113451138A CN 202111000952 A CN202111000952 A CN 202111000952A CN 113451138 A CN113451138 A CN 113451138A
Authority
CN
China
Prior art keywords
layer
polycrystal
metal
upper side
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111000952.XA
Other languages
English (en)
Other versions
CN113451138B (zh
Inventor
李加洋
陶瑞龙
胡兴正
薛璐
刘海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Huaruiwei Integrated Circuit Co ltd
Original Assignee
Nanjing Huaruiwei Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Huaruiwei Integrated Circuit Co ltd filed Critical Nanjing Huaruiwei Integrated Circuit Co ltd
Priority to CN202111000952.XA priority Critical patent/CN113451138B/zh
Publication of CN113451138A publication Critical patent/CN113451138A/zh
Application granted granted Critical
Publication of CN113451138B publication Critical patent/CN113451138B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种具有自偏置终端的平面MOSFET及其制备方法。该方法对第二多晶进行P型元素和N型元素注入形成二极管，对第一金属层经刻蚀形成源极金属、场板和截止环，第二金属层经刻蚀形成金属板和将截止环的内端与二极管的P端连接的连接金属，金属板的一端与二极管的N端连接，且其设置在场板的上侧，以配合形成平行板电容器结构。本发明同时引入电容和二极管集成方案，无需通过外部引入电压，可通过器件本身的结构特点，形成自偏置电压，将自偏置电压作用于场板终端结构，可显著提高终端的击穿电压BVDSS；本发明工艺实现过程简单，与现有工艺兼容，在不显著增加加工成本的前提下，实现功率器件与自偏置结构的集成。

Description

一种具有自偏置终端的平面MOSFET及其制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种具有自偏置终端的平面MOSFET及其制备方法。
背景技术
传统的MOSFET的终端结构的Pwell区域是由低掺杂的B离子注入形成深阱，与N漂移区形成N/P耐压结构，由于表面电势的作用， P/N结靠近Si表面的曲率半径逐渐变小，由柱面结变成球面结。因此，靠近Si表面的电场强度更易达到临界场强，影响横向电势的扩展，终端的耐压偏低；另一方面，该结构的击穿电压对注入计量十分敏感，工艺偏差会影响器件的性能，使器件的稳定性变差。
发明内容
本发明的目的是针对现有技术存在的不足，提供一种具有自偏置终端的平面MOSFET及其制备方法。
为实现上述目的，在第一方面，本发明提供了一种具有自偏置终端的平面MOSFET的制备方法，包括：
提供衬底，在衬底上制作外延层，并在所述外延层内制作Ring区；
在所述外延层上侧生长场氧层，并对所述场氧层进行刻蚀，以形成有源区；
对所述外延层执行JFET注入和推阱操作；
在外延层的上侧生长栅氧化层；
在所述场氧层和栅氧化层上侧沉积多晶，并进行多晶刻蚀操作，以形成设置在Ring区内上侧的第一多晶、设置在场氧层上侧的第二多晶和设置在场氧层与栅氧化层上侧之间的第三多晶；
对第一多晶下侧的外延层、第二多晶和第三多晶下侧的外延层内注入P型元素，然后经推阱操作依次形成 Pwell区域、P型多晶和P区；
向第一多晶外下侧的Pwell区域、第二多晶的内半部和第三多晶的外下侧的P区内注入N型元素，以分别形成第一N阱、N型多晶和第二N阱，所述N型多晶与P型多晶配合形成二极管；
沉积第一介质层，并在所述第一介质层上刻蚀形成第一连接孔；
在所述第一连接孔内及第一介质层的上侧沉积第一金属层，所述第一金属层经刻蚀形成源极金属、场板和截止环，所述场板位于Pwell区域的外端上方；
沉积第二介质层，并在所述第二介质层上刻蚀形成第二连接孔；
在所述第二连接孔内及第二介质层的上侧沉积第二金属层，所述第二金属层经刻蚀形成金属板和将截止环的内端与二极管的P端连接的连接金属，所述金属板的右端与二极管的N端连接，且其设置在场板的上侧，以配合形成平行板电容器结构，所述二极管的反向击穿电压大于电容器的最大电压。
进一步的，所述场板的长度包括10至30 um。
进一步的，所述第一介质层的厚度包括1.2至2 um。
进一步的，所述P型元素包括硼元素，其注入能量为40-80Kev，剂量为4E13-6E13。
进一步的，所述N型元素包括磷元素，且其注入能量为40-80Kev，注入计量为6E15-10E15。
进一步的，还包括：在刻蚀形成第一连接孔后，对第一连接孔下侧的区域注入硼型元素，注入剂量为3E14-7E14，注入能量为30-70KeV。
在第二方面，本发明还提供了一种具有自偏置终端的平面MOSFET，包括衬底和设置在衬底上侧的外延层，在终端区的外延层内部两侧分别设有Pwell区域和P区，所述Pwell区域和P区内上侧分别设有第一N阱和第二N阱，所述外延层的上侧设有场氧层和栅氧化层，所述场氧层和栅氧化层上侧沉积有多晶，所述多晶经刻蚀操作形成设置在Pwell区域内上侧的第一多晶、设置在场氧层上侧的第二多晶和设置在场氧层与栅氧化层上侧之间的第三多晶，所述第二多晶经杂质注入形成二极管，所述第一多晶、二极管、第三多晶、场氧层和栅氧化层的上侧沉积有第一介质层，所述第一介质层上刻蚀形成有第一连接孔，在所述第一连接孔内及第一介质层的上侧沉积有第一金属层，所述第一金属层经刻蚀形成源极金属、场板和截止环，所述场板位于Pwell区域的外端上方，在所述源极金属、场板、截止环和第一介质层的上侧沉积有第二介质层，所述第二介质层上刻蚀形成有第二连接孔，所述第二连接孔内及第二介质层的上侧沉积有第二金属层，所述第二金属层经刻蚀形成金属板和将截止环的内端与二极管的P端连接的连接金属，所述金属板设置在场板的上侧，以配合形成平行板电容器结构，所述金属板的右端与二极管的N端连接，所述二极管的反向击穿电压大于电容器的最大电压。
进一步的，所述场板的长度包括10至30 um。
进一步的，所述第一介质层的厚度包括1.2至2 um。
有益效果：本发明同时引入电容和二极管集成方案，无需通过外部引入电压，可通过器件本身的结构特点，形成自偏置电压，将自偏置电压作用于场板终端结构，可显著提高终端的击穿电压BVDSS；本发明工艺实现过程简单，与现有工艺兼容，在不显著增加加工成本的前提下，实现功率器件与自偏置结构的集成。
附图说明
图1是对场氧层刻蚀后的结构示意图；
图2是在场氧层上侧长栅氧化层后的结构示意图；
图3是对多晶刻蚀后的结构示意图；
图4是制作出Pwell区域、P型多晶和P区后的结构示意图；
图5是制作出第一N阱、N型多晶和第二N阱后的结构示意图；
图6是在第一介质层上刻蚀形成第一连接孔后的结构示意图；
图7是刻蚀形成源极金属、场板S1和截止环后的结构示意图；
图8是沉积第二介质层后的结构示意图；
图9是在衬底的下侧蒸发背金层后的结构示意图；
图10是具有自偏置终端的平面MOSFET的结构示意图；
图11是具有自偏置终端的平面MOSFET的主结位置的仿真结构图及电势分布图；
图12是现有的MOSFET的主结位置的仿真结构图及电势分布图；
图13是场板电压与MOSFET的BVDSS变化关系的仿真图；
图14是不同的场板电压及未设置场板的MOSFET的电场分布图；
图15是场板长度与MOSFET的BVDSS变化关系的仿真图；
图16是不同的场板长度及未设置场板的MOSFET的电场分布图；
图17是第一介质层的厚度与MOSFET的BVDSS变化关系的仿真图；
图18是不同的第一介质层的厚度的MOSFET的电场分布图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，本实施例在以本发明技术方案为前提下进行实施，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围。
如图1至9所示，本发明实施例提供了一种具有自偏置终端的平面MOSFET的制备方法，包括：
参见图1，提供衬底1，在衬底1上制作外延层2，并在外延层2内制作Ring区3。具体的，在本实施例中衬底1为N型重掺杂，如采用砷元素或磷元素掺杂。外延层2为N型轻掺杂，外延层的电阻率和厚度，由不同的器件耐压决定，通常外延厚度：40-60um。在制作Ring区3时，先在外延层2的表面生长一层厚度为2000埃的氧化层，来消除外延层2表面的缺陷，形成Ring注入的阻挡层。然后再通过光刻、刻蚀初氧形成Ring注入的注入口。然后通过该注入口注入硼元素，注入能量为60-120kev，注入剂量为1E13-5E13，然后进行推阱操作。
在外延层2上侧生长场氧层4，并对场氧层4进行刻蚀，以形成有源区。需要说明的是，图1至10中示意的是终端区的结构，此步骤为现有技术的常用操作，所以未对有源区进行示意。
对外延层2执行JFET注入和推阱操作。在外延层2的表面注入磷离子，注入能量为120Kev-160Kev，注入剂量为1E12-9E12，通过炉管进行高温推阱形成JFET区域。此步骤也为现有技术中的常用操作，为了清楚的示意其它位置的结构，所以未在图中示意出该JFET区域。
参见图2，在外延层2的上侧长栅氧化层5。栅氧化层5的厚度优选为1000埃。
参见图3，在场氧层和栅氧化层5上侧沉积多晶，该多晶的厚度优选为8000埃，多晶的电阻率优选为8至12Ω/方块。然后进行多晶刻蚀操作，以形成设置在Ring区3内上侧的第一多晶6、设置在场氧层4上侧第二多晶7和设置在场氧层4与栅氧化层5上侧之间的第三多晶8。
参见图4，对第一多晶3下侧的外延层2、第二多晶7和第三多晶8下侧的外延层2内注入P型元素，然后经推阱操作依次形成 Pwell区域9、P型多晶和P区10。具体的，此处注入的P型元素优选为硼元素，其注入能量为40-80Kev，注入剂量为4E13-6E13。此步骤是使用的自对准注入的工艺。
参见图5，向第一多晶6外下侧的Pwell区域9、第二多晶7的内半部和第三多晶8的外下侧的P区10内注入N型元素，以分别形成第一N阱11、N型多晶和第二N阱12，其中，N型多晶与P型多晶配合形成二极管。此处注入的N型元素优选为磷元素，且其注入能量为40-80Kev，注入计量为6E15-10E15。此步骤是使用的自对准注入的工艺。
参见图6，沉积第一介质层13，并在第一介质层13上刻蚀形成第一连接孔14。第一介质层13优选为BPSG（硼磷硅玻璃）层。在刻蚀形成第一连接孔14后，还优选对第一连接孔14下侧的区域注入硼型元素，注入剂量为3E14-7E14，注入能量为30-70KeV，以降低接触电阻。
参见图7，在第一连接孔14内及第一介质层13的上侧沉积第一金属层，第一金属层优选为厚度为4um的铝层，铝中可掺杂一定比例的SiCu，防止铝硅互溶。第一金属层经刻蚀形成源极金属15、场板S1和截止环16，场板S1位于Pwell区域9的外端上方。
参见图8，沉积第二介质层17，并在第二介质层17上刻蚀形成第二连接孔。第二介质层17的厚度优选为8000-12000埃。
参见图9，在第二连接孔内及第二介质层17的上侧沉积第二金属层，第二金属层也优选为厚度为4um的铝层。第二金属层经刻蚀形成金属板S2和将截止环16的内端与二极管的P端连接的连接金属18，金属板S2的右端与二极管的N端连接，且其设置在场板S1的上侧，以配合形成平行板电容器结构，二极管起到钳位作用，二极管的反向击穿电压大于电容器的最大电压。
还可以在截止环16、第二介质层17、金属板S2和连接接金属18的上侧沉积钝化层，钝化层的厚度优选为7000-12000埃。然后经过钝化层光刻、腐蚀形成Gate和Source的开口区，可降低芯片表面可动离子引起的器件漏电。还可以从衬底1的下侧减薄至剩余厚度为150um左右，在衬底1的下侧蒸发形成背金层19，背金层19优选为Ti-Ni-Ag（钛-镍-银）层。
参见图10，在工作过程中，当器件处于截止状态时，在截止环上感应高电位，通过器件上制作的二极管给由金属板S2、场板S1及第一介质层13构成的电容进行充电。电容充电后，在场板S1上产生负电位，使器件的电势线横向扩展更加容易，从而提高器件耐压。场板S1上电位高低由电容值大小决定，由于二极管的反向钳制作用，电容在MOSFET的Drain端初次加电压充满后，场板S1和金属板S2的电压不受Drain端电压高低的影响。参见图11和图12，在主结PN结与Si界面处增加场板S1和金属板S2结构，并在场板S1上加负压，更易横向耗尽，击穿电压BVDSS更大。
通过调整场板S1和金属板S2的面积S或场板S1、金属板S2之间的介质厚度（第一介质层13的厚度）来获得所需的电容值，电容越大，加在场板S1上的反向电压越高。参见图13，在场板S1的长度L1为10 um的前提下，随着场板S1上电压由高降低，击穿电压BVDSS由小变大。参见图14，从器件表面的电场强度分布可知，在主结与器件表面交界处增加金属场板结构，可有效降低主结表面电场强度，提高器件耐压，在本实施例中可有效提高约80V。随着场板S1反向电压增加，场板末端电场强度提高，主结处电场无明显变化。
参见图10，场板S1位于主结与器件表面交界处，通过调整场板S1的长度L1，优化表面电场的分布。参见图15和16，在场板S1电压为-30V的前提下，随着场板长度L1的增加，器件耐压的增幅逐渐减小。与不加场板S1相比，增加场板S1后整体的电场峰值明显降低，并且电场呈梯形分布，随着场板S1的长度L1增加，场板S1末端电场强度显著增加，从而限制了器件耐压的增加。所以，场板S1的长度L1优选为10至30 um。
场板S1下的第一介质层13的厚度T1也是制约击穿电压的一个关键因素，参见图17和18，在场板S1的长度L1 30 um、场板S1的电压为-30V时，场板S1电压为随着第一介质层13的厚度T1的增加，器件耐压BVDSS呈线性增加，器件表面的第一介质层13的厚度T1降低后，虽然场板S1的电场调整作用增加而使表面电场强度降低，但第一介质层1的耐压特性降低更加明显，导致器件耐压明显降低。第一介质层13的厚度优选为1.2至2 um。
需要说明的是，图14、16、18中的X轴与图11中的X轴相同，均表示终端区的横向坐标，其Y轴表示电场强度。
如图1至9所示，基于以上实施例可以看出，本发明还提供了一种具有自偏置终端的平面MOSFET，包括衬底1和设置在衬底1上侧的外延层2，在终端区的外延层2内部两侧分别设有Pwell区域9和P区10，Pwell区域9和P区10内上侧分别设有第一N阱11和第二N阱12，在外延层2的上侧设有场氧层4和栅氧化层5，在场氧层4和栅氧化层5上侧沉积有多晶，多晶经刻蚀操作形成设置在Pwell区域9内上侧的第一多晶6、设置在场氧层4上侧的第二多晶7和设置在场氧层4与栅氧化层5上侧之间的第三多晶8，第二多晶7经杂质注入形成二极管，在第一多晶6、二极管、第三多晶8、场氧层4和栅氧化层5的上侧沉积有第一介质层13，第一介质层的厚度优选为1.2至2 um。第一介质层13上刻蚀形成有第一连接孔14，在第一连接孔14内及第一介质层13的上侧沉积有第一金属层，第一金属层经刻蚀形成源极金属15、场板S1和截止环16，场板S1的长度优选为10至30 um，场板S1位于Pwell区域9的外端上方，在源极金属15、场板S1、截止环16和第一介质层13的上侧沉积有第二介质层17，第二介质层17上刻蚀形成有第二连接孔，在第二连接孔内及第二介质层17的上侧沉积有第二金属层，第二金属层经刻蚀形成金属板S2和连接金属18，连接金属18将截止环16的内端与二极管的P端连接，金属板S2设置在场板S1的上侧，以配合形成平行板电容器结构，金属板S2的左端优选与场板S1的左端齐平设置，金属板S2的右端与二极管的N端连接，二极管起到钳位作用，二极管的反向击穿电压大于电容器的最大电压。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，其它未具体描述的部分，属于现有技术或公知常识。在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种具有自偏置终端的平面MOSFET的制备方法，其特征在于，包括：
提供衬底，在衬底上制作外延层，并在所述外延层内制作Ring区；
在所述外延层上侧生长场氧层，并对所述场氧层进行刻蚀，以形成有源区；
对所述外延层执行JFET注入和推阱操作；
在外延层的上侧生长栅氧化层；
在所述场氧层和栅氧化层上侧沉积多晶，并进行多晶刻蚀操作，以形成设置在Ring区内上侧的第一多晶、设置在场氧层上侧的第二多晶和设置在场氧层与栅氧化层上侧之间的第三多晶；
对第一多晶下侧的外延层、第二多晶和第三多晶下侧的外延层内注入P型元素，然后经推阱操作依次形成 Pwell区域、P型多晶和P区；
向第一多晶外下侧的Pwell区域、第二多晶的内半部和第三多晶的外下侧的P区内注入N型元素，以分别形成第一N阱、N型多晶和第二N阱，所述N型多晶与P型多晶配合形成二极管；
沉积第一介质层，并在所述第一介质层上刻蚀形成第一连接孔；
在所述第一连接孔内及第一介质层的上侧沉积第一金属层，所述第一金属层经刻蚀形成源极金属、场板和截止环，所述场板位于Pwell区域的外端上方；
沉积第二介质层，并在所述第二介质层上刻蚀形成第二连接孔；
在所述第二连接孔内及第二介质层的上侧沉积第二金属层，所述第二金属层经刻蚀形成金属板和将截止环的内端与二极管的P端连接的连接金属，所述金属板的一端与二极管的N端连接，且其设置在场板的上侧，以配合形成平行板电容器结构，所述二极管的反向击穿电压大于电容器的最大电压。
2.根据权利要求1所述的具有自偏置终端的平面MOSFET的制备方法，其特征在于，所述场板的长度包括10至30 um。
3.根据权利要求1所述的具有自偏置终端的平面MOSFET的制备方法，其特征在于，所述第一介质层的厚度包括1.2至2 um。
4.根据权利要求1所述的具有自偏置终端的平面MOSFET的制备方法，其特征在于，所述P型元素包括硼元素，其注入能量为40-80Kev，剂量为4E13-6E13。
5.根据权利要求1所述的具有自偏置终端的平面MOSFET的制备方法，其特征在于，所述N型元素包括磷元素，且其注入能量为40-80Kev，注入计量为6E15-10E15。
6.根据权利要求1所述的具有自偏置终端的平面MOSFET的制备方法，其特征在于，还包括：在刻蚀形成第一连接孔后，对第一连接孔下侧的区域注入硼型元素，注入剂量为3E14-7E14，注入能量为30-70KeV。
7.一种具有自偏置终端的平面MOSFET，其特征在于，包括衬底和设置在衬底上侧的外延层，在终端区的外延层内部两侧分别设有Pwell区域和P区，所述Pwell区域和P区内上侧分别设有第一N阱和第二N阱，所述外延层的上侧设有场氧层和栅氧化层，所述场氧层和栅氧化层上侧沉积有多晶，所述多晶经刻蚀操作形成设置在Pwell区域内上侧的第一多晶、设置在场氧层上侧的第二多晶和设置在场氧层与栅氧化层上侧之间的第三多晶，所述第二多晶经杂质注入形成二极管，所述第一多晶、二极管、第三多晶、场氧层和栅氧化层的上侧沉积有第一介质层，所述第一介质层上刻蚀形成有第一连接孔，在所述第一连接孔内及第一介质层的上侧沉积有第一金属层，所述第一金属层经刻蚀形成源极金属、场板和截止环，所述场板位于Pwell区域的外端上方，在所述源极金属、场板、截止环和第一介质层的上侧沉积有第二介质层，所述第二介质层上刻蚀形成有第二连接孔，所述第二连接孔内及第二介质层的上侧沉积有第二金属层，所述第二金属层经刻蚀形成金属板和将截止环的内端与二极管的P端连接的连接金属，所述金属板设置在场板的上侧，以配合形成平行板电容器结构，所述金属板的右端与二极管的N端连接，所述二极管的反向击穿电压大于电容器的最大电压。
8.根据权利要求1所述的具有自偏置终端的平面MOSFET，其特征在于，所述场板的长度包括10至30 um。
9.根据权利要求1所述的具有自偏置终端的平面MOSFET，其特征在于，所述第一介质层的厚度包括1.2至2 um。
CN202111000952.XA 2021-08-30 2021-08-30 一种具有自偏置终端的平面mosfet及其制备方法 Active CN113451138B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111000952.XA CN113451138B (zh) 2021-08-30 2021-08-30 一种具有自偏置终端的平面mosfet及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111000952.XA CN113451138B (zh) 2021-08-30 2021-08-30 一种具有自偏置终端的平面mosfet及其制备方法

Publications (2)

Publication Number Publication Date
CN113451138A true CN113451138A (zh) 2021-09-28
CN113451138B CN113451138B (zh) 2021-11-23

Family

ID=77818939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111000952.XA Active CN113451138B (zh) 2021-08-30 2021-08-30 一种具有自偏置终端的平面mosfet及其制备方法

Country Status (1)

Country Link
CN (1) CN113451138B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116959994A (zh) * 2023-09-21 2023-10-27 华南理工大学 双t结构的ldmos器件制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090492A1 (en) * 2005-10-25 2007-04-26 Lawrence Kulinsky Semiconductor device with capacitively coupled field plate
CN107958929A (zh) * 2016-10-17 2018-04-24 富士电机株式会社 半导体装置
US20190051647A1 (en) * 2017-08-09 2019-02-14 Infineon Technologies Austria Ag Semiconductor Device and a Manufacturing Method Therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090492A1 (en) * 2005-10-25 2007-04-26 Lawrence Kulinsky Semiconductor device with capacitively coupled field plate
CN107958929A (zh) * 2016-10-17 2018-04-24 富士电机株式会社 半导体装置
US20190051647A1 (en) * 2017-08-09 2019-02-14 Infineon Technologies Austria Ag Semiconductor Device and a Manufacturing Method Therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116959994A (zh) * 2023-09-21 2023-10-27 华南理工大学 双t结构的ldmos器件制备方法
CN116959994B (zh) * 2023-09-21 2023-12-29 华南理工大学 双t结构的ldmos器件制备方法

Also Published As

Publication number Publication date
CN113451138B (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
CN111048587B (zh) 沟槽栅耗尽型vdmos器件及其制造方法
CN111081759B (zh) 一种增强型碳化硅mosfet器件及其制造方法
CN113808951B (zh) 一种抗电磁干扰超结mos器件及其制造方法
WO2019228069A1 (zh) 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件
CN114023702B (zh) 一种解决电阻非线性的智能功率mos管的制造方法
CN114068331A (zh) 一种提高bv稳定性的sgt终端结构及其制备方法
CN109244123B (zh) 耗尽型mosfet器件及其制造方法
CN113451138B (zh) 一种具有自偏置终端的平面mosfet及其制备方法
CN115831759A (zh) 一种集成sbd结构的sgt mosfet及其制作方法
CN113823567A (zh) 一种优化电场特性的***栅沟槽mos及其制造方法
CN116613072B (zh) 集成电压采样功能的沟槽型mosfet及其制造方法
CN114300539A (zh) 一种辐射加固的ldmos器件结构及制备方法
US20210134989A1 (en) Semiconductor device and method of manufacturing thereof
CN113921401B (zh) 一种超结和sgt新型复合mosfet及其制造方法
CN115274455B (zh) 一种优化高温特性的沟槽器件及其制造方法
CN114899147B (zh) 一种rc-igbt器件及其制备方法
US20220209004A1 (en) Semi-SGT MOSFET Device and Method for Making the Same
CN105514040A (zh) 集成jfet的ldmos器件及工艺方法
CN115332330A (zh) 一种具有反向导通特性的igbt器件及其制备方法
CN111463282B (zh) 集成启动管和采样管的低压超结dmos结构及制备方法
CN111199970B (zh) 用于静电防护的晶体管结构及其制造方法
CN211017088U (zh) 一种集成esd的vdmos器件
CN113224135A (zh) 一种高雪崩耐量的屏蔽栅mosfet器件及其制作方法
US7291899B2 (en) Power semiconductor component
CN112909075A (zh) 一种具有电荷平衡结构的沟槽mosfet及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant