CN113363244A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113363244A
CN113363244A CN202110380641.4A CN202110380641A CN113363244A CN 113363244 A CN113363244 A CN 113363244A CN 202110380641 A CN202110380641 A CN 202110380641A CN 113363244 A CN113363244 A CN 113363244A
Authority
CN
China
Prior art keywords
interposer
die
molding material
conductive
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110380641.4A
Other languages
English (en)
Inventor
侯上勇
胡宪斌
邱绍玲
魏文信
黄炳刚
沈志达
卢思维
施应庆
邱文智
吴集锡
余振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113363244A publication Critical patent/CN113363244A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

半导体结构包括：第一中介层；第二中介层，与第一中介层横向相邻，其中，第二中介层与第一中介层间隔开；以及第一管芯，附接至第一中介层的第一侧并且附接至第二中介层的第一侧，其中，第一中介层的第一侧和第二中介层的第一侧面向第一管芯。本申请的实施例还涉及形成半导体结构的方法。

Description

半导体结构及其形成方法
技术领域
本发明总体上涉及半导体封装件以及半导体结构及其形成方法，并且在具体实施例中，涉及衬底上晶圆上芯片(CoWoS)封装件以及用于形成CoWoS封装件的方法。
背景技术
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体工业经历了快速增长。在大多数情况下，集成密度的提高来自最小部件尺寸的重复减小，这允许更多的组件可以集成至给定区域中。
随着对缩小电子器件的需求的增长，已经出现了对更小且更具创造性的半导体管芯封装技术的需求。这种封装***的实例是叠层封装(PoP)技术。在PoP器件中，顶部半导体封装件堆叠在底部半导体封装件的顶部上，以提供高水平的集成度和组件密度。另一实例是衬底上晶圆上芯片(CoWoS)结构，其中半导体芯片附接至晶圆(例如，中介层)以形成晶圆上芯片(CoW)结构。然后，CoW结构附接至衬底(例如，印刷电路板)以形成CoWoS结构。这些和其它先进的封装技术能够生产具有增强的功能和小覆盖区的半导体器件。
发明内容
本申请的一些实施例提供了一种半导体结构，包括：第一中介层；第二中介层，与所述第一中介层横向相邻，其中，所述第二中介层与所述第一中介层间隔开；以及第一管芯，附接至所述第一中介层的第一侧并且附接至所述第二中介层的第一侧，其中，所述第一中介层的第一侧和所述第二中介层的第一侧面向所述第一管芯。
本申请的另一些实施例提供了一种半导体结构，包括：再分布结构；第一中介层，位于所述再分布结构上；第二中介层，位于所述再分布结构上并且与所述第一中介层横向相邻，其中，所述第二中介层与所述第一中介层间隔开；以及第一管芯，位于所述第一中介层上方并且位于所述第二中介层上方，其中，所述第一管芯的第一管芯连接件接合至所述第一中介层的第一导电凸块，并且所述第一管芯的第二管芯连接件接合至所述第二中介层的第二导电凸块。
本申请的又一些实施例提供了一种形成半导体结构的方法，所述方法包括：将第一中介层放置为与第二中介层横向相邻；将所述第一中介层和所述第二中介层嵌入第一模制材料中；以及将第一管芯接合至所述第一中介层和所述第二中介层，其中，所述第一管芯的第一管芯连接件在所述第一中介层的第一侧处与第一导电凸块接合，并且所述第一管芯的第二管芯连接件在所述第二中介层的第一侧处与第二导电凸块接合。
附图说明
为了更全面理解本发明及其优势，现在参考以下结合附图的描述，其中：
图1至图4、图5A和图5B示出了在实施例中处于各个制造阶段的晶圆上芯片(CoW)器件的各个视图；
图6示出了在实施例中的衬底上晶圆上芯片(CoWoS)器件的截面图；
图7示出了在另一实施例中的CoWoS器件的截面图；
图8和图9示出了在实施例中处于各个制造阶段的CoW器件的截面图；
图10示出了在实施例中的CoWoS器件的截面图；
图11至图17示出了在一些实施例中的中介层的前侧部分的各个示例性截面图；
图18和图19示出了在一些实施例中的中介层的背侧部分的各个示例性截面图；并且
图20是在一些实施例中的用于形成半导体结构的方法的流程图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。
而且，为了便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。贯穿本文的描述，除非另有描述，否则不同附图中的相同参考标号指的是使用相同或类似的材料通过相同或类似的工艺形成的相同或类似的组件。
在一些实施例中，CoW器件包括附接至第一中介层和第二中介层的多个管芯。第二中介层与第一中介层间隔开，并且与第一中介层并排放置。第一中介层和第二中介层嵌入在第一模制材料中。可以沿第一中介层的背侧和沿第二中介层的背侧形成再分布结构。多个管芯中的第一管芯接合至第一中介层的前侧和第二中介层的前侧。多个管芯中的第二管芯仅接合至第二中介层的前侧。然后，CoW器件接合至衬底以形成CoWoS器件。所公开的实施例允许使用多个更小的中介层代替单个大中介层将多个管芯集成在CoW器件中。更小的中介层避免或减小中介层的翘曲。额外的益处包括：在形成CoWoS器件期间更容易将中介层与衬底接合；CoWoS结构中的应力更少；以及中介层和/或衬底裂缝或分层的风险降低。
图1至图4、图5A和图5B示出了在实施例中处于制造的各个阶段的晶圆上芯片(CoW)器件150的各个视图。贯穿本文的讨论，CoW器件也可以称为CoW封装件，并且CoWoS器件也可以称为CoWoS封装件。
现在参考图1，第一中介层100A和第二中介层100B附接至支撑件50，支撑件50可以是例如由框架支撑的带。在一些实施例中，支撑件50是载体。在随后的处理中，从最终产品中去除支撑件50。将第一中介层100A放置为与第二中介层100B横向相邻(例如，并排)，在它们之间具有间隙G。换句话说，第一中介层100A与第二中介层100B间隔开。第一中介层100A和第二中介层100B可以统称为中介层100。
在一些实施例中，每个中介层100(例如，100A或100B)包括衬底101、前侧介电层103、背侧介电层105和导电路径107(例如，衬底通孔(TSV))。在图1的实例中，每个中介层在其前侧还具有多个导电凸块109。在示出的实施例中，导电凸块109电耦接至导电路径107。导电凸块109例如可以是铜柱。
在图1的实例中，中介层100中的每个具有在其前侧围绕导电凸块109形成的模制材料117，并且中介层100通过模制材料117附接至支撑件50。模制材料117可以与中介层100中的每个连接，从而使得模制材料117的侧壁与中介层100的相应的侧壁对准。作为实例，模制材料117可以包括环氧树脂、有机聚合物、添加或不添加基于二氧化硅或玻璃的填充物质的聚合物或其它材料。
在中介层100附接至支撑件50之后，形成模制材料104以填充中介层100之间的间隙G。模制材料104可以包括与模制材料117相同的材料，因此不再重复细节。下一步，可以实施抛光工艺，诸如化学机械抛光(CMP)，以从背侧介电层105的上表面去除模制材料104的过量部分，从而使得模制材料104和背侧介电层105具有共面的上表面。在示出的实施例中，模制材料104和模制材料117由相同的材料形成，因此，在随后的附图中示出为模制材料117的连续体积。
在示出的实施例中，中介层100中的每个的衬底101是硅衬底，但是也可以使用其它合适的衬底，诸如玻璃、陶瓷等。导电路径107可以是TSV或任何其它合适的导电路径。在下文的讨论中，在理解可以使用任何合适的导电路径的情况下，导电路径107可以称为TSV或TSV导体。在导电路径107是TSV的实施例中，可以通过首先部分穿过衬底101形成TSV导体107，然后减薄衬底101以暴露TSV 107来形成TSV 107。在其它实施例中，TSV 107在最初形成时延伸穿过衬底101，并且不需要减薄衬底101。TSV导体107可以通过将合适的光刻胶施加至衬底101并且显影，并且然后蚀刻衬底101以生成TSV开口(如下所讨论，稍后填充)形成。
一旦形成用于TSV导体107的开口，则可以用例如衬垫(图1中未单独示出)、阻挡层(在图1中也未单独示出)和导电材料填充用于TSV导体107的开口。在实施例中，衬垫可以是介电材料，诸如氮化硅、氧化硅、介电聚合物、这些的组合等，通过诸如化学汽相沉积、氧化、物理汽相沉积、原子层沉积等的工艺形成。
阻挡层可以包括导电材料，诸如氮化钛，但是可以可选地利用其它材料，诸如氮化钽、钛、钽等。阻挡层可以使用CVD工艺形成，诸如等离子体增强CVD(PECVD)。然而，可以可选地使用其它可选工艺，诸如溅射或金属有机化学汽相沉积(MOCVD)、原子层沉积(ALD)。可以形成阻挡层，以便与用于TSV导体107的开口的下面的形状吻合。
导电材料可以包括铜，但是可以可选地利用其它合适的材料，诸如铝、钨、合金、掺杂的多晶硅、它们的组合等。导电材料可以通过沉积晶种层并且然后在晶种层上电镀铜，填充和过填充用于TSV导体107的开口形成。一旦填充用于TSV导体107的开口，则可以通过诸如化学机械抛光(CMP)的研磨工艺去除用于TSV导体107的开口之外的过量的阻挡层和过量的导电材料，但是可以使用任何合适的去除工艺。
前侧介电层103和背侧介电层105中的每个包括合适的介电材料，诸如氧化硅、氮化硅、低k电介质(诸如碳掺杂的氧化物)、极低k电介质(诸如多孔碳掺杂的二氧化硅)、它们的组合等。在一些实施例中，用于前侧介电层103(或背侧介电层105)的介电材料包括聚合物材料，诸如低温聚酰亚胺(PI)、聚苯并恶唑(PBO)、它们的组合等。可以使用任何合适的形成方法，诸如化学汽相沉积(CVD)、物理汽相沉积(PVD)，以形成前侧介电层103或背侧介电层105。应该指出，用于前侧介电层103和背侧介电层105的材料是独立选择的，因此，可以相同或可以不同。在示出的实施例中，前侧介电层103和背侧介电层105与衬底101连接，从而使得前侧介电层103的侧壁(和背侧介电层105的侧壁)与衬底101的相应侧壁对准。
在图1的实例中，第一中介层100A和第二中介层100B具有相同的高度T，在前侧介电层103的外表面和背侧介电层105的外表面之间测量。此外，导电凸块109也可以具有相同的高度。
下一步，在图2中，在第一中介层100A的背侧介电层105和第二中介层100B的背侧介电层105上形成再分布结构110。再分布结构110电耦接至第一中介层100A的TSV 107和第二中介层100B的TSV 107。在图2中，再分布结构110从第一中介层100A连续延伸至第二中介层100B，并且再分布结构110的侧壁与中介层100A/100B的相应侧壁对准。在再分布结构110上方形成电耦接至再分布结构110的导电连接件115(例如，可控塌陷芯片连接凸块(C4凸块)、铜柱等)。焊料区域116可以可选地在导电连接件115上或形成为导电连接件115的一部分。
图2中的再分布结构110包括导电部件，诸如形成在介电层111中的导线113。在一些实施例中，再分布结构110包括一层或多层导线113和形成在一个或多个介电层111中的通孔(图2中未示出)。在一些实施例中，一个或多个介电层111由聚合物形成，诸如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等。在其它实施例中，介电层111由氮化物，诸如氮化硅；氧化物，诸如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)等；等形成。一个或多个介电层111可以通过任何可接受的沉积工艺形成，诸如旋涂、化学汽相沉积(CVD)、层压等或它们的组合。
在一些实施例中，再分布结构110的导电部件由合适的导电材料形成，诸如铜、钛、钨、铝等。导电部件可以通过例如在介电层111中形成开口以暴露下面的导电部件(例如，TSV 107)，在介电层111上方和开口中形成晶种层，在晶种层上方形成具有设计图案的图案化的光刻胶，在设计图案中和晶种层上方镀(例如，电镀或化学镀)导电材料，以及去除光刻胶和晶种层上未形成导电材料的部分形成。在图2的实例中，再分布结构110的导线113A从第一中介层100A连续延伸至第二中介层100B。
图2中的再分布结构110从第一中介层100A连续延伸至第二中介层100B。在其它实施例中，沿第一中介层100A的背侧和第二中介层100B的背侧分别形成第一再分布结构和第二再分布结构(与第一再分布结构间隔开(例如，分隔开))。第一再分布结构与第一中介层100A的衬底101共末端，并且第二再分布结构与第二中介层100B的衬底101共末端。在一些实施例中，不形成再分布结构110，并且在背侧介电层105上形成电耦接至TSV 107的导电连接件115。
下一步，在图3中，图2中的结构(例如，具有再分布结构110的中介层100)从支撑件50释放，翻转并且附接至支撑件52。支撑件52可以与支撑件50相同或类似。可以实施诸如CMP的平坦化工艺以使模制材料117凹进，从而使得导电凸块109在模制材料117的上表面处暴露。
下一步，在图4中，在模制材料117上方形成介电层119，诸如聚合物层(例如，聚酰亚胺层)。可以使用与前侧介电层103相同或类似的形成工艺形成介电层119，因此不再重复细节。下一步，使用诸如光刻和图案化的合适方法在介电层119中形成开口，并且在开口中形成电耦接至相应的导电凸块109的诸如微凸块或铜凸块的导电凸块121。导电凸块121或导电凸块121和相应的下面的导电凸块109的组合，可以称为相应的中介层100(例如，100A或100B)的导电凸块。可以在导电凸块121上方可选地形成焊料区域123。
下一步，在图5A中，管芯131(例如，131A或131B)和133接合至导电凸块121。管芯131/133中的每个(也称为半导体管芯、集成电路(IC)管芯)包括衬底、形成在衬底中/上的电子组件(例如，晶体管、电阻器、电容器或电感器)和连接电子组件以形成功能电路的互连结构。此外，管芯131/133中的每个具有管芯连接件132，管芯连接件132电耦接至管芯的功能电路并且提供管芯和外部组件(例如，另一管芯或印刷电路板)之间的电连接。
在一些实施例中，管芯131和管芯133是相同类型的管芯。在其它实施例中，管芯131和管芯133是不同类型的管芯。例如，管芯131可以是逻辑管芯，并且管芯133可以是存储器管芯，诸如高带宽存储器(HBM)管芯。
如图5A所示，管芯131A与第一中介层100A和第二中介层100B两者重叠。换句话说，管芯131A的第一部分设置在第一中介层100A的横向范围内，并且管芯131A的第二部分设置在第二中介层100B的横向范围内。因此，管芯131A的管芯连接件132中的一些接合至第一中介层100A的导电凸块121，并且管芯131A的管芯连接件132中的一些接合至第二中介层100B的导电凸块121。图5A也示出了设置在第二中介层100B的横向范围内的管芯131B，管芯131B的所有管芯连接件132接合至第二中介层100B的导电凸块121。此外，管芯133接合至相应的导电凸块121，并且设置在相应的中介层100(例如，100A或100B)的横向范围内。
在一些实施例中，管芯131/133通过回流工艺接合至中介层100，从而使得管芯连接件132的顶部上的焊料区域134熔化并且与中介层100的相应焊料区域123结合，以在管芯连接件132和导电凸块121之间形成焊点。在其它实施例中，管芯131/133通过直接接合工艺接合至中介层100。例如，在示例性直接接合工艺中，在管芯连接件132上或在导电凸块121上没有形成焊料区域，并且导电凸块121(例如，铜柱)通过例如在直接接合工艺中通过热和/或压力的铜扩散直接与管芯连接件132(例如，铜柱)接合。
在接合管芯131/133之后，在介电层119和管芯131/133之间形成底部填充材料125。底部填充材料125也可以填充或部分填充相邻管芯131/133之间的间隙。底部填充材料125的示例性材料包括但不限于聚合物和其它合适的非导电材料。可以使用例如针头或喷射分配器将底部填充材料125分配在介电层119和管芯131/133之间的间隙中。可以实施固化工艺以固化底部填充材料125。底部填充材料125形成围绕管芯131/133的边缘(例如，侧壁)的圆角，如图5A所示。在示出的实施例中，应该指出，由于重力，底部填充材料125的宽度(沿图5A中的水平方向测量)随着底部填充材料125从管芯131/133的下表面朝着中介层100A/100B延伸而增大。
在形成底部填充材料125之后，围绕管芯131/133形成模制材料129，从而使得管芯131/133嵌入在模制材料129中。模制材料129的材料和形成方法可以与模制材料117的材料和形成方法相同或类似，因此不再重复细节。在图5A的实例中，模制材料129的侧壁与中介层100的相应侧壁对准，并且与模制材料117的相应侧壁对准。图5A中示出的结构(不包括支撑件52)称为晶圆上芯片(CoW)结构，并且形成的器件称为CoW器件150。
图5B示出了CoW器件150的顶视图。图5A对应于沿图5B中的截面A-A的截面图。在图5B中，示出了模制材料129的边界(例如，侧壁)。模制材料129的边界与第一中介层100A的相应侧壁和第二中介层100B的相应侧壁重叠(见图4)。图5B中的虚线145示出了中介层100A和100B之间的间隙G的位置。因此，模制材料129的边界内的区域(例如，在虚线145的左侧上)表示第一中介层100A的位置，并且虚线145的右侧上的区域表示第二中介层100B的位置。
在图5B的实例中，多个管芯(例如，131A、131B、131C)设置在由中介层100(例如，100A和100B)限定的接合边界内。管芯131A的第一部分设置在第一中介层100A的边界内(例如，虚线145的左侧)，并且管芯131A的第二部分设置在第二中介层100B的边界内(例如，虚线145的右侧)。管芯131B完全设置在第二中介层100B的边界内。图5B还示出了管芯131C，其不在截面A-A中，因此未在图5A中示出。
图6示出了在实施例中的衬底上晶圆上芯片(CoWoS)器件200的截面图。通过将图5A中的CoW器件150附接(例如，接合)至衬底135形成CoWoS器件200。在一些实施例中，衬底135是多层电路板。例如，衬底135可以包括由双马来酰亚胺三嗪(BT)树脂、FR-4(由玻璃纤维编织布与阻燃的环氧树脂粘合剂组成的复合材料)、陶瓷、玻璃、塑料、带、膜或其它支撑材料形成的一个或多个介电层146。衬底135可以包括形成在衬底135中/上的导电部件(例如，导线141和通孔143)。如图6所示，衬底135具有形成在衬底135的上表面上和衬底135的下表面上的导电焊盘137，导电焊盘137电耦接至衬底135的导电部件。衬底135也可以在其下表面处具有外部连接件139(例如，焊球、铜柱、顶部上具有焊料的铜柱)，用于电连接至另一电子组件。
CoW器件150接合至衬底135。例如，可以实施回流工艺以将CoW器件150电和机械耦接至衬底135。在一些实施例中，焊料区域116将CoW器件150与衬底135接合。
下一步，在CoW器件150和衬底135之间形成底部填充材料142。底部填充材料142可以与底部填充材料125相同或类似，并且可以通过相同或类似的形成方法形成，因此不再重复细节。底部填充材料142可以形成围绕CoW器件150的边缘(例如，侧壁)的圆角。应该指出，在图7中，由于重力，底部填充材料142的宽度(沿图7的水平方向测量)随着底部填充材料142朝着衬底135的延伸而增大。换句话说，底部填充材料142的宽度和底部填充材料125的宽度沿相同的方向(例如，从CoW器件150朝着衬底135)增大。
随着越来越多的管芯(例如，131、133)集成至CoWoS结构中以提供具有增强的功能和/或更多存储容量(例如，存储器容量)的半导体器件，可能需要增大中介层的尺寸和衬底的尺寸以容纳管芯。在没有当前公开的中介层设计(例如，除了别的以外还有CoW器件中的两个分隔的中介层100A/100B)的情况下，所有管芯131/133接合至单个中介层，并且单个中介层的尺寸可能会变得太大。因此，可能难以保持单个中介层平坦(例如，具有平坦的上表面和/或平坦的下表面)。由于其大尺寸，可能发生单个中介层的翘曲，这可能使得难以将CoW器件接合至衬底135。中介层的翘曲还会在焊料区域116中引起应力，应力可以在焊料区域116中引起故障，并且可能导致中介层和/或衬底135的裂缝或分层。
相反，在具有当前公开的CoWoS结构的情况下，管芯中的一些接合至第一中介层100A，并且管芯中的一些接合至第二中介层100B。因此，中介层100A/100B中的每个仍具有小尺寸以避免或减小翘曲。额外的好处包括：与衬底135的接合更容易、CoWoS结构中的应力更小、以及中介层和/或衬底裂缝或分层的风险降低。此外，虽然中介层100A和100B可以设计为容纳本文公开的CoW结构，但是对于公开的CoW结构，不需要改变管芯131/133的设计。换句话说，可以在管芯131/133没有任何设计损失的情况下实现上面描述的优势。
图7示出了在另一实施例中的CoWoS器件200A的截面图。CoWoS器件200A类似于图6的CoWoS器件200，但是中介层100的宽度(例如100A、100B)减小了，从而使得模制材料117围绕中介层100。换句话说，中介层100的外侧壁101OS由模制材料117覆盖。
图8和图9示出了在实施例中的CoW器件300在各个制造阶段的截面图。在图8中，管芯131(例如，131A、131B)和管芯133通过例如粘合层163附接至载体161。载体161可以由诸如硅、聚合物、聚合物复合材料、金属箔、陶瓷、玻璃、环氧玻璃、氧化铍、带的材料或其它用于结构支撑件的材料制成。在一些实施例中，粘合层163沉积或层压在载体161上方。粘合层163可以是光敏的，并且可以在随后的载体剥离工艺中通过将例如紫外(UV)光照射在载体161上容易地从载体161剥离。例如，粘合层163可以是光热转换(LTHC)涂层。
下一步，在围绕管芯131/133的载体161上方形成模制材料129。在形成模制材料129之后，可以实施诸如CMP的平坦化工艺以暴露管芯连接件132的上表面。在一些实施例中，在管芯连接件132上方形成导电凸块121，诸如微凸块。虽然未示出，但是可以在形成导电凸块121之前在模制材料129上方形成介电层，诸如聚合物层，在这种情况下，导电凸块121延伸穿过介电层以电耦接至管芯连接件132。
下一步，将第一中介层100A和第二中介层100B接合至管芯131/133。在图8的实例中，管芯131B的管芯连接件132中的一些接合至第一中介层100A，并且管芯131B的其它管芯连接件132接合至第二中介层100B。相反，管芯131A(或管芯133)的所有管芯连接件接合至相同的中介层。与图1中的中介层100(例如，100A、100B)相比，图8中的中介层100不具有背侧介电层105。当然，这仅是非限制性实例。其它中介层，诸如图1中的中介层100，也可以用于形成图8中的结构。
下一步，在中介层100(例如，100A和100B)和模制材料129的上表面之间形成底部填充材料125。底部填充材料125可以填充或部分填充中介层100之间的间隙。在示出的实施例中，由于重力，沿图8中的水平方向测量的底部填充材料125的宽度随着底部填充材料125从中介层100的下表面朝着模制材料129延伸而增大。
下一步，在图9中，在围绕中介层100并且围绕底部填充材料125的模制材料129上方形成模制材料117。可以实施诸如CMP的平坦化工艺，以在模制材料117和中介层100的背侧之间实现平坦的上表面。
下一步，在模制材料117上方形成电耦接至中介层100的再分布结构110(其包括介电层111和导电部件113)。下一步，在再分布结构110上方形成电耦接至再分布结构110的导电连接件115以及可选地焊料区域116。下一步，实施载体剥离工艺以去除载体161和粘合层163，并且在载体剥离之后，图9中的结构示出了CoW器件300。
图10示出了在实施例中的CoWoS器件400的截面图。CoWoS器件400通过例如通过回流工艺将图9中的CoW器件300的导电连接件115接合至衬底135的导电焊盘137形成。上面已经描述了衬底135，因此这里不再重复细节。
在CoW器件300接合至衬底135之后，在衬底135上并且围绕CoW器件300的边缘形成底部填充材料142。在图10的实例中，由于重力，底部填充材料142的宽度(沿图10中的水平方向测量)随着底部填充材料142朝着衬底135延伸而增大。应该指出，底部填充材料125的宽度随着其朝着衬底135延伸而减小。换句话说，底部填充材料142的宽度沿第一方向(例如，朝着衬底135向下)增大，并且底部填充材料125的宽度沿相反的第二方向(例如，远离衬底135向上)增大。
图11至图17示出了在一些实施例中的中介层的前侧部分(例如，在前侧处的部分)的各个实施例的截面图。具体地，图11至图17示出了中介层的前侧处的用于导电凸块的不同实施例的结构。图11至图17中示出的各个实施例的导电凸块结构可以用作如本领域技术人员容易理解的CoW器件150或300中的导电凸块结构。
参考图11，图11中的导电凸块结构类似于图4中的结构，但是具有形成在介电层119(例如，聚酰亚胺层)中并且电耦接至导电凸块109的导线124(例如，用作再分布线的铜线)。换句话说，介电层119和导线124在中介层的前侧处形成再分布结构。此外，在导线124上方形成电耦接至导线124的微凸块121。在微凸块121上方可选地形成焊料区域123。
图12至图14示出了具有形成在前侧介电层103的上表面处并且电耦接至TSV 107的铝焊盘151(代替导电凸块109)的三个实施例的导电凸块结构。在图12中，在前侧介电层103上形成钝化层153(例如，聚合物层)，并且在钝化层153上方形成延伸穿过钝化层153以电耦接至铝焊盘151的微凸块121。
在图13中，在前侧介电层103上形成钝化层153(例如，聚合物层)，并且在钝化层153上方形成延伸穿过钝化层153以电耦接至铝焊盘151的金凸块155。
在图14中，在前侧介电层103上形成钝化层153(例如，聚合物层)，并且在钝化层153上方形成延伸穿过钝化层153以电耦接至铝焊盘151的铜柱157。然后在铜柱157的暴露表面上方形成化学镀镍化学镀钯浸金(ENEPIG)层159。
图15至图17示出了具有形成在模制材料117中并且电耦接至TSV 107的铜柱109的三个实施例的导电凸块结构，类似于图6和图7。在图15中，在模制材料117上方并且在铜柱109上形成微凸块121。应该指出，这里不形成图6中的介电层119，因此，微凸块121的侧壁完全暴露。可以在微凸块121上形成焊料区域123。在图16中，在模制材料117上方并且在铜柱109上形成金凸块155。在图17中，在模制材料117上方并且在铜柱109上形成铜柱157。然后，在铜柱157的侧壁和上表面上方形成ENEPIG层159。
图18和图19示出了在一些实施例中的中介层的背侧部分(例如，在背侧处的部分)的各个实施例的截面图。具体地，图18和图19示出了中介层的背侧处用于导电凸块的不同实施例结构。图18和图19中示出的各个实施例的导电凸块结构可以用作如本领域技术人员容易理解的CoW器件150或300中的背侧导电凸块结构。应该指出，在图18和图19中，在中介层100的背侧不形成再分布结构110。
在图18中，在中介层100(例如，100A或100B)的背侧介电层105(例如，氮化硅层)上形成钝化层118，诸如PBO层。下一步，在钝化层118上形成延伸穿过钝化层118以电耦接至TSV 107的C4凸块115。可以在C4凸块115上形成焊料区域116。
在图19中，中介层100的背侧介电层105是聚合物层(例如，聚酰亚胺层)。直接在背侧介电层105上形成延伸穿过背侧介电层105以电耦接至TSV 107的C4凸块。可以在C4凸块115上形成焊料区域116。
对所公开的实施例的变化和修改是可能的，并且完全旨在包括在本发明的范围内。例如，虽然两个分隔开的中介层用作实例以形成CoW器件，但是本文公开的原理可以应用于使用多于两个分隔开的中介层以形成CoW器件和CoWoS器件的实施例。此外，本文公开的各个前侧凸块结构和背侧凸块结构可以以任何合适的方式组合以形成CoW器件和CoWoS器件。
图20示出了根据一些实施例的制造半导体结构的方法1000的流程图。应该理解，图20所示的实施例方法仅仅是许多可能的实施例方法的实例。本领域普通技术人员将认识到许多变化、可选和修改。例如，可以添加、去除、替换、再布置和重复如图20中示出的各个步骤。
参考图20，在步骤1010中，将第一中介层放置为与第二中介层横向相邻。在步骤1020中，第一中介层和第二中介层嵌入第一模制材料中。在步骤1030中，第一管芯接合至第一中介层和第二中介层，其中，第一管芯的第一管芯连接件在第一中介层的第一侧处与第一导电凸块接合，并且第一管芯的第二管芯连接件在第二中介层的第一侧处与第二导电凸块接合。
本发明的优势包括：减小中介层100A和100B中的翘曲，由于中介层中的每个尺寸减小。额外的优势包括：中介层和衬底之间的接合点处的应力更小，并且降低裂缝或分层的风险。提高器件的可靠性，并且提高半导体处理的良率。这些优势可以在不重新设计附接至中介层的管芯的情况下实现。
根据实施例，半导体结构包括：第一中介层；第二中介层，与第一中介层横向相邻，其中，第二中介层与第一中介层间隔开；以及第一管芯，附接至第一中介层的第一侧并且附接至第二中介层的第一侧，其中，第一中介层的第一侧和第二中介层的第一侧面向第一管芯。在实施例中，第一管芯的第一部分设置在第一中介层的横向范围内，并且第一管芯的第二部分设置在第二中介层的横向范围内。在实施例中，半导体结构还包括：第二管芯，附接至第二中介层的第一侧，其中，第二管芯设置在第二中介层的横向范围内。在实施例中，半导体结构还包括：再分布结构，位于第一中介层的与第一中介层的第一侧相对的第二侧处，其中，再分布结构从第一中介层连续延伸至第二中介层。在实施例中，第一管芯的第一部分具有第一管芯连接件，并且第一管芯的第二部分具有第二管芯连接件，其中，第一管芯连接件在第一中介层的第一侧处接合至第一导电凸块，并且第二管芯连接件在第二中介层的第一侧处接合至第二导电凸块。在实施例中，半导体结构还包括：第一模制材料，其中，第一中介层和第二中介层嵌入在第一模制材料中，其中，第一模制材料沿第一中介层的第一侧并且沿第二中介层的第一侧延伸，其中，第一模制材料填充第一中介层和第二中介层之间的间隙；底部填充材料，位于第一模制材料和第一管芯之间；以及第二模制材料，围绕第一管芯并且围绕底部填充材料。在实施例中，第一模制材料覆盖第一中介层的远离第二中介层的第一侧壁，并且第一模制材料覆盖第二中介层的远离第一中介层的第二侧壁。在实施例中，第一模制材料覆盖第一中介层的面向第二中介层的第一侧壁并且暴露第一中介层的远离第二中介层的第二侧壁，其中，第一模制材料覆盖第二中介层的面向第一中介层的第三侧壁并且暴露第二中介层的远离第一中介层的第四侧壁。在实施例中，半导体结构还包括：第一模制材料，围绕第一中介层并且围绕第二中介层；底部填充材料，位于第一中介层和第一管芯之间并且位于第二中介层和第一管芯之间，其中，第一模制材料围绕底部填充材料，其中，第一模制材料和底部填充材料具有共面的表面；以及第二模制材料，围绕第一管芯，其中，第二模制材料接触共面的表面。在实施例中，底部填充材料的宽度随着底部填充材料从共面的表面朝着第一中介层延伸而减小。在实施例中，半导体结构还包括：衬底，附接至第一中介层的第二侧和第二中介层的第二侧。
根据实施例，半导体结构包括：再分布结构；第一中介层，位于再分布结构上；第二中介层，位于再分布结构上并且与第一中介层横向相邻，其中，第二中介层与第一中介层间隔开；以及第一管芯，位于第一中介层上方并且位于第二中介层上方，其中，第一管芯的第一管芯连接件接合至第一中介层的第一导电凸块，并且第一管芯的第二管芯连接件接合至第二中介层的第二导电凸块。在实施例中，再分布结构从第一中介层连续延伸至第二中介层。在实施例中，再分布结构延伸超过第一中介层的横向范围并且超过第二中介层的横向范围。在实施例中，再分布结构的第一侧壁与第一中介层的第一侧壁对准，并且再分布结构的第二侧壁与第二中介层的第二侧壁对准。在实施例中，半导体结构还包括：底部填充材料，位于第一中介层和第一管芯之间并且位于第二中介层和第一管芯之间；第一模制材料，位于再分布结构上，其中，第一模制材料围绕第一中介层、第二中介层和底部填充材料；以及第二模制材料，位于第一模制材料上并且位于底部填充材料上，其中，第二模制材料围绕第一管芯，其中，底部填充材料具有在与第一中介层的第一界面处测量的第一宽度，并且具有在与第二模制材料的第二界面处测量的第二宽度，其中，第一宽度小于第二宽度。
根据实施例，形成半导体结构的方法包括：将第一中介层放置为与第二中介层横向相邻；将第一中介层和第二中介层嵌入第一模制材料中；以及将第一管芯接合至第一中介层和第二中介层，其中，第一管芯的第一管芯连接件在第一中介层的第一侧处与第一导电凸块接合，并且第一管芯的第二管芯连接件在第二中介层的第一侧处与第二导电凸块接合。在实施例中，方法还包括：在嵌入第一中介层和第二中介层之前，沿第一中介层的第二侧并且沿第二中介层的第二侧形成再分布结构。在实施例中，方法还包括：将第二管芯接合至第二中介层，其中，在接合第二管芯之后，第二管芯设置在第二中介层的横向范围内。在实施例中，方法还包括：在接合第一管芯之后，将衬底接合至第一中介层的第二侧和第二中介层的第二侧。
尽管已经参考说明性实施例描述了本发明，但是该描述并非旨在以限制性的意义来解释。参考说明书，说明性实施例以及本发明的其他实施例的各种修改和组合对于本领域技术人员将是显而易见的。因此，意图是所附权利要求涵盖任何这样的修改或实施例。

Claims (10)

1.一种半导体结构，包括：
第一中介层；
第二中介层，与所述第一中介层横向相邻，其中，所述第二中介层与所述第一中介层间隔开；以及
第一管芯，附接至所述第一中介层的第一侧并且附接至所述第二中介层的第一侧，其中，所述第一中介层的第一侧和所述第二中介层的第一侧面向所述第一管芯。
2.根据权利要求1所述的半导体结构，其中，所述第一管芯的第一部分设置在所述第一中介层的横向范围内，并且所述第一管芯的第二部分设置在所述第二中介层的横向范围内。
3.根据权利要求2所述的半导体结构，还包括：第二管芯，附接至所述第二中介层的第一侧，其中，所述第二管芯设置在所述第二中介层的横向范围内。
4.根据权利要求1所述的半导体结构，还包括：再分布结构，位于所述第一中介层的与所述第一中介层的第一侧相对的第二侧处，其中，所述再分布结构从所述第一中介层连续延伸至所述第二中介层。
5.根据权利要求1所述的半导体结构，其中，所述第一管芯的第一部分具有第一管芯连接件，并且所述第一管芯的第二部分具有第二管芯连接件，其中，所述第一管芯连接件在所述第一中介层的第一侧处接合至第一导电凸块，并且所述第二管芯连接件在所述第二中介层的第一侧处接合至第二导电凸块。
6.根据权利要求1所述的半导体结构，还包括：
第一模制材料，其中，所述第一中介层和所述第二中介层嵌入在所述第一模制材料中，其中，所述第一模制材料沿所述第一中介层的第一侧并且沿所述第二中介层的第一侧延伸，其中，所述第一模制材料填充所述第一中介层和所述第二中介层之间的间隙；
底部填充材料，位于所述第一模制材料和所述第一管芯之间；以及
第二模制材料，围绕所述第一管芯并且围绕所述底部填充材料。
7.根据权利要求6所述的半导体结构，其中，所述第一模制材料覆盖所述第一中介层的远离所述第二中介层的第一侧壁，并且所述第一模制材料覆盖所述第二中介层的远离所述第一中介层的第二侧壁。
8.根据权利要求6所述的半导体结构，其中，所述第一模制材料覆盖所述第一中介层的面向所述第二中介层的第一侧壁并且暴露所述第一中介层的远离所述第二中介层的第二侧壁，其中，所述第一模制材料覆盖所述第二中介层的面向所述第一中介层的第三侧壁并且暴露所述第二中介层的远离所述第一中介层的第四侧壁。
9.一种半导体结构，包括：
再分布结构；
第一中介层，位于所述再分布结构上；
第二中介层，位于所述再分布结构上并且与所述第一中介层横向相邻，其中，所述第二中介层与所述第一中介层间隔开；以及
第一管芯，位于所述第一中介层上方并且位于所述第二中介层上方，其中，所述第一管芯的第一管芯连接件接合至所述第一中介层的第一导电凸块，并且所述第一管芯的第二管芯连接件接合至所述第二中介层的第二导电凸块。
10.一种形成半导体结构的方法，所述方法包括：
将第一中介层放置为与第二中介层横向相邻；
将所述第一中介层和所述第二中介层嵌入第一模制材料中；以及
将第一管芯接合至所述第一中介层和所述第二中介层，其中，所述第一管芯的第一管芯连接件在所述第一中介层的第一侧处与第一导电凸块接合，并且所述第一管芯的第二管芯连接件在所述第二中介层的第一侧处与第二导电凸块接合。
CN202110380641.4A 2020-05-22 2021-04-09 半导体结构及其形成方法 Pending CN113363244A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/881,211 US11728254B2 (en) 2020-05-22 2020-05-22 Giga interposer integration through chip-on-wafer-on-substrate
US16/881,211 2020-05-22

Publications (1)

Publication Number Publication Date
CN113363244A true CN113363244A (zh) 2021-09-07

Family

ID=77525078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110380641.4A Pending CN113363244A (zh) 2020-05-22 2021-04-09 半导体结构及其形成方法

Country Status (5)

Country Link
US (3) US11728254B2 (zh)
KR (1) KR102503926B1 (zh)
CN (1) CN113363244A (zh)
DE (1) DE102020115150B4 (zh)
TW (1) TWI770609B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11664350B2 (en) * 2020-05-20 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US11862545B2 (en) * 2020-07-28 2024-01-02 Dyi-chung Hu Integrated substrate structure, electronic assembly, and manufacturing method thereof
CN114899185B (zh) * 2022-07-12 2022-12-02 之江实验室 一种适用于晶圆级异质异构芯粒的集成结构和集成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851615A (zh) * 2015-08-21 2018-03-27 苹果公司 独立3d堆叠
CN108346635A (zh) * 2017-01-13 2018-07-31 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN110034026A (zh) * 2017-11-30 2019-07-19 台湾积体电路制造股份有限公司 封装件结构和方法
US20190341368A1 (en) * 2018-05-01 2019-11-07 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9786623B2 (en) * 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
KR101696065B1 (ko) * 2015-03-27 2017-01-13 앰코 테크놀로지 코리아 주식회사 멀티 칩 적층형 반도체 패키지 및 이의 제조 방법
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9768145B2 (en) 2015-08-31 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multi-die package structures including redistribution layers
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
WO2019132965A1 (en) 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies
US10700051B2 (en) 2018-06-04 2020-06-30 Intel Corporation Multi-chip packaging
KR102560697B1 (ko) 2018-07-31 2023-07-27 삼성전자주식회사 인터포저를 가지는 반도체 패키지
US20200098692A1 (en) 2018-09-26 2020-03-26 Intel Corporation Microelectronic assemblies having non-rectilinear arrangements
KR102618460B1 (ko) * 2019-03-26 2023-12-29 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US11735533B2 (en) * 2019-06-11 2023-08-22 Intel Corporation Heterogeneous nested interposer package for IC chips
US11462418B2 (en) * 2020-01-17 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851615A (zh) * 2015-08-21 2018-03-27 苹果公司 独立3d堆叠
CN108346635A (zh) * 2017-01-13 2018-07-31 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN110034026A (zh) * 2017-11-30 2019-07-19 台湾积体电路制造股份有限公司 封装件结构和方法
US20190341368A1 (en) * 2018-05-01 2019-11-07 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same

Also Published As

Publication number Publication date
TW202145491A (zh) 2021-12-01
DE102020115150B4 (de) 2022-07-14
US20220359355A1 (en) 2022-11-10
US20210366814A1 (en) 2021-11-25
DE102020115150A1 (de) 2021-11-25
KR20210145063A (ko) 2021-12-01
TWI770609B (zh) 2022-07-11
KR102503926B1 (ko) 2023-02-27
US11728254B2 (en) 2023-08-15
US20240222242A1 (en) 2024-07-04
US11967546B2 (en) 2024-04-23

Similar Documents

Publication Publication Date Title
US11373969B2 (en) Semiconductor package and method of forming the same
US11342309B2 (en) Semiconductor packages and methods of forming same
US11456257B2 (en) Semiconductor package with dual sides of metal routing
US10157852B2 (en) Multi-stacked package-on-package structures
CN107808870B (zh) 半导体封装件中的再分布层及其形成方法
US11728249B2 (en) Semiconductor package and method
CN109786260B (zh) 多芯片集成扇出封装件
TW201923984A (zh) 半導體封裝及其形成方法
KR102585621B1 (ko) 집적 회로 패키지 및 방법
TW201824486A (zh) 封裝結構
US11967546B2 (en) Giga interposer integration through Chip-On-Wafer-On-Substrate
US11217552B2 (en) Multi-chip integrated fan-out package
CN113140516A (zh) 封装件及其形成方法
CN116247030A (zh) 器件封装件及其方法
US20230335536A1 (en) Semiconductor Packages and Methods of Forming the Same
US20230335471A1 (en) Semiconductor packages
US20240063083A1 (en) Redistribution Structure with Warpage Tuning Layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination