DE102020115150B4 - Giga-interposer-integration durch chip-on-wafer-on-substrat und verfahren zur bildung von chip-on-wafer-on-substrate-paketen - Google Patents

Giga-interposer-integration durch chip-on-wafer-on-substrat und verfahren zur bildung von chip-on-wafer-on-substrate-paketen Download PDF

Info

Publication number
DE102020115150B4
DE102020115150B4 DE102020115150.0A DE102020115150A DE102020115150B4 DE 102020115150 B4 DE102020115150 B4 DE 102020115150B4 DE 102020115150 A DE102020115150 A DE 102020115150A DE 102020115150 B4 DE102020115150 B4 DE 102020115150B4
Authority
DE
Germany
Prior art keywords
interposer
die
molding material
conductive
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020115150.0A
Other languages
English (en)
Other versions
DE102020115150A1 (de
Inventor
Shang-Yun Hou
Hsien-Pin Hu
Sao-Ling Chiu
Wen-Hsin Wei
Ping-Kang Huang
Chih-Ta SHEN
Szu-Wei Lu
Ying-Ching Shih
Wen-Chih Chiou
Chi-Hsi Wu
Chen-Hua Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020115150A1 publication Critical patent/DE102020115150A1/de
Application granted granted Critical
Publication of DE102020115150B4 publication Critical patent/DE102020115150B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Halbleiterstruktur (150) umfassend:einen ersten Interposer (100A);einen zweiten Interposer (100B) seitlich neben dem ersten Interposer (100A), wobei der zweite Interposer (100B) von dem ersten Interposer (100A) beabstandet ist; undeinen ersten Die (131A), der an einer ersten Seite des ersten Interposers (100A) angebracht ist und an einer ersten Seite des zweiten Interposers (100B) angebracht ist, wobei die erste Seite des ersten Interposers (100A) und die erste Seite des zweiten Interposers (100B) dem ersten Die (131A) zugewandt sind, undein erstes Formmaterial (117), wobei der erste Interposer (100A) und der zweite Interposer (100B) in dem ersten Formmaterial (117) eingebettet sind, wobei sich das erste Formmaterial (117) entlang der ersten Seite des ersten Interposers (100A) und entlang der ersten Seite des zweiten Interposers (100B) erstreckt, wobei das erste Formmaterial (117) einen Spalt (G) zwischen dem ersten Interposer (100A) und dem zweiten Interposer (100B) füllt;ein Unterfüllmaterial (125) zwischen dem ersten Formmaterial (117) und dem ersten Die (131A); undein zweites Formmaterial (129) um den ersten Die (100A) und um das Unterfüllmaterial (125) herum.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich allgemein auf Halbleiter-Packages und, in bestimmten Ausführungsformen, auf Chip-on-Wafer-on-Substrate- (CoWoS) Packages und Verfahren zur Bildung von CoWoS-Paketen.
  • HINTERGRUND
  • Die Halbleiterindustrie hat aufgrund fortwährender Verbesserungen der Integrationsdichte einer Vielzahl elektronischer Komponenten (z.B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) ein rasantes Wachstum erfahren. Diese Verbesserung der Integrationsdichte stammt vorwiegend aus wiederholten Reduzierungen der Mindestmerkmalgröße, was es erlaubt, dass mehr Komponenten in einem gegebenen Bereich integriert werden können.
  • Da die Nachfrage nach immer kleineren Elektronikvorrichtungen gestiegen ist, ist Bedarf an kleineren und kreativeren Packaging-Techniken für Halbleiter-Dies entstanden. Ein Beispiel für solche Packaging-Systeme ist die Package-on-Package- (PoP) Technologie. In einer PoP-Vorrichtung wird ein oberes Halbleiter-Package oben auf ein unteres Halbleiter-Package gestapelt, um ein hohes Integrationsniveau und eine hohe Komponentendichte bereitzustellen. Ein anderes Beispiel ist eine Chip-On-Wafer-On-Substrate- (CoWoS) Struktur, wobei ein Halbleiterchip an einen Wafer (z.B. einem Interposer) angebracht wird, um eine Chip-on-Wafer- (CoW) Struktur zu bilden. Die CoW-Struktur wird dann an einem Substrat (z.B. eine Leiterplatte) angebracht, um eine CoWoS-Struktur zu bilden. Diese und andere fortschrittliche Packaging-Technologien ermöglichen die Produktion von Halbleitervorrichtungen mit erweiterten Funktionalitäten und geringem Platzbedarf. Die Druckschrift US 2020/0098692 A1 offenbart eine Halbleiterbaugruppe mit einer Brückenstruktur, einem ersten Die und einem zweiten Die, die jeweils mit der Brückenstruktur verbunden sind, wobei der erste Die und der zweite Die die Brückenstruktur jeweils teilweise überlappen und nicht geradlinig zu der Brückenstruktur sind. Die Druckschrift EP 3605603 A1 offenbart ein Halbleiter-Packaging mit einer niedrigeren Umverteilungsstruktur, einem Interposer, einer oberen Umverteilungsstruktur und mindestens zwei Dies, wobei die mindestens zwei Dies elektrisch mit der oberen Umverteilungsstruktur verbunden und voneinander entfernt sind. Die Druckschrift WO 2019/132965 A1 offenbart eine mikroelektronische Baugruppe, die einen ersten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche, wobei ersten leitenden Kontakten an der ersten Oberfläche und zweiten leitenden Kontakten an der zweiten Oberfläche angeordnet sind; Die Baugruppe ferner umfasst einen zweiten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche, wobei ersten leitenden Kontakten und zweiten leitenden Kontakten an der ersten Oberfläche angeordnet sind; Die zweiten leitfähigen Kontakte des ersten Die sind mit den ersten leitfähigen Kontakten des zweiten Die durch Zwischenverbindungen gekoppelt. Die zweiten leitfähigen Kontakte des zweiten Die sind nicht mit den zweiten leitfähigen Kontakten an der zweiten Oberfläche des ersten Die gekoppelt. Die zweite Oberfläche des ersten Die befindet sich zwischen der ersten Oberfläche des ersten Die und der ersten Oberfläche des zweiten Die, wobei ein Footprint des ersten Die in einem Footprint des zweiten Die enthalten ist.
  • Figurenliste
  • Für ein vollständigeres Verständnis der vorliegenden Erfindung und deren Vorteile, wird sich nun auf die folgenden Beschreibungen in Verbindung mit den beigefügten Zeichnungen bezogen, worin:
    • 1-4, 5A und 5B verschiedene Ansichten einer Chip-on-Wafer- (CoW) Vorrichtung während verschiedener Fertigungsphasen in einer Ausführungsform veranschaulichen;
    • 6 eine Querschnittsansicht einer Chip-on-Wafer-on-Substrate- (CoWoS) Vorrichtung in einer Ausführungsform veranschaulicht;
    • 7 eine Querschnittsansicht einer CoWoS-Vorrichtung in einer anderen Ausführungsform veranschaulicht;
    • 8 und 9 Querschnittsansichten einer CoW-Vorrichtung während verschiedener Fertigungsphasen in einer Ausführungsform veranschaulichen;
    • 10 eine Querschnittsansicht einer CoWoS-Vorrichtung in einer Ausführungsform veranschaulicht;
    • 11-17 verschiedene Ausführungsformquerschnittsansichten eines vorderseitigen Abschnitts eines Interposers in manchen Ausführungsformen veranschaulichen;
    • 18 und 19 verschiedene Ausführungsformquerschnittsansichten eines rückseitigen Abschnitts eines Interposers in manchen Ausführungsformen veranschaulichen; und
    • 20 ein Flussdiagramm eines Verfahrens zum Bilden einer Halbleiterstruktur in manchen Ausführungsformen ist.
  • AUSFÜHRLICHE BESCHREIBUNG DER VERANSCHAULICHENDEN AUSFÜHRUNGSFORMEN
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen bzw. Beispiele für die Implementierung unterschiedlicher Merkmale des vorgestellten Gegenstandes bereit. Nachfolgend werden konkrete Beispiele der Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich lediglich Beispiele und sie sind nicht als einschränkend beabsichtigt. Die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung kann zum Beispiel Ausführungsformen beinhalten, in denen das erste und zweite Merkmal in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen beinhalten, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet sind, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen.
  • Ferner können hierin räumlich relative Begriffe, wie etwa „darunter“, „unter“, „tieferer“, „über“, „oberer“ und dergleichen, zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en), wie in den Figuren veranschaulicht, zu beschreiben. Es ist vorgesehen, dass die räumlich relativen Begriffe unterschiedliche Orientierungen der Vorrichtung im Gebrauch oder im Betrieb zusätzlich zu der in den Figuren gezeigten Orientierung mit einschließen. Die Vorrichtung kann auch anderweitig orientiert sein (um 90 Grad gedreht oder andere Orientierungen) und die hierin verwendeten räumlich relativen Deskriptoren können ebenfalls entsprechend interpretiert werden. In der Beschreibung hierin beziehen sich die gleichen Referenzzahlen in unterschiedlichen Figuren, sofern nicht anders beschrieben, auf die gleiche oder eine ähnliche Komponente, die unter Verwendung eines oder mehrerer gleicher Material(ien) durch einen gleichen oder ähnlichen Prozess gebildet wurde.
  • In manchen Ausführungsformen enthält eine CoW-Vorrichtung eine Vielzahl von Dies, die an einem ersten Interposer und einem zweiten Interposer angebracht sind. Der zweite Interposer ist von dem ersten Interposer beabstandet und ist Seite an Seite mit dem ersten Interposer positioniert. Der erste Interposer und der zweite Interposer sind in erstem Formmaterial eingebettet. Entlang einer Rückseite des ersten Interposers und entlang einer Rückseite des zweiten Interposers kann eine Umverteilungsstruktur gebildet sein. Ein erster Die der Vielzahl der Dies wird mit einer Vorderseite des ersten Interposers und mit einer Vorderseite des zweiten Interposers gebondet. Ein zweiter Die der Vielzahl der Dies wird nur mit der Vorderseite des zweiten Interposers gebondet. Die CoW-Vorrichtung wird dann mit einem Substrat gebondet, um eine CoWoS-Vorrichtung zu bilden. Die offenbarten Ausführungsformen erlauben, dass mehrere Dies in der CoW-Vorrichtung unter Verwendung mehrerer kleinerer Interposer, anstatt eines einzelnen großen Interposers, integriert werden. Die kleineren Interposer verhindern oder reduzieren ein Verziehen der Interposer. Ein weiterer Vorteil ist u.a. leichteres Bonden der Interposer mit dem Substrat während der Bildung der CoWoS-Vorrichtung, weniger Spannung in der CoWoS-Struktur und geringeres Risiko von Rissen oder Delamination für den Interposer und/oder das Substrat.
  • 1-4, 5A und 5B veranschaulichen verschiedene Ansichten einer Chip-on-Wafer- (CoW) Vorrichtung 150 während verschiedener Fertigungsphasen in einer Ausführungsform. In der gesamten Diskussion hierin kann eine CoW-Vorrichtung auch als ein CoW-Package bezeichnet werden und eine CoWoS-Vorrichtung kann auch als ein CoWoS-Package bezeichnet werden.
  • Nun unter Bezugnahme auf 1 werden ein erster Interposer 100A und ein zweiter Interposer 100B an einer Halterung 50 angebracht, wobei die Halterung 50 beispielsweise ein von einem Rahmen gestütztes Band sein kann. In manchen Ausführungsformen ist die Halterung 50 ein Träger. Die Halterung 50 wird in nachfolgender Verarbeitung von dem Endprodukt entfernt. Der erste Interposer 100A wird seitlich neben (z.B. Seite an Seite mit) dem zweiten Interposer 100B mit einem Spalt G dazwischen platziert. Mit anderen Worten, der erste Interposer 100A ist von dem zweiten Interposer 100B beabstandet. Der erste Interposer 100A und der zweite Interposer 100B können kollektiv als Interposer 100 bezeichnet werden.
  • In manchen Ausführungsformen enthält jeder der Interposer 100 (z.B. 100A oder 100B) ein Substrat 101, eine vorderseitige dielektrische Schicht 103, eine rückseitige dielektrische Schicht 105 und Leiterbahnen 107 (z.B. Substratdurchkontaktierungen (Through-Substrate-Vias; TSVs)). In dem Beispiel in 1 weist jeder Interposer außerdem eine Vielzahl leitfähiger Höcker 109 an seiner Vorderseite auf. Die leitfähigen Höcker 109 sind in der veranschaulichten Ausführungsform elektrisch mit den Leiterbahnen 107 gekoppelt. Die leitfähigen Höcker 109 können beispielsweise Kupfersäulen sein.
  • In dem Beispiel in 1 verfügt jeder der Interposer 100 über ein Formmaterial 117, das an seiner Vorderseite um die leitfähigen Höcker 109 ausgebildet ist und die Interposer 100 sind an der Halterung 50 durch das Formmaterial 117 angebracht. Das Formmaterial 117 kann mit jedem der Interposer 100 derart angrenzend sein, dass Seitenwände des Formmaterials 117 auf jeweilige Seitenwände der Interposer 100 ausgerichtet sind. Das Formmaterial 117 kann beispielsweise ein Epoxid, einen organischen Polymer, einen Polymer mit oder ohne einem hinzugefügtem siliziumbasierten oder Glasfüllstoff oder andere Materialien enthalten.
  • Nachdem die Interposer 100 an der Halterung 50 angebracht wurden, wird ein Formmaterial 104 gebildet, um den Spalt G zwischen den Interposern 100 zu füllen. Das Formmaterial 104 kann ein gleiches Material umfassen, wie das Formmaterial 117. Die Einzelheiten hierzu werden daher nicht wiederholt. Es kann als nächstes ein Polierprozess, wie etwa chemisch-mechanisches Polieren (CMP) durchgeführt werden, um überschüssige Abschnitte des Formmaterials 104 von den oberen Flächen der rückseitigen dielektrischen Schichten 105 derart zu entfernen, dass das Formmaterial 104 und die rückseitigen dielektrischen Schichten 105 eine koplanare obere Fläche aufweisen. In der veranschaulichten Ausführungsform sind das Formmaterial 104 und das Formmaterial 117 aus einem gleichen Material gebildet und werden daher in nachfolgenden Figuren als ein kontinuierliches Volumen des Formmaterials 117 gezeigt.
  • Das Substrat 101 jedes der Interposer 100 ist in der veranschaulichten Ausführungsform ein Siliziumsubstrat, obwohl auch ein anderes geeignetes Substrat verwendet werden kann, wie etwa Glas, Keramik oder dergleichen. Die Leiterbahnen 107 können TSVs oder jedwede andere geeigneten Leiterbahnen sein. In der nachfolgenden Diskussion können die Leiterbahnen 107 als TSVs oder TSV-Leiter bezeichnet sein. Dabei versteht es sich, dass jedwede geeigneten Leiterbahnen verwendet werden können. In Ausführungsformen, in denen Leiterbahnen 107 TSVs sind, können TSVs 107 durch anfängliches Bilden von TSV-Leitern 107 teilweise durch das Substrat 101 und dann späterem Ausdünnen des Substrats 101 zum Freilegen der TSVs 107 gebildet werden. In anderen Ausführungsformen erstrecken sich TSVs 107, wenn sie anfänglich gebildet werden, durch das Substrat 101 und es ist kein Ausdünnen des Substrats 101 erforderlich. Die TSV-Leiter 107 können durch Aufbringen und Entwickeln eines geeigneten Photoresist auf das Substrat 101 und dann Ätzen des Substrats 101 zum Erzeugen von TSV-Öffnungen (die später gefüllt werden, wie unten diskutiert) gebildet werden.
  • Nachdem die Öffnungen für die TSV-Leiter 107 gebildet wurden, können die Öffnungen für die TSV-Leiter 107 beispielsweise mit einem Liner (in 1 nicht gesondert veranschaulicht), einer Sperrschicht (in 1 ebenfalls nicht gesondert veranschaulicht) und einem leitfähigem Material gefüllt werden. In einer Ausführungsform kann der Liner ein dielektrisches Material sein, wie etwa Siliziumnitrid, Siliziumoxid, ein dielektrischer Polymer, Kombinationen davon oder dergleichen, die durch einen Prozess gebildet werden, wie etwa chemische Dampfabscheidung, Oxidation, physikalische Dampfabscheidung, Atomlagenabscheidung oder dergleichen.
  • Die Sperrschicht kann ein elektrisch leitfähiges Material umfassen, wie etwa Titannitrid, obwohl alternativ auch andere Materialien verwendet werden können, wie etwa Tantalnitrid, Titan, Tantal oder dergleichen. Die Sperrschicht kann unter Verwendung eines CVD-Prozesses gebildet werden, wie etwa plasmaunterstütztes CVD (PECVD). Alternativ können aber auch alternative Prozesse verwendet werden, wie etwa Sputtern oder metallorganische chemische Dampfabscheidung (MOCVD), Atomlagenabscheidung (ALD). Die Sperrschicht kann so gebildet werden, dass sie sich der darunterliegenden Form der Öffnung für die TSV-Leiter 107 anpasst.
  • Das leitfähige Material kann Kupfer umfassen, obwohl alternativ auch andere geeignete Materialien verwendet werden können, wie etwa Aluminium, Wolfram, Legierungen, dotiertes Polysilizium, Kombinationen davon und dergleichen. Das leitfähige Material kann durch Abscheiden einer Zuchtschicht und dann galvanisches Aufbringen von Kupfer auf die Zuchtschicht, Füllen und Überfüllen der Öffnungen für die TSV-Leiter 107 gebildet werden. Nachdem die Öffnungen für die TSV-Leiter 107 gefüllt wurden, können überschüssige Sperrschicht und überschüssiges leitfähiges Material außerhalb der Öffnungen für die TSV-Leiter 107 durch einen Schleifprozess entfernt werden, wie etwa chemisch-mechanisches Polieren (CMP), obwohl jedweder geeignete Entfernungsprozess verwendet werden kann.
  • Sowohl die vorderseitige dielektrische Schicht 103 als auch die rückseitige dielektrische Schicht 105 umfassen ein geeignetes dielektrisches Material, wie etwa Siliziumoxid, Siliziumnitrid, Dielektrika mit niedrigem k-Wert, wie etwa kohlenstoffdotierte Oxide, Dielektrika mit extrem niedrigem k, wie etwa poröses kohlenstoffdotiertes Siliziumdioxid, Kombinationen davon oder dergleichen. In manchen Ausführungsformen umfasst das dielektrische Material für die vorderseitige dielektrische Schicht 103 (oder die rückseitige dielektrische Schicht 105) ein Polymermaterial, wie etwa Niedertemperatur-Polyimid (PI), Polybenzoxazol (PBO), Kombinationen davon oder dergleichen. Es kann jedwedes geeignete Bildungsverfahren zum Bilden der vorderseitigen dielektrischen Schicht 103 oder der rückseitigen dielektrischen Schicht 105 verwendet werden, wie etwa chemische Dampfabscheidung (CVD), physikalische Dampfabscheidung (PVD). Es ist zu beachten, dass die Materialien, die für die vorderseitige dielektrische Schicht 103 und die rückseitige dielektrische Schicht 105 verwendet werden, unabhängig gewählt werden und somit gleich sein können oder auch nicht. In der veranschaulichten Ausführungsform sind die vorderseitige dielektrische Schicht 103 und die rückseitige dielektrische Schicht 105 derart mit dem Substrat 101 angrenzend, dass Seitenwände der vorderseitigen dielektrischen Schicht 103 (und Seitenwände der rückseitigen dielektrischen Schicht 105) auf jeweilige Seitenwände des Substrats 101 ausgerichtet sind.
  • In dem Beispiel in 1, weisen der erste Interposer 100A und der zweite Interposer 100B eine gleiche Höhe T auf, die zwischen einer Außenfläche der vorderseitigen dielektrischen Schicht 103 und einer Außenfläche der rückseitigen dielektrischen Schicht 105 gemessen ist. Darüber hinaus können die leitfähigen Höcker 109 ebenfalls eine gleiche Höhe aufweisen.
  • Als nächstes wird in 2 eine Umverteilungsstruktur 110 auf der rückseitigen dielektrischen Schicht 105 des ersten Interposers 100A und auf der rückseitigen dielektrischen Schicht 105 des zweiten Interposers 100B gebildet. Die Umverteilungsstruktur 110 ist mit den TSVs 107 des ersten Interposers 100A und den TSVs 107 des zweiten Interposers 100B elektrisch gekoppelt. In 2 erstreckt sich die Umverteilungsstruktur 110 kontinuierlich von dem ersten Interposer 100A zu dem zweiten Interposer 100B und Seitenwände der Umverteilungsstruktur 110 sind auf jeweilige Seitenwände der Interposer 100A/100B ausgerichtet. Leitfähige Konnektoren 115 (z.B. gesteuerte Kollaps-Chip-Verbindungshöcker (C4-Höcker), Kupfersäulen oder dergleichen) werden über der Umverteilungsstruktur 110 gebildet und elektrisch mit ihr gekoppelt. Auf den leitfähigen Konnektoren 115 können optional Lötbereiche 116 gebildet werden oder sie können als ein Teil der leitfähigen Konnektoren 115 gebildet werden.
  • Die Umverteilungsstruktur 110 in 2 enthält leitfähige Merkmale, wie etwa leitfähige Leitungen 113, die in einer dielektrischen Schicht 111 gebildet werden. In manchen Ausführungsformen enthält die Umverteilungsstruktur 110 eine oder mehrere Schichten leitfähiger Leitungen 113 und Durchkontaktierungen (in 2 nicht veranschaulicht), die in einer oder mehreren dielektrischen Schichten 111 gebildet werden. In manchen Ausführungsformen werden die eine oder die mehreren dielektrischen Schichten 111 aus einem Polymer gebildet, wie etwa Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen. In anderen Ausführungsformen wird die dielektrische Schicht 111 aus einem Nitrid gebildet, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, Phosphorsilikatglas (PSG), Borosilikatglas (BSG), bordotiertem Phosphosilikatglas (BPSG) oder dergleichen; oder dergleichen. Die eine oder die mehreren dielektrischen Schichten 111 können durch einen akzeptablen Abscheidungsprozess gebildet werden, wie etwa Spin-Beschichtung, chemische Dampfabscheidung (CVD), Laminieren, dergleichen oder einer Kombination davon.
  • In manchen Ausführungsformen werden die leitfähigen Merkmale der Umverteilungsstruktur 110 aus einem geeigneten leitfähigem Material gebildet, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Die leitfähigen Merkmale können beispielsweise durch Bilden von Öffnungen in der dielektrischen Schicht 111 zum Freilegen darunter liegender leitfähiger Merkmale (z.B. TSVs 107), Bilden einer Zuchtschicht über der dielektrischen Schicht 111 und in den Öffnungen, Bilden eines strukturierten Photoresist mit einer gemusterten Struktur über der Zuchtschicht, Plattieren (z.B. Galvanisieren oder stromloses Plattieren) des leitfähigen Materials in der gemusterten Struktur und über der Zuchtschicht und Entfernen des Photoresist und von Abschnitten der Zuchtschicht, auf der das leitfähige Material nicht gebildet wird, gebildet werden. In dem Beispiel in 2 erstreckt sich eine leitfähige Leitung 113A der Umverteilungsstruktur 110 kontinuierlich von dem ersten Interposer 100A zu dem zweiten Interposer 100B.
  • Die Umverteilungsstruktur 110 in 2 erstreckt sich kontinuierlich von dem ersten Interposer 100A zu dem zweiten Interposer 100B. In anderen Ausführungsformen sind eine erste Umverteilungsstruktur und eine zweite Umverteilungsstruktur (die von der ersten Umverteilungsstruktur beabstandet (z.B. getrennt) ist) jeweils entlang der Rückseite des ersten Interposers 100A und der Rückseite des zweiten Interposers 100B gebildet. Die erste Umverteilungsstruktur ist mit dem Substrat 101 des ersten Interposers 100A angrenzend und die zweite Umverteilungsstruktur ist mit dem Substrat 101 des zweiten Interposers 100B angrenzend. In manchen Ausführungsformen wird die Umverteilungsstruktur 110 nicht gebildet und die leitfähigen Konnektoren 115 werden auf der rückseitigen dielektrischen Schicht 105 gebildet und sind mit den TSVs 107 elektrisch gekoppelt.
  • Als nächstes wird in 3 die Struktur (z.B. Interposer 100 mit der Umverteilungsstruktur 110) in 2 von der Halterung 50 gelöst, umgedreht und an einer Halterung 52 angebracht. Die Halterung 52 kann die gleiche oder eine ähnliche wie die Halterung 50 sein. Es kann ein Planarisierungsprozess, wie etwa CMP, durchgeführt werden, um das Formmaterial 117 derart zu vertiefen, dass die leitfähigen Höcker 109 an der oberen Fläche des Formmaterials 117 freigelegt werden.
  • Als nächstes wird in 4 eine dielektrische Schicht 119, wie etwa eine Polymerschicht (z.B. Polyimidschicht) über dem Formmaterial 117 gebildet. Die dielektrische Schicht 119 kann unter Verwendung eines gleichen oder ähnlichen Bildungsprozesses gebildet werden, wie die vorderseitige dielektrische Schicht 103. Die Einzelheiten hierzu werden daher nicht wiederholt. Als nächstes werden Öffnungen in der dielektrischen Schicht 119 unter Verwendung eines geeigneten Verfahrens, wie etwa Photolithographie und Strukturierung, und leitfähige Höcker 121, wie etwa Mikrohöcker oder Kupferhöcker, in den Öffnungen gebildet und mit jeweiligen leitfähigen Höckern 109 elektrisch gekoppelt. Der leitfähige Höcker 121 oder die Kombination aus dem leitfähigem Höcker 121 und einem jeweiligen darunter liegendem leitfähigem Höcker 109 können als ein leitfähiger Höcker eines jeweiligen Interposers 100 (z.B. 100A oder 100B) bezeichnet werden. Über den leitfähigen Höckern 121 können optional Lötbereiche 123 gebildet werden.
  • Als nächstes werden in 5A Dies 131 (z.B. 131A oder 131B) und 133 mit den leitfähigen Höckern 121 gebondet. Jeder der Dies 131/133 (auch als Halbleiter-Dies, IC-(integrierte Schaltung) Dies bezeichnet) enthält ein Substrat, elektrische Komponenten (z.B. Transistoren, Widerstände, Kondensatoren oder Induktoren), die in/auf dem Substrat gebildet sind, und eine Verbindungsstruktur, die die elektrischen Komponenten verbindet, um funktionale Schaltungen zu bilden. Darüber hinaus verfügt jeder der Dies 131/133 über Konnektoren 132, wobei die Die-Konnektoren 132 elektrisch mit den funktionalen Schaltungen des Die gekoppelt sind und elektrische Verbindung zwischen dem Die und einer externen Komponente (z.B. einem anderen Die oder einer Leiterplatte) bereitstellen.
  • In manchen Ausführungsformen sind die Dies 131 und die Dies 133 die gleiche Art von Dies. In anderen Ausführungsformen sind die Dies 131 und die Dies 133 unterschiedliche Arten von Dies. Die Dies 131 können beispielsweise Logik-Dies sein und die Dies 133 können Speicher-Dies sein, wie etwa HBM-Dies (High-Bandwith Memory; Speicher mit hoher Bandbreite).
  • Wie in 5A veranschaulicht, überlappt der Die 131A sowohl den ersten Interposer 100A als auch den zweiten Interposer 100B. Mit anderen Worten, ein erster Abschnitt des Die 131A ist innerhalb der seitlichen Ausdehnung des ersten Interposers 100A angeordnet und ein zweiter Abschnitt des Die 131A ist innerhalb der seitlichen Ausdehnungen des zweiten Interposers 100B angeordnet. Infolgedessen sind manche der Die-Konnektoren 132 des Die 131A mit den leitfähigen Höckern 121 des ersten Interposers 100A gebondet und manche der Die-Konnektoren 132 des Die 131A sind mit den leitfähigen Höckern 121 des zweiten Interposers 100B gebondet. 5A veranschaulicht auch einen Die 131B, der innerhalb der seitlichen Ausdehnungen des zweiten Interposers 100B angeordnet ist, wobei alle der Die-Konnektoren 132 des Die 131B mit den leitfähigen Höckern 121 des zweiten Interposers 100B gebondet sind. Darüber hinaus sind Dies 133 mit jeweiligen leitfähigen Höckern 121 gebondet und innerhalb seitlicher Ausdehnungen jeweiliger Interposer 100 (z.B. 100A oder 100B) angeordnet.
  • In manchen Ausführungsformen sind die Dies 131/133 durch einen Aufschmelzprozess derart mit den Interposern 100 gebondet, dass Lötbereiche 132 oben auf den Die-Konnektoren 132 schmelzen und mit jeweiligen Lötbereichen 123 der Interposer 100 verschmelzen, um Lötverbindungen zwischen den Die-Konnektoren 132 und den leitfähigen Höckern 121 zu bilden. In anderen Ausführungsformen werden die Dies 131/133 durch einen direkten Bondingprozess mit den Interposern 100 gebondet. In einem beispielhaften direktem Bondingprozess wird beispielsweise kein Lötbereich auf den Die-Konnektoren 132 oder auf den leitfähigen Höckern 121 gebildet und die leitfähigen Höcker 121 (z.B. Kupfersäulen) bonden, beispielsweise durch Kupferdiffusion durch Hitze und/oder Druck, in dem direkten Bondingprozess direkt mit den Die-Konnektoren 132 (z.B. Kupfersäulen).
  • Nach dem Bonden der Dies 131/133 wird ein Unterfüllmaterial 125 zwischen der dielektrischen Schicht 119 und den Dies 131/133 gebildet. Das Unterfüllmaterial 125 kann auch die Lücken zwischen benachbarten Dies 131/133 füllen oder teilweise füllen. Beispielhafte Materialien des Unterfüllmaterials 125 beinhalten, sind aber nicht beschränkt auf Polymer und andere geeignete nicht-leitfähige Materialien. Das Unterfüllmaterial 125 kann in den Spalt zwischen der dielektrischen Schicht 119 und den Dies 131/133 beispielsweise unter Verwendung einer Nadel oder eines Jetting-Dispensers eingebracht werden. Zum Aushärten des Unterfüllmaterials 125 kann ein Aushärtungsprozess durchgeführt werden. Das Unterfüllmaterial 125 bildet Abrundungen an den Kanten (z.B. Seitenwände) der Dies 131/133, wie in 5A veranschaulicht. Es ist zu beachten, dass aufgrund der Schwerkraft eine Breite des Unterfüllmaterials 125 (entlang einer horizontalen Richtung in 5A gemessen) zunimmt, da sich das Unterfüllmaterial 125 in der veranschaulichten Ausführungsform von unteren Flächen der Dies 131/133 in Richtung der Interposer 100A/100B erstreckt.
  • Nachdem das Unterfüllmaterial 125 gebildet wurde, wird ein Formmaterial 129 um die Dies 131/133 derart gebildet, dass die Dies 131/133 in dem Formmaterial 129 eingebettet sind. Das Material und das Bildungverfahren des Formmaterials 129 können das gleiche oder ein ähnliches sein, wie das des Formmaterials 117. Die Einzelheiten hierzu werden daher nicht wiederholt. In dem Beispiel in 5A werden Seitenwände des Formmaterials 129 auf jeweilige Seitenwände des Interposers 100 ausgerichtet und auf jeweilige Seitenwände des Formmaterials 117 ausgerichtet. Die in 5A veranschaulichte Struktur (ohne die Halterung 52) wird als eine Chip-on-Wafer- (CoW) Struktur bezeichnet und die gebildete Vorrichtung wird als eine CoW-Vorrichtung 150 bezeichnet.
  • 5B veranschaulicht eine Draufsicht auf die CoW-Vorrichtung 105. 5A entspricht einer Querschnittsansicht entlang Querschnitt A-A in 5B. In 5B sind die Grenzen (z.B. Seitenwände) des Formmaterials 129 gezeigt. Die Grenzen des Formmaterials 129 überlappen jeweilige Seitenwände des ersten Interposers 100A und jeweilige Seitenwände des zweiten Interposers 100B (siehe 4). Die gestrichelte Linie 145 in 5B veranschaulicht die Position des Spalts G zwischen den Interposern 100A und 100B. Der Bereich innerhalb der Grenze des Formmaterials 129 (z.B. auf der linken Seite der gestrichelten Linie 145) repräsentiert daher die Position des ersten Interposers 100A und der Bereich auf der rechten Seite der gestrichelten Linie 145 repräsentiert die Position des zweiten Interposers 100B.
  • In dem Beispiel in 5B ist eine Vielzahl von Dies (z.B. 131A, 131B, 131C) innerhalb einer gemeinsamen Grenze angeordnet, die durch die Interposer 100 (z.B. 100A und 100B) definiert ist. Ein erster Abschnitt des Die 131A ist mit Grenzen des ersten Interposers 100A (z.B. linke Seite der gestrichelten Linie 145) angeordnet und ein zweiter Abschnitt des Die 131A ist innerhalb der Grenzen des zweiten Interposers 100B (z.B. rechte Seite der gestrichelten Linie 145) angeordnet. Der Die 131B ist vollständig innerhalb der Grenzen des zweiten Interposers 100B angeordnet. 5B veranschaulicht ferner einen Die 131C, der nicht in dem Querschnitt A-A war und daher in 5A nicht veranschaulicht ist.
  • 6 veranschaulicht eine Querschnittsansicht einer Chip-on-Wafer-on-Substrat-(CoWoS) Vorrichtung 200 in einer Ausführungsform. Die CoWoS-Vorrichtung 200 wird durch Anbringen (z.B. Bonden) der CoW-Vorrichtung 150 in 5A an einem Substrat 135 gebildet. In manchen Ausführungsformen ist das Substrat 135 eine mehrschichtige Leiterplatte. Das Substrat 135 kann beispielsweise eine oder mehrere dielektrische Schichten 146 enthalten, die aus Bismaleimidtriazin- (BT) Harz, FR-4 (ein Verbundmaterial, das aus gewebtem Glasfasergewebe mit einem Epoxidharzbinder besteht, das flammfest ist), Keramik, Glas, Kunststoff, Band, Film oder anderen Trägermaterialien gebildet sind. Das Substrat 135 kann elektrisch leitende Merkmale enthalten (z.B. leitfähige Leitungen 141 und Durchkontaktierungen 143), die in/auf dem Substrat 135 ausgebildet sind. Wie in 6 veranschaulicht, verfügt das Substrat 135 über leitfähige Pads 137, die auf einer oberen Fläche des Substrats 135 und auf einer unteren Fläche des Substrats 135 gebildet sind. Diese leitfähigen Pads 137 sind mit den leitfähigen Merkmalen des Substrats 135 elektrisch gekoppelt. Das Substrat 135 kann auch externe Konnektoren 139 (z.B. Lötkugeln, Kupfersäulen, Kupfersäulen mit Lot darauf) an einer unteren Fläche davon zur elektrischen Verbindung mit einer anderen elektrischen Komponente aufweisen.
  • Die CoW-Vorrichtung 150 wird mit dem Substrat 135 gebondet. Es kann beispielsweise ein Aufschmelzprozess durchgeführt werden, um die CoW-Vorrichtung 150 elektrisch und mechanisch mit dem Substrat 135 zu koppeln. In manchen Ausführungsformen bonden Lötbereiche 116 die CoW-Vorrichtung 150 mit dem Substrat 135.
  • Als nächstes wird ein Unterfüllmaterial 142 zwischen der CoW-Vorrichtung 150 und dem Substrat 135 gebildet. Das Unterfüllmaterial 142 kann das gleiche oder ein ähnliches sein wie das Unterfüllmaterial 125 und es kann durch ein gleiches oder ähnliches Bildungsverfahren gebildet werden. Die Einzelheiten hierzu werden daher nicht wiederholt. Das Unterfüllmaterial 142 kann Ausrundungen um Kanten (z.B. Seitenwände) der CoW-Vorrichtung 150 bilden. In 7 ist zu beachten, dass aufgrund der Schwerkraft eine Breite des Unterfüllmaterials 142 (entlang der horizontalen Richtung der 7 gemessen) zunimmt, da sich das Unterfüllmaterial 142 in Richtung des Substrats 135 erstreckt. Mit anderen Worten, die Breite des Unterfüllmaterials 142 und die Breite des Unterfüllmaterials 125 nehmen entlang einer gleichen Richtung zu (z.B. von CoW-Vorrichtung 150 in Richtung des Substrats 135).
  • Mit immer mehr Dies (z.B. 131, 133), die in die CoWoS-Struktur integriert werden, um Halbleitervorrichtungen mit erweiterten Funktionalitäten und/oder beispielsweise mehr Speicherkapazität bereitzustellen, muss die Größe des Interposers und die Größe des Substrats möglicherweise vergrößert werden, damit die Dies untergebracht werden können. Ohne das hier offenbarte Interposer-Design (z.B. zwei separate Interposer 100A/100B in einer CoW-Vorrichtung, unter anderem) werden alle diese Dies 131/133 mit einem einzelnen Interposer gebondet und die Größe des einzelnen Interposers kann zu groß werden. Infolgedessen kann es schwierig sein, den einzelnen Interposer flach zu halten (z.B. mit planarer oberer Fläche und/oder planarer unterer Fläche). Aufgrund seiner großen Größe kann ein Verziehen des einzelnen Interposers auftreten, was es schwierig gestalten kann, die CoW-Vorrichtung mit dem Substrat 135 zu bonden. Verziehen des Interposers verursacht außerdem Spannung in den Lötbereichen 116 und diese Spannung kann zu einem Versagen in den Lötbereichen 116 führen und Risse oder Delamination des Interposers und/oder des Substrats 135 verursachen.
  • Bei der hier offenbarten CoWoS-Struktur werden hingegen manche der Dies mit dem ersten Interposer 100A gebondet und manche der Dies werden mit dem zweiten Interposer 100B gebondet. Infolgedessen weist jeder der Interposer 100A/100B immer noch eine geringe Größe auf, um Verziehen zu vermeiden oder zu reduzieren. Weitere Vorteile sind u.a. leichteres Bonden mit dem Substrat 135, weniger Spannung in der CoWoS-Struktur und geringeres Risiko von Rissen oder Delamination für den Interposer und/oder das Substrat. Darüber hinaus muss das Design der Dies 131/133, obwohl die Interposer iooA und 100B entworfen sein können, um die hierin offenbarte CoW-Struktur zu ermöglichen, für die offenbarte CoW-Struktur nicht verändert werden. Mit anderen Worten, die vorstehend beschriebenen Vorteile können ohne Designbeeinträchtigung bei den Dies 131/133 erzielt werden.
  • 7 ist eine Querschnittsansicht einer CoWoS-Vorrichtung 200A in einer anderen Ausführungsform. Die CoWoS-Vorrichtung 200A ist der CoWoS-Vorrichtung 200 in 6 ähnlich, aber die Breite der Interposer 100 (z.B. 100A,100B) ist derart reduziert, dass das Formmaterial 117 die Interposer 100 umgibt. Mit anderen Worten, die äußeren Seitenwände 101OS der Interposer 100 sind durch das Formmaterial 117 abgedeckt.
  • 8 und 9 sind Querschnittsansichten einer CoW-Vorrichtung 300 während verschiedener Fertigungsphasen in einer Ausführungsform. In 8 werden Dies 131 (z.B. 131A,131B) und 133 an einem Träger 161 angebracht, beispielsweise mittels einer Haftschicht 163. Der Träger 161 kann aus einem Material hergestellt sein, wie etwa Silizium, Polymer, Polymerkomposit, Metallfolie, Keramik, Glas, Glasepoxid, Berylliumoxid, Band oder einem anderen für strukturelle Unterstützung geeignetem Material. Die Haftschicht 163 wird in manchen Ausführungsformen auf bzw. über den Träger 161 abgeschieden bzw. laminiert. Die Haftschicht 163 kann lichtempfindlich sein und kann sich von dem Träger 161 durch Bestrahlen, beispielsweise mit einem ultraviolettem (UV) Licht auf den Träger 161 in einem nachfolgenden Träger-Debonding-Prozess, lösen lassen. Die Haftschicht 163 kann beispielsweise eine Licht-zu-Wärme-Konversions- (LTHC) Beschichtung sein.
  • Als nächstes wird das Formmaterial 129 über dem Träger 161 um die Dies 131/133 gebildet. Nachdem das Formmaterial 129 gebildet wurde, kann ein Planarisierungsprozess, wie etwa CMP, durchgeführt werden, um obere Flächen der Die-Konnektoren 132 freizulegen. In manchen Ausführungsformen werden leitfähige Höcker 121, wie etwa Mikrohöcker, über den Die-Konnektoren 132 gebildet. Obwohl nicht veranschaulicht, kann eine dielektrische Schicht, wie etwa eine Polymerschicht, über dem Formmaterial 129 gebildet werden bevor die leitfähigen Höcker 121 gebildet werden. In diesem Fall erstrecken sich die leitfähigen Höcker 121 durch die dielektrische Schicht, um elektrisch mit den Die-Konnektoren 132 zu koppeln.
  • Als nächstes werden der erste Interposer 100A und der zweite Interposer 100B mit den Dies 131/133 gebondet. In dem Beispiel in 8 werden manche der Die-Konnektoren 132 des Die 131B mit dem ersten Interposer 100A gebondet und andere Die-Konnektoren 132 des Die 131B werden mit dem zweiten Interposer 100B gebondet. Demgegenüber werden alle Die-Konnektoren des Die 131A (oder eines Die 133) mit einem gleichen Interposer gebondet. Im Vergleich zu den Interposern 100 (z.B. 100A, 100B) in 1 weisen die Interposer 100 in 8 keine rückseitige dielektrische Schicht 105 auf. Dies ist selbstverständlich lediglich ein nicht einschränkendes Beispiel. Andere Interposer, wie etwa die Interposer 100 in 1, können ebenfalls verwendet werden, um die Struktur in 8 zu bilden.
  • Als nächstes wird das Unterfüllmaterial 125 zwischen den Interposern 100 (z.B. 100A und 100B) und der oberen Fläche des Formmaterials 129 gebildet. Das Unterfüllmaterial 125 kann einen Spalt zwischen den Interposern 100 füllen oder teilweise füllen. In der veranschaulichten Ausführungsform nimmt eine Breite des Unterfüllmaterials 125, gemessen entlang der horizontalen Richtung in 8, aufgrund der Schwerkraft zu, da sich das Unterfüllmaterial 125 von einer unteren Fläche des Interposers 100 in Richtung des Formmaterials 129 erstreckt.
  • Als nächstes wird in 9 das Formmaterial 117 über dem Formmaterial 129 um die Interposer 100 und um das Unterfüllmaterial 125 gebildet. Es kann ein Planarisierungsprozess, wie etwa CMP, durchgeführt werden, um eine planare obere Fläche zwischen dem Formmaterial 117 und der Rückseite der Interposer 100 zu erreichen.
  • Als nächstes wird die Umverteilungsstruktur 110, die die dielektrische Schicht 111 und die leitfähigen Merkmale 113 enthält, über dem Formmaterial 117 gebildet und elektrisch mit den Interposern 100 gekoppelt. Als nächstes werden leitfähige Konnektoren 115 und optional die Lötbereiche 116 über der Umverteilungsstruktur 110 gebildet und elektrisch mit ihr gekoppelt. Als nächstes wird ein Träger-Debonding-Prozess durchgeführt, um den Träger 161 und die Haftschicht 163 zu entfernen. Die Struktur in 9 veranschaulicht eine CoW-Vorrichtung 300 nach Träger-Debonding.
  • 10 veranschaulicht eine Querschnittsansicht einer CoWoS-Vorrichtung 400 in einer Ausführungsform. Die CoWoS-Vorrichtung 400 wird durch Bonden der leitfähigen Konnektoren 115 der CoW-Vorrichtung 300 in 9 mit leitfähigen Pads 137 des Substrats 135, beispielsweise durch einen Aufschmelzprozess, gebildet. Das Substrat 135 wurde vorstehend bereits beschrieben. Einzelheiten hierzu werden daher hier nicht wiederholt.
  • Nachdem die CoW-Vorrichtung 300 an das Substrat 135 gebondet wurde, wird das Unterfüllmaterial 142 auf dem Substrat 135 und um die Kanten der CoW-Vorrichtung 300 herum gebildet. In dem Beispiel in 10 nimmt eine Breite des Unterfüllmaterials 142, gemessen entlang der horizontalen Richtung in 10, aufgrund der Schwerkraft zu, da sich das Unterfüllmaterial 142 in Richtung des Substrats 135 erstreckt. Es ist jedoch zu beachten, dass eine Breite des Unterfüllmaterials 125 abnimmt, da es sich in Richtung des Substrats 135 erstreckt. Mit anderen Worten, eine Breite des Unterfüllmaterials 142 nimmt entlang einer ersten Richtung (z.B. abwärts in Richtung des Substrats 135) zu und eine Breite des Unterfüllmaterials 125 nimmt entlang einer entgegengesetzten Richtung (z.B. aufwärts von dem Substrat 135 fort) zu.
  • 11-17 veranschaulichen verschiedene Ausführungsformquerschnittsansichten eines vorderseitigen Abschnitts (z.B. einen Abschnitt an der Vorderseite) eines Interposers in manchen Ausführungsformen. 11-17 veranschaulichen insbesondere unterschiedliche Ausführungsformstrukturen für die leitfähigen Höcker an der Vorderseite eines Interposers. Die verschiedenen in 11-17 veranschaulichten Ausführungsformen der leitfähigen Höckerstrukturen können als die leitfähige Höckerstruktur in den CoW-Vorrichtungen 150 oder 300 verwendet werden, wie Fachleute leicht erkennen werden.
  • Unter Bezugnahme auf 11 ist die leitfähige Höckerstruktur in 11 der in 4 ähnlich; die leitfähigen Leitungen 124 (z.B. Kupferleitungen, die als Umverteilungsleitungen funktionieren) sind aber in der dielektrischen Schicht 119 (z.B. eine Polyimidschicht) gebildet und elektrisch mit den leitfähigen Höckern 109 gekoppelt. Mit anderen Worten, die dielektrische Schicht 119 und die leitfähigen Leitungen 124 bilden eine Umverteilungsstruktur an der Vorderseite des Interposers. Darüber hinaus sind Mikrohöcker 121 über den leitfähigen Leitungen 124 gebildet und elektrisch mit ihnen gekoppelt. Optional sind Lötbereiche 123 über den Mikrohöckern 121 gebildet.
  • 12-14 veranschaulichen drei Ausführungsformen von leitfähigen Höckerstrukturen mit Aluminiumpads 151 (anstatt der leitfähigen Höcker 109), die an einer oberen Fläche der vorderseitigen dielektrischen Schicht 103 ausgebildet und elektrisch mit den TSVs 107 gekoppelt sind. In 12 ist eine Passivierungsschicht 153 (z.B. eine Polymerschicht) auf der vorderseitigen Schicht 103 gebildet und Mikrohöcker 121 sind über der Passivierungsschicht 152 gebildet und erstrecken sich durch die Passivierungsschicht 153, um mit den Aluminiumpads 151 elektrisch zu koppeln.
  • In 13 ist die Passivierungsschicht 153 (z.B. eine Polymerschicht) auf der vorderseitigen dielektrischen Schicht 103 gebildet und über der Passivierungsschicht 153 sind Goldhöcker 155 gebildet und erstrecken sich durch die Passivierungsschicht 153, um mit den Aluminiumpads 151 elektrisch zu koppeln.
  • In 14 ist die Passivierungsschicht 153 (z.B. eine Polymerschicht) auf der vorderseitigen dielektrischen Schicht 103 gebildet und Kupfersäulen 157 sind über der Passivierungsschicht 153 gebildet und erstrecken sich durch die Passivierungsschicht 153, um mit den Aluminiumpads 151 elektrisch zu koppeln. Dann wird eine stromlose Nickel-Palladium-Immersionsgold- (ENEPIG) Schicht 159 über freiliegenden Flächen der Kupfersäulen 157 gebildet.
  • 15-17 veranschaulichen drei Ausführungsformen für leitfähige Höckerstrukturen mit Kupfersäulen 109, die in dem Formmaterial 117 gebildet und elektrisch mit den TSVs 107 gekoppelt sind, ähnlich wie in 6 und 7. In 15 sind Mikrohöcker 121 über dem Formmaterial 117 und auf den Kupfersäulen 109 gebildet. Es ist zu beachten, dass die dielektrische Schicht 119 in 6 hier nicht gebildet wird. Daher liegen Seitenwände der Mikrohöcker 121 vollständig frei. Auf den Mikrohöckern 121 können Lötbereiche 123 gebildet werden. In 16 sind Goldhöcker 155 über dem Formmaterial 117 und den Kupfersäulen 109 gebildet. In 17 sind Kupfersäulen 157 über dem Formmaterial 117 und auf den Kupfersäulen 109 gebildet. Dann wird eine ENEPIG-Schicht 159 über Seitenwänden und einer oberen Fläche der Kupfersäulen 157 gebildet.
  • 18 und 19 veranschaulichen verschiedene Ausführungsformquerschnittsansichten eines rückseitigen Abschnitts (z.B. eines Abschnitts an der Rückseite) eines Interposers in manchen Ausführungsformen. 18 und 19 veranschaulichen insbesondere unterschiedliche Ausführungsformstrukturen für die leitfähigen Höcker an der Rückseite eines Interposers. Die verschiedenen in 18 und 19 veranschaulichten Ausführungsformen der leitfähigen Höckerstrukturen können als die rückseitige leitfähige Höckerstruktur in den CoW-Vorrichtungen 150 oder 300 verwendet werden, wie Fachleute leicht erkennen werden. Es ist zu beachten, dass die Umverteilungsstruktur 110 in 18 und 19 nicht auf der Rückseite der Interposer 100 ausgebildet ist.
  • In 18 ist eine Passivierungsschicht 118, wie etwa eine PBO-Schicht, auf der rückseitigen dielektrischen Schicht 105 (z.B. eine Siliziumnitridschicht) des Interposers 100 (z.B. 100A oder 100B) gebildet. Als nächstes werden C4-Höcker 115 auf der Passivierungsschicht 118 gebildet und erstrecken sich durch die Passivierungsschicht 118, um elektrisch mit den TSVs 107 zu koppeln. Auf den C4-Höckern 115 können Lötbereiche 116 gebildet werden.
  • In 19 ist die rückseitige dielektrische Schicht 105 des Interposers 100 eine Polymerschicht (z.B. eine Polyimidschicht). Die C4-Höcker sind direkt auf der rückseitigen dielektrischen Schicht 105 gebildet und erstrecken sich durch die rückseitige dielektrische Schicht 105, um elektrisch mit den TSVs 107 zu koppeln. Auf den C4-Höckern 115 können Lötbereiche 116 gebildet werden.
  • Variationen und Modifikationen der offenbarten Ausführungsformen sind möglich und es ist beabsichtigt, dass diese im Umfang der vorliegenden Offenbarung enthalten sind. Obwohl zwei separate Interposer zum Beispiel als ein Beispiel zum Bilden der CoW-Vorrichtungen verwendet werden, lässt sich das hierin offenbarte Prinzip auf Ausführungsformen anwenden, bei denen mehr als zwei separate Interposer zum Bilden von CoW-Vorrichtungen und CoWoS-Vorrichtungen verwendet werden. Darüber hinaus können die verschiedenen, hierin offenbarten vorderseitigen Höckerstrukturen und rückseitigen Höckerstrukturen auf jedwede geeignete Weise kombiniert werden, um CoW-Vorrichtungen und CoWoS-Vorrichtungen zu bilden.
  • 20 veranschaulicht ein Flussdiagramm eines Verfahrens 1000 zum Fertigen einer Halbleiterstruktur gemäß manchen Ausführungsformen. Es ist zu verstehen, dass das in 20 gezeigte Ausführungsformverfahren lediglich ein Beispiel vieler möglicher Ausführungsformverfahren ist. Fachleute werden viele Variationen, Alternativen und Modifikationen erkennen. Wie in 20 veranschaulicht, können beispielsweise diverse Schritte hinzugefügt, entfernt, ersetzt, neu angeordnet und wiederholt werden.
  • Unter Bezugnahme auf 20 wird im Schritt 1010 ein erster Interposer seitlich eben einem zweiten Interposer platziert. Im Schritt 1020 werden der erste Interposer und der zweite Interposer in ein erstes Formmaterial eingebettet. Im Schritt 1030 wird ein erster Die mit dem ersten Interposer und dem zweiten Interposer gebondet, wobei ein erster Die-Konnektor des ersten Die mit einem erste leitfähigem Höcker an einer ersten Seite des ersten Interposers gebondet wird und ein zweiter Die-Konnektor des ersten Die mit einem zweiten leitfähigem Höcker an einer ersten Seite des zweiten Interposers gebondet wird.
  • Vorteile der vorliegenden Offenbarung sind u.a. geringeres Verziehen der Interposer 100A und 100B aufgrund der geringeren Größe jeder der Interposer. Ein weiterer Vorteil ist u.a. weniger Spannung an den Bondingstellen zwischen den Interposern und dem Substrat und geringeres Risiko von Rissen oder Delamination. Vorrichtungszuverlässigkeit wird verbessert und die Ausbeute der Halbleiterverarbeitung wird verbessert. Diese Vorteile können ohne Neuentwurf der an den Interposern angebrachten Dies erzielt werden.
  • Gemäß einer Ausführungsform enthält eine Halbleiterstruktur: einen ersten Interposer; einen zweiten Interposer seitlich neben dem ersten Interposer, wobei der zweite Interposer von dem ersten Interposer beabstandet ist; und einen ersten Die, der an einer ersten Seite des ersten Interposers angebracht ist und an einer ersten Seite des zweiten Interposers angebracht ist, wobei die erste Seite des ersten Interposers und die erste Seite des zweiten Interposers dem ersten Die zugewandt sind. In einer Ausführungsform ist ein erster Abschnitt des ersten Die innerhalb seitlicher Ausdehnungen des ersten Interposers angeordnet und ein zweiter Abschnitt des ersten Die ist innerhalb seitlicher Ausdehnungen des zweiten Interposers angeordnet. In einer Ausführungsform umfasst die Halbleiterstruktur ferner einen zweiten Die, der an der ersten Seite des zweiten Interposers angebracht ist, wobei der zweite Die innerhalb der seitlichen Ausdehnungen des zweiten Interposers angeordnet ist. In einer Ausführungsform umfasst die Halbleiterstruktur ferner eine Umverteilungsstruktur an einer zweiten Seite des Interposers der ersten Seite des ersten Interposers gegenüberliegend, wobei sich die Umverteilungsstruktur kontinuierlich von dem ersten Interposer zu dem zweiten Interposer erstreckt. In einer Ausführungsform weist ein erster Abschnitt des ersten Die einen ersten Die-Konnektor auf und ein zweiter Abschnitt des ersten Die weist einen zweiten Die-Konnektor auf, wobei der erste Die-Konnektor mit einem ersten leitfähigen Höcker an der ersten Seite des ersten Interposers gebondet ist und der zweite Die-Konnektor mit einem zweiten leitfähigen Höcker an der ersten Seite des zweiten Interposers gebondet ist. In einer Ausführungsform umfasst die Halbleiterstruktur ferner: ein erstes Formmaterial, wobei der erste Interposer und der zweite Interposer in dem ersten Formmaterial eingebettet sind, wobei sich das erste Formmaterial entlang der ersten Seite des ersten Interposers und entlang der ersten Seite des zweiten Interposers erstreckt, wobei das erste Formmaterial einen Spalt zwischen dem ersten Interposer und dem zweiten Interposer füllt; ein Unterfüllmaterial zwischen dem ersten Formmaterial und dem ersten Die; und ein zweites Formmaterial um den ersten Die und um das Unterfüllmaterial herum. In einer Ausführungsform bedeckt das erste Formmaterial eine erste Seitenwand des ersten Interposers, die von dem zweiten Interposer abgewandt ist, und das erste Formmaterial bedeckt eine zweite Seitenwand des zweiten Interposers, die von dem ersten Interposer abgewandt ist. In einer Ausführungsform bedeckt das erste Formmaterial eine erste Seitenwand des ersten Interposers, die dem zweiten Interposer zugewandt ist, und legt eine zweite Seitenwand des ersten Interposers frei, die von dem zweiten Interposer abgewandt ist, wobei das erste Formmaterial eine dritte Seitenwand des zweiten Interposers abdeckt, die dem ersten Interposer zugewandt ist, und eine vierte Seitenwand des zweiten Interposers freilegt, die von dem ersten Interposer abgewandt ist. In einer Ausführungsform umfasst die Halbleiterstruktur ferner: ein erstes Formmaterial um den ersten Interposer herum und um den zweiten Interposer herum; ein Unterfüllmaterial zwischen dem ersten Interposer und dem ersten Die und zwischen dem zweiten Interposer und dem ersten Die, wobei das erste Formmaterial das Unterfüllmaterial umgibt, wobei das erste Formmaterial und das Unterfüllmaterial eine koplanare Fläche aufweisen; und ein zweites Formmaterial um den ersten Die herum, wobei das zweite Formmaterial mit der koplanaren Fläche in Kontakt steht. In einer Ausführungsform nimmt eine Breite des Unterfüllmaterials ab, da sich das Unterfüllmaterial von der koplanaren Fläche in Richtung des ersten Interposers erstreckt. In einer Ausführungsform umfasst die Halbleiterstruktur ferner ein Substrat, das an einer zweiten Seite des ersten Interposers und an einer zweiten Seite des zweiten Interposers angebracht ist.
  • Gemäß einer Ausführungsform enthält eine Halbleiterstruktur: eine Umverteilungsstruktur; einen ersten Interposer auf der Umverteilungsstruktur; einen zweiten Interposer auf der Umverteilungsstruktur und seitlich neben dem ersten Interposer, wobei der zweite Interposer von dem ersten Interposer beabstandet ist; und einen ersten Die über dem ersten Interposer und über dem zweiten Interposer, wobei ein erster Die-Konnektor des ersten Die mit einem ersten leitfähigen Höcker des ersten Interposers gebondet ist, und einen zweiten Die-Konnektor des ersten Die, mit einem zweiten leitfähigen Höcker des zweiten Interposers gebondet ist. In einer Ausführungsform erstreckt sich die Umverteilungsstruktur kontinuierlich von dem ersten Interposer zu dem zweiten Interposer. In einer Ausführungsform erstreckt sich die Umverteilungsstruktur über seitliche Ausdehnungen des ersten Interposers und über seitliche Ausdehnungen des zweiten Interposers hinaus. In einer Ausführungsform ist eine erste Seitenwand der Umverteilungsstruktur auf eine erste Seitenwand des ersten Interposers ausgerichtet und eine zweite Seitenwand der Umverteilungsstruktur ist auf eine zweite Seitenwand des zweiten Interposers ausgerichtet. In einer Ausführungsform umfasst die Halbleiterstruktur ferner: ein Unterfüllmaterial zwischen dem ersten Interposer und dem ersten Die und zwischen dem zweiten Interposer und dem ersten Die; ein erstes Formmaterial auf der Umverteilungsstruktur, wobei das erste Formmaterial den ersten Interposer, den zweiten Interposer und das Unterfüllmaterial umgibt; und ein zweites Formmaterial auf dem ersten Formmaterial und auf dem Unterfüllmaterial, wobei das zweite Formmaterial den ersten Die umgibt, wobei das Unterfüllmaterial eine erste Breite, gemessen an einer ersten Grenzfläche mit dem ersten Interposer, aufweist und eine zweite Breite, gemessen an einer zweiten Grenzfläche mit dem zweiten Formmaterial, wobei die erste Breite kleiner ist als die zweite Breite.
  • Gemäß einer Ausführungsform beinhaltet ein Verfahren zum bilden einer Halbleiterstruktur: Platzieren eines ersten Interposers seitlich neben einem zweiten Interposer; Einbetten des ersten Interposers und des zweiten Interposers in ein erstes Formmaterial; und Bonden eines ersten Die mit dem ersten Interposer und dem zweiten Interposer, wobei ein erster Die-Konnektor des ersten Die mit einem ersten leitfähigem Höcker an einer ersten Seite des ersten Interposers gebondet wird, und ein zweiter Die-Konnektor des ersten Die mit einem zweiten leitfähigem Höcker an einer ersten Seite des zweiten Interposers gebondet wird. In einer Ausführungsform umfasst das Verfahren ferner: Vor Einbetten des ersten Interposers und des zweiten Interposers, Bilden einer Umverteilungsstruktur entlang einer zweiten Seite des ersten Interposers und entlang einer zweiten Seite des zweiten Interposers. In einer Ausführungsform umfasst das Verfahren ferner Bonden eines zweiten Die an den zweiten Interposer, wobei, nachdem der zweite Die gebondet wurde, der zweite Die innerhalb seitlicher Ausdehnungen des zweiten Interposers angeordnet wird. In einer Ausführungsform umfasst das Verfahren ferner, nach Bonden des ersten Die, Bonden eines Substrats mit einer zweiten Seite des ersten Interposers und mit einer zweiten Seite des zweiten Interposers.

Claims (19)

  1. Halbleiterstruktur (150) umfassend: einen ersten Interposer (100A); einen zweiten Interposer (100B) seitlich neben dem ersten Interposer (100A), wobei der zweite Interposer (100B) von dem ersten Interposer (100A) beabstandet ist; und einen ersten Die (131A), der an einer ersten Seite des ersten Interposers (100A) angebracht ist und an einer ersten Seite des zweiten Interposers (100B) angebracht ist, wobei die erste Seite des ersten Interposers (100A) und die erste Seite des zweiten Interposers (100B) dem ersten Die (131A) zugewandt sind, und ein erstes Formmaterial (117), wobei der erste Interposer (100A) und der zweite Interposer (100B) in dem ersten Formmaterial (117) eingebettet sind, wobei sich das erste Formmaterial (117) entlang der ersten Seite des ersten Interposers (100A) und entlang der ersten Seite des zweiten Interposers (100B) erstreckt, wobei das erste Formmaterial (117) einen Spalt (G) zwischen dem ersten Interposer (100A) und dem zweiten Interposer (100B) füllt; ein Unterfüllmaterial (125) zwischen dem ersten Formmaterial (117) und dem ersten Die (131A); und ein zweites Formmaterial (129) um den ersten Die (100A) und um das Unterfüllmaterial (125) herum.
  2. Halbleiterstruktur (150) nach Anspruch 1, wobei ein erster Abschnitt des ersten Die (131A) innerhalb seitlicher Ausdehnungen des ersten Interposers (100A) angeordnet ist und ein zweiter Abschnitt des ersten Die (131A) innerhalb seitlicher Ausdehnungen des zweiten Interposers (100B) angeordnet ist.
  3. Halbleiterstruktur (150) nach Anspruch 2, ferner einen zweiten Die (131B) umfassend, der an der ersten Seite des zweiten Interposers (100B) angebracht ist, wobei der zweite Die (131B) innerhalb der seitlichen Ausdehnungen des zweiten Interposers (100B) angeordnet ist.
  4. Halbleiterstruktur (150) nach Anspruch 1, ferner eine Umverteilungsstruktur (110) an einer zweiten Seite des Interposers, der ersten Seite des ersten Interposers (100A) gegenüberliegend, umfassend, wobei sich die Umverteilungsstruktur (110) kontinuierlich von dem ersten Interposer (100A) zu dem zweiten Interposer (100B) erstreckt.
  5. Halbleiterstruktur (150) nach Anspruch 1, wobei ein erster Abschnitt des ersten Die (131A) einen ersten Die-Konnektor (132) aufweist und ein zweiter Abschnitt des ersten Die (131A) einen zweiten Die-Konnektor (132) aufweist, wobei der erste Die-Konnektor (132) mit einem ersten leitfähigen Höcker (121) an der ersten Seite des ersten Interposers (100A) gebondet ist und der zweite Die-Konnektor (132) mit einem zweiten leitfähigen Höcker (121) an der ersten Seite des zweiten Interposers (100B) gebondet ist.
  6. Halbleiterstruktur (150) nach Anspruch 5, wobei der erste leitfähige Höcker (121) des ersten Interposers (100A) elektrisch mit einer ersten Leiterbahn (107) im ersten Interposer (100A) gekoppelt ist und der zweite leitfähige Höcker (121) des zweiten Interposers (100B) elektrisch mit einer zweiten Leiterbahn (107) im zweiten Interposer (100B) gekoppelt ist, wobei die erste Leiterbahn (107) und die zweite Leiterbahn (107) Substratdurchkontaktierungen TSVs sind.
  7. Halbleiterstruktur (150) nach Anspruch 1, wobei das erste Formmaterial (117) eine erste Seitenwand des ersten Interposers (100A), die von dem zweiten Interposer (100B) abgewandt ist, bedeckt und das erste Formmaterial (117) eine zweite Seitenwand des zweiten Interposers (100B), die von dem ersten Interposer (100A) abgewandt ist, bedeckt.
  8. Halbleiterstruktur (150) nach Anspruch 1, wobei das erste Formmaterial (117) eine erste Seitenwand des ersten Interposers (100A), die dem zweiten Interposer (100B) zugewandt ist, bedeckt und eine zweite Seitenwand des ersten Interposers (100A), die von dem zweiten Interposer (100B) abgewandt ist, freilegt, wobei das erste Formmaterial (117) eine dritte Seitenwand des zweiten Interposers (100B), die dem ersten Interposer (100A) zugewandt ist, abdeckt und eine vierte Seitenwand des zweiten Interposers (100B), die von dem ersten Interposer (100A) abgewandt ist, freilegt.
  9. Halbleiterstruktur (150) nach Anspruch 1, wobei das erste Formmaterial (117) das Unterfüllmaterial (125) umgibt, wobei das erste Formmaterial (117) und das Unterfüllmaterial (125) eine koplanare Fläche aufweisen; und wobei das zweite Formmaterial (129) mit der koplanaren Fläche in Kontakt steht.
  10. Halbleiterstruktur (150) nach Anspruch 9, wobei eine Breite des Unterfüllmaterials (125) abnimmt, da sich das Unterfüllmaterial von der koplanaren Fläche in Richtung des ersten Interposers (100A) erstreckt.
  11. Halbleiterstruktur (200) nach Anspruch 1, ferner ein Substrat (135) umfassend, das an einer zweiten Seite des ersten Interposers (100A) und an einer zweiten Seite des zweiten Interposers (100B) angebracht ist.
  12. Halbleiterstruktur (150), umfassend: eine Umverteilungsstruktur (110); einen ersten Interposer (100A) auf der Umverteilungsstruktur (110); einen zweiten Interposer (100B) auf der Umverteilungsstruktur (110) und seitlich neben dem ersten Interposer (100A), wobei der zweite Interposer (100B) von dem ersten Interposer (100A) beabstandet ist; und einen ersten Die (131A) über dem ersten Interposer (100A) und über dem zweiten Interposer (100B), wobei ein erster Die-Konnektor (132) des ersten Die (131A) an einen ersten leitfähigen Höcker (121) des ersten Interposers (100A) gebondet ist, und ein zweiter Die-Konnektor (132) des ersten Die (131A) an einen zweiten leitfähigen Höcker (121) des zweiten Interposers (100B) gebondet ist, wobei der erste leitfähige Höcker (121) des ersten Interposers (100A) elektrisch mit einer ersten Leiterbahn (107) im ersten Interposer (100A) gekoppelt ist und der zweite leitfähige Höcker (121) des zweiten Interposers (100B) elektrisch mit einer zweiten Leiterbahn (107) im zweiten Interposer (100B) gekoppelt ist, wobei die erste Leiterbahn (107) und die zweite Leiterbahn (107) Substratdurchkontaktierungen TSVs sind, und wobei eine erste Seitenwand der Umverteilungsstruktur (110) auf eine erste Seitenwand des ersten Interposers (100A) ausgerichtet ist und eine zweite Seitenwand der Umverteilungsstruktur (110) auf eine zweite Seitenwand des zweiten Interposers (100B) ausgerichtet ist.
  13. Halbleiterstruktur (150) nach Anspruch 12, wobei sich die Umverteilungsstruktur (110) kontinuierlich von dem ersten Interposer (100A) zu dem zweiten Interposer (100B) erstreckt.
  14. Halbleiterstruktur (150) nach Anspruch 12, wobei sich die Umverteilungsstruktur (110) über seitliche Ausdehnungen des ersten Interposers (100A) hinaus und über seitliche Ausdehnungen des zweiten Interposers (100B) hinaus erstreckt.
  15. Halbleiterstruktur (150) nach Anspruch 12, ferner umfassend: ein Unterfüllmaterial (125) zwischen dem ersten Interposer (100A) und dem ersten Die (131A) und zwischen dem zweiten Interposer (100B) und dem ersten Die (131A); ein erstes Formmaterial (117) auf der Umverteilungsstruktur (110), wobei das erste Formmaterial (117) den ersten Interposer (100A), den zweiten Interposer (100B) und das Unterfüllmaterial (125) umgibt; und ein zweites Formmaterial (129) auf dem ersten Formmaterial (117) und auf dem Unterfüllmaterial (125), wobei das zweite Formmaterial (129) den ersten Die (100A) umgibt, wobei das Unterfüllmaterial (125) eine erste Breite, gemessen an einer ersten Grenzfläche mit dem ersten Interposer (100A), aufweist und eine zweite Breite, gemessen an einer zweiten Grenzfläche mit dem zweiten Formmaterial (129), wobei die erste Breite kleiner ist als die zweite Breite.
  16. Verfahren (1000) zum Bilden einer Halbleiterstruktur (150), wobei das Verfahren umfasst: Platzieren (1010) eines ersten Interposers (100A) seitlich neben einem zweiten Interposer (100B); Einbetten (1020) des ersten Interposers (100A) und des zweiten Interposers (100B) in ein erstes Formmaterial (117); und Bonden (1030) eines ersten Die (131A) mit dem ersten Interposer (100A) und dem zweiten Interposer (100B), wobei ein erster Die-Konnektor (132) des ersten Die (131A) mit einem ersten leitfähigem Höcker (121) an einer ersten Seite des ersten Interposers (100A) gebondet wird, und ein zweiter Die-Konnektor (132) des ersten Die (100A) mit einem zweiten leitfähigem Höcker (121) an einer ersten Seite des zweiten Interposers (100B) gebondet wird, wobei der erste leitfähige Höcker (121) des ersten Interposers (100A) elektrisch mit einer ersten Leiterbahn (107) im ersten Interposer (100A) gekoppelt ist und der zweite leitfähige Höcker (121) des zweiten Interposers (100B) elektrisch mit einer zweiten Leiterbahn (107) im zweiten Interposer (100B) gekoppelt ist, wobei die erste Leiterbahn (107) und die zweite Leiterbahn (107) Substratdurchkontaktierungen TSVs sind, und wobei eine erste Seitenwand der Umverteilungsstruktur (110) auf eine erste Seitenwand des ersten Interposers (100A) ausgerichtet ist und eine zweite Seitenwand der Umverteilungsstruktur (110) auf eine zweite Seitenwand des zweiten Interposers (100B) ausgerichtet ist.
  17. Verfahren (1000) nach Anspruch 16, ferner umfassend, vor Einbetten des ersten Interposers (100A) und des zweiten Interposers (100B), Bilden einer Umverteilungsstruktur (110) entlang einer zweiten Seite des ersten Interposers (100A) und entlang einer zweiten Seite des zweiten Interposers (100B).
  18. Verfahren (1000) nach Anspruch 17, ferner Bonden eines zweiten Die (131B) mit dem zweiten Interposer (100B) umfassend, wobei, nachdem der zweite Die (131B) gebondet wurde, der zweite Die (131B) innerhalb seitlicher Ausdehnungen des zweiten Interposers (110B) angeordnet wird.
  19. Verfahren (1000) nach Anspruch 16, ferner umfassend, nach Bonden des ersten Die (131A), Bonden eines Substrats (135) mit einer zweiten Seite des ersten Interposers (100A) und mit einer zweiten Seite des zweiten Interposers (100B).
DE102020115150.0A 2020-05-22 2020-06-08 Giga-interposer-integration durch chip-on-wafer-on-substrat und verfahren zur bildung von chip-on-wafer-on-substrate-paketen Active DE102020115150B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/881,211 US11728254B2 (en) 2020-05-22 2020-05-22 Giga interposer integration through chip-on-wafer-on-substrate
US16/881,211 2020-05-22

Publications (2)

Publication Number Publication Date
DE102020115150A1 DE102020115150A1 (de) 2021-11-25
DE102020115150B4 true DE102020115150B4 (de) 2022-07-14

Family

ID=77525078

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020115150.0A Active DE102020115150B4 (de) 2020-05-22 2020-06-08 Giga-interposer-integration durch chip-on-wafer-on-substrat und verfahren zur bildung von chip-on-wafer-on-substrate-paketen

Country Status (5)

Country Link
US (3) US11728254B2 (de)
KR (1) KR102503926B1 (de)
CN (1) CN113363244A (de)
DE (1) DE102020115150B4 (de)
TW (1) TWI770609B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11664350B2 (en) * 2020-05-20 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US11862545B2 (en) * 2020-07-28 2024-01-02 Dyi-chung Hu Integrated substrate structure, electronic assembly, and manufacturing method thereof
CN114899185B (zh) * 2022-07-12 2022-12-02 之江实验室 一种适用于晶圆级异质异构芯粒的集成结构和集成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019132965A1 (en) 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies
EP3605603A1 (de) 2018-07-31 2020-02-05 Samsung Electronics Co., Ltd. Halbleitergehäuse mit interposer
US20200098692A1 (en) 2018-09-26 2020-03-26 Intel Corporation Microelectronic assemblies having non-rectilinear arrangements

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9786623B2 (en) * 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
KR101696065B1 (ko) * 2015-03-27 2017-01-13 앰코 테크놀로지 코리아 주식회사 멀티 칩 적층형 반도체 패키지 및 이의 제조 방법
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9559081B1 (en) 2015-08-21 2017-01-31 Apple Inc. Independent 3D stacking
US9768145B2 (en) 2015-08-31 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multi-die package structures including redistribution layers
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10535597B2 (en) * 2017-01-13 2020-01-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10510634B2 (en) * 2017-11-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method
US10522508B2 (en) * 2018-05-01 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
US10700051B2 (en) 2018-06-04 2020-06-30 Intel Corporation Multi-chip packaging
KR102618460B1 (ko) * 2019-03-26 2023-12-29 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US11735533B2 (en) * 2019-06-11 2023-08-22 Intel Corporation Heterogeneous nested interposer package for IC chips
US11462418B2 (en) * 2020-01-17 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019132965A1 (en) 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies
EP3605603A1 (de) 2018-07-31 2020-02-05 Samsung Electronics Co., Ltd. Halbleitergehäuse mit interposer
US20200098692A1 (en) 2018-09-26 2020-03-26 Intel Corporation Microelectronic assemblies having non-rectilinear arrangements

Also Published As

Publication number Publication date
TW202145491A (zh) 2021-12-01
US20220359355A1 (en) 2022-11-10
US20210366814A1 (en) 2021-11-25
DE102020115150A1 (de) 2021-11-25
KR20210145063A (ko) 2021-12-01
TWI770609B (zh) 2022-07-11
KR102503926B1 (ko) 2023-02-27
US11728254B2 (en) 2023-08-15
US20240222242A1 (en) 2024-07-04
CN113363244A (zh) 2021-09-07
US11967546B2 (en) 2024-04-23

Similar Documents

Publication Publication Date Title
DE102017117810B4 (de) Halbleiterpackage, sowie vorrichtung mit umverteilungsschichten und verfahrenzu dessen herstellung
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
DE102019117762B4 (de) Integriertes schaltungspackage und verfahren
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102019109690B4 (de) Halbleiterstrukturen und Verfahren zu deren Herstellung
DE102015105952B4 (de) Halbleitereinrichtung und Verfahren
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102018112657A1 (de) Halbleitergehäuse und verfahren zu seinem herstellen
DE102020115150B4 (de) Giga-interposer-integration durch chip-on-wafer-on-substrat und verfahren zur bildung von chip-on-wafer-on-substrate-paketen
DE102020101431A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102017127764B4 (de) Verfahren zur Herstellung von Halbleiterstrukturen
DE102020100002B4 (de) Fan-out-packages und verfahren zu deren herstellung
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102019118361A1 (de) Halbleitervorrichtung und verfahren zum bilden derselbigen
DE102018122228B4 (de) Integriertes Multichip-Fan-Out-Package sowie Verfahren zu dessen Herstellung
DE102020105134A1 (de) Halbleiterpackage und herstellungsverfahren
DE102017122831B4 (de) Gehäusestrukturen und Ausbildungsverfahren
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102019114984B4 (de) Package für integrierte schaltungen und verfahren
DE102017123326B4 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102021114921A1 (de) Package und Verfahren zum Fertigen desselben
DE102019129840B4 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE102017102534B4 (de) Umverteilungsschichten in Halbleiter-Packages und Verfahren zu deren Herstellung
DE102023100773A1 (de) Integriertes schaltungs-package und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final