JPH0370288A - スキャンコンバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はスキャンコンバータに関し、より詳細には、あ
る同期信号で制御される映像信号を異なった同期信号で
ＵＪ御される映像信号に変換する際に用いるスキャンコ
ンバータに関する。

（従来技術） ある第１の同期信号により制御された映像信号を異なる
第２の同期信号により制御されるＣＲＴデイスプレィ等
に表示するには、前記映像信号の同期信号を前記第２の
同期信号に変換しなくてはならない。

従来の前記映像信号変換方法としては画像信号の間引き
、走査線間の補間信号を生成することにより行う方法或
はフレーム毎に画像信号を間引きする方法が一般的であ
った。

第６図は特開昭６３−１４２７８３号公報により開示さ
れた従来の画像信号間引き方法によるスキャンコンバー
タの構成を示ず図であって、例えば水平同期周波数が２
６．０１６ｋＨｚ、垂直同期周波数が５４．６５Ｈｚ、
画素信号が２１．６４５ＭＨｚのテキスト制御信号に制
御された映像信号を出力するコンピュータ１出力と、通
常のＴＶ信号と同じように水平同期周波数が１５．７に
ト■ｚ、垂直同期周波数が３０Ｈｚ、画素周波数が６Ｍ
Ｈｚの制御信号により制御された撮像機２の出力とを前
記テキスト制御信号により制御される１つのＣＲＴモニ
タ３に表示するために、前記撮像機２の出力を画像処理
装置４において複数のビット数で濃淡の映像を示す画像
信号ＰＩＧに変換すると共に画像同期信号（水平同期信
号、垂直同期信号及び画素信号）を抽出し、前記画像信
号ＰＩＧはスイッチング回路５を介してメモリ６ａ、６
ｂのいずれかに入力し、一方、前記抽出した画像同期信
号はタイミング制御回路７に入力する。

タイミング制御回路７は入力した画像同期信号に基づい
てスイッチング回路５を作動せしめ、画像信号ＰＩＧを
いずれのメモリに記憶するか書込み制御を行うと共にコ
ンピュータ１より入力したテキスト同期信号に基づいて
スイッチング回路８を駆動し前記メモリ６ａ、６ｂに書
き込まれているデータを次段の加算回路９に出力するよ
う読出し制御を行う。

前記スイッチング回路５．８の動作は同図に示すように
メモリ６ａにデータを書き込んでいる際にはメモリ６ｂ
の内容を加算回路９に出力するように、またメモリ６ｂ
にデータを書き込む際にはメモリ６ａのデータを加算回
路９に出力するよう相関的に動作し、これによりメモリ
６ａ、６ｂは書き込み、読出しが順次行われる。

即ち、この方法は第１の同期信号に基づいた画像信号を
数画面おきに一旦２つのメモリに交互に記憶しておき、
同期させようとするテキスト同期信号に基づいて前記メ
モリ内の画像信号を順次読み出すことによって、前記加
算回路９にテキスト同期信号に同期変換した撮像信号を
出力するもので、更に、該加算回路９出力を次段のデジ
タルアナログコンバータ１０において濃淡表示のアナロ
グ信号としてＣＲＴモニタ３に２表示している。

また、コンピュータ１出力と撮像８１２出力とを合成す
る場合には、テキスト同期信号に同期変換した撮像信号
とテキスト同期信号により制御されたテキスト映像信号
とを加算回路９にて合成し、該合成信号をデジタルアナ
ログコンバータ１０を介してＣＲＴモニタ３に表示する
。

しかしながら、このように制御されたスキャンコンバー
タの出力は必然的に第６図に示すように撮像機よりの画
像信号ＰＩＧが数画面おき、この例では１つおきに加算
回路９に読みだされることになり、両方の同期信号の繰
り返し周期の関係に応じて間引かれた部分の映像信号は
消去され、したがって、動きの速い対象物を撮影した画
像を含む場合は正確に映像信号を再生することはできな
い 上記従来例は高い同期信号を持った画像信号を低い同期
信号のそれに変換する場合を示したが、また、逆に長周
期の同期信号を短周期のそれに同期させる場合には特開
昭６１−１１４６７４等に示されている如く隣接する２
つの走査線信号用いて信号処理することにより補間信号
を生成し、走査線の′４間を行うが、走査線は周知の如
く水平方向ばかりでなく垂直方向にも信号の相関が強く
、そのため補間後の映像信号は時間間隔や輝度信号レベ
ルの連続性が失われ冗長あるいは不自然な映像となって
しまうという問題点があった。

〈発明の目的） 本発明は上述した如き従来のスキャンコンバータの問題
点を解決するためになされたものであって、ある同期信
号に制御された映像信号を他の同期信号に同期変換する
際に走査線の垂直方向の時間間隔あるいは輝度レベル等
の連続性を損なうことなく、良質な画像を得ることが出
来るスキャンコンバータを提供することを目的とする。

（発明の概要） この目的を遠戚するために本発明に係るスキャンコンバ
ータは、第１の同期信号で得られる１フレームＸ軸ｍド
ツト、Ｙ軸ｎラインのデジタル信号を入力する第１の切
換手段と、 該第１の切換手段の出力端に設けられた２組のビデオメ
モリからなる第１のメモリと、前記第１の切換回路で選
択された第１メモリのビデオメモリに前記デジタル信号
を書込む手段と、前記第１の切換回路で選択されていな
い第１メモリのビデオメモリを選択するための第２の切
換手段と、 前記第２の切換回路で選択されたビデオメモリからデジ
タル信号に変換された映像信号をＹ軸方向に順次読みだ
す読みだし手段と、 前記読みだしたデジタル信号をアナログ映像信号に変換
するための第１のＤ／Ａコンバータと、ｍドツト、ｎ′
ラインのデジタル量の映像信号を記憶するために２組の
ビデオメモリからなる第２のメモリと 前記第１のＤ／Ａコンバータ出力であるアナログ映像信
号をＹ　＠　ｎ　’ライン、Ｘ軸ｍドツトのデジタル映
像信号に変換するための第１のＡ／Ｄコンバータと、 第２メモリの２Ｍｉのビデオメモリのうちいずれのメモ
リに前記デジタル量に変換された映像信号を書き込むか
を切り換えるための第３の切換回路と、 前記第３の切換回路で選択された第２のメモリに前記デ
ジタル量に変換された映像信号をＹ軸方向に順次書き込
む手段と、 前記第３の切換回路で選択されていない前記第２メモリ
のビデオメモリを選択するための第４の切換回路と、 前記第４の切換回路で選択された第２のメモリのビデオ
メモリから第２の同期信号に同期してＸ方向にｎ′シラ
４フ 像信号を順次読みだす手段と、 前記読みだされたデジタル量の映像信号をアナログ映像
信号に変換するための第２のＤ／Ａコンバータと、 前記第１、第２のメモリの読みだし／書込みに必要なタ
イミング信号及びＡ／Ｄコンバータ、Ｄ／Ａコンバータ
に必要なクロック信号等を発生するためのタイミングジ
ェネレータとを備え、第１の同期信号で得られたｎライ
ンの映像信号を第２の同期信号によりｎ°ラインで表示
することを特徴とする。

（実施例） 以下、図面に示した実施例に基づいて本発明の詳細な説
明する。

第１図は本発明の一実施例を示すブロック図である。

同図において１１は第１の同期信号に同期した画像信号
を入力し、画像同期信号を抽出する画像処理装置であっ
て、該画像処理装Ｔｌ１ｌ出力のうち画像信号出力端は
デジタル信号に変換する第１のアナログデジタルコンバ
ータ（以下、Ａ／Ｄコンバータと記す）１２と接続する
と共に画像同期信号出力端は制御回路１３と接続してい
る。

前記Ａ／Ｄコンバータ１２出力端は第１の切換回路１５
と接続し、該切換回路１５の出力端ａおよびｂはビデオ
メモリ１６ａ及び１６ｂとそれぞれ接続している。

該ビデオメモリ１６ａ、１６ｂ出力端は第２の切換回路
１７と接続し、該切換回路１７出力端には第１のデジタ
ルアナログコンバータ（以下、Ｄ／Ａコンバータと記す
）１８及び第２のＡ／Ｄコンバータ１９が直列に接続し
、該Ａ／Ｄコンバータ１９出力端は第３の切換回路２１
と接続している。

更に、前記切換回路２１出力端はビデオメモリ２３ａ、
２３ｂと接続しており、該ビデオメモリ２３ａ、２３ｂ
出力端は第４の切換回路２５と接続し、該切換回路２５
の出力端は第２のＤ／Ａコンバータ２７と接続している
。

また、前記制御回路１３は前記第１乃至第４の切換回路
１５．１７．２１及び２５と接続し、制御信号を送出す
ることにより切換回路を周期的に切換え、前記Ａ／Ｄコ
ンバータ１２および１９、ビデオメモリ１６および２３
、Ｄ／Ａコンバータ１８および２７はタイミングジェネ
レータ２９と１８続し、３亥タイミングジエネレータ２
９よりクロック信号及びメモリアドレス信号が供給され
る。

このように構成したスキャンコンバータに於て例えば第
２図（ａ）に示す如きＹ軸方向にｎライン、Ｘ軸方向に
ｍドツトの映像信号を第２図＜ｂ）に示す如くＹ軸方向
にｎ′ライン、Ｘ軸方向にｍドツトの映像信号に変換す
る場合について説明する。

ある同期信号に制御された映像信号が画像処理装置１１
に入力すると映像信号から画像情報と同期信号とを分離
し、画像情報は次段のＡ／Ｄコンバータ１２に入力する
と共に同期信号は制御回路１３に与えられる。

前記Ａ／Ｄコンバータ１２はタイミングジェネレータ２
９より印加される所望（通常のＴＶ画像情報であれば８
　Ｍ　Ｈｚ程度）のサンプリングパルスＳＰにより入力
した画像情報をＸ軸方向にｍ個、Ｙ軸方向にｎラインの
デジタル量に変換し、切換回路１５を介してビデオメモ
リ１６ａｂのいずれかに書き込む。

また、前記切換回路１５は制御回路１３から出力される
フレーム同期信号に同期した制御信号により切換制御さ
れており、これにより１フレーム毎にビデオメモリ１６
ａ、１６ｂへと交互にデータの書き込みを行なう。

次段に設けられた切換回路１７もまた制御回路１３より
出力されるフレーム同期信号により切換ｉ９Ｊｍされて
おり、図に示すように前記切換回路１５がビデオメモリ
１６ｂと接続し書き込みを行っている際には切換回路１
７はビデオメモリ１６ａと接続し、該ビデオメモリに書
き込まれている内容の読出しを行うよう前記切換回路１
５に対し相対的に作動する。

前記ビデオメモリ１６ａ、１６ｂからの読出しｆｌｌｌ
ｌはデータをＹ軸方向に順次読み出すように制御回路１
３よりアドレスが指定され、その結果Ｄ／Ａコンバータ
１８人力は第３図（ａ）に示す如くＹ軸方向のｎ個のデ
ータがｍ列順吹出力する。

前記Ｄ／Ａコンバータ１８ではタイミングジェネレータ
２９より供給されるタロツク信号に基づいて、入力した
デジタル信号を再びアナログ信号に変換するとともに、
次段のＡ／Ｄコンバータ１９に出力し、該Ａ／Ｄコンバ
ータ１９ではタイミングジェネレータ２つより供給され
るサンプリングパルスによりデジタル信号に変換される
。

該サンプリングパルスは第２図（ｂ）に示すように第２
の同期信号に同期した映像信号の走査線本数がｎ′であ
れば１ラインのデータをｎ′に分割するよう設定され、
該Ａ／Ｄコンバータ出力は切換回路２１を介してビデオ
メモリ２３ａ、２３ｂいずれかのメモリにＹ軸方向にｎ
′個のデータがＸ軸方向にｍ列書き込まれ、１フレーム
の書き込みが終了すると切換回路２５を介して第２のＤ
／Ａコンバータ２７に出力される。

前記切換回路２１及び２７も前述した切換回路ｌ５．１
７と同様に制御回路１３より出力されるフレーム信号に
基づき相関的に切り替わり、一方のビデオメモリにデー
タを書き込んでいる際には他方のビデオメモリ内のデー
タを読み出すように作動する。

即ち、ビデオメモリ２３ａ、２３ｂより出力されるデー
タはフレーム同期信号周波数は入力した映像信号のフレ
ーム同期信号周波数と同一であるが、走査線本数を変更
することにより水平同期信号周波数は変化したものとな
る。

第４図は本発明に係るスキャンコン゛バータの信号状態
を説明する図であって、例えば同図（ａ）に示す如く画
像処理回路１１に入力する画像信号の同期信号のうち垂
直同期信号周波数を６０　Ｈｚ、（パルス間隔１６．７
ｍ５）水平同期信号周波数を１５．７５ｋＨｚ（パルス
間隔６３．５μｓ）とすると、１フレーム中の走査線本
数は２６２木となると共に水平同期信号間に画像情報が
重畳されており、該画像処理回路１１において画像情報
と同期信号とを分離抽出する。該抽出された同期信号は
Ｘ１ｌＩＪ御回路１３に入力し、垂直同期信号、即ち１
６．７ｍｓの周波数信号に基づいて切換回路１５及び１
７を作動させる。

一方、画像情報信号は次段のＡ／Ｄコンバータ１２にお
いてサンプリングされ、第４図（ｂ）に示す如くデジタ
ル信号に変換される。

該サンプリング周波数は通常の映像信号であれば８ＭＨ
ｚ程度であればよく、画像情報は１ラスターにおよそ５
００ドツトの画素信号としてデジタル信号に変換され、
ビデオメモリ１６内にはＸ軸方向５００個、Ｙ軸方向に
２６２ラインのデジタル信号が順次書き込まれる。

ビデオメモリ１６からの読出しは前述したようにタイミ
ングジェネレータより出力されるメモリアドレス信号に
より行われ、該メモリアドレス信号はＹ軸方向にデータ
を順次読み出すようビデオメモリを制御する。

従って、ビデオメモリ１６からは第４図（ｃ）に示すよ
うに２６２個のデジタル信号がＤ／Ａコンバータ１８に
出力し、該Ｄ／Ａコンバータ１８においてアナログ信号
に変換されることにより同図（ｄ）に示すようなアナロ
グ信号を得る。

第２のＡ／Ｄコンバータ１９では所望の周波数信号を用
いてサンプリングし、デジタル信号に変換する。例えば
、フレーム同期信号周波数６０Ｈ２、走査線本数が４１
３本のＣＲＴに表示する場合には２５ｋＨｚのサンプリ
ングパルスによりサンプリングを行い、デジタル変換す
ればよく、その結果、第４図（ｅ）に示すような変換信
号を得る。　該変換信号を切換回路２１を介してビデオ
メモリ２３にＹ軸方向に順次書き込み、１フレーム書き
込み終了後、ビデオメモリ２３内のデータをＸ軸方向に
順次読みだし第２のＤ／Ａコンバータを介してアナログ
信号に変換され第２の同期信号に同期した映像信号出力
を得ることが出来る。

即ち、隣接する走査線のＹ軸方向の相互関係を損なうこ
となく所望の走査線本数の信号に変換することが出来る
。

尚、本発明の実施例では映像カメラ等により得た動画映
像信号をリアルタイムで変換するために第１、第２のメ
モリをそれぞれ２組でｆｌ戒し、交互に書き込み／読出
しを行っているが、映像信号が静止画像あるいは変化の
少ない画像を表示するのであれば第１及び第２のメモリ
をそれぞれ１個として構成することが可能であり、また
入力する映像信号が既にデジタル化されたものであれば
第１のＡ／Ｄコンバータは省略することが出来ることは
云うまでもない。

また本発明の実施例ではノンインターレース方式の映像
信号を変換する方法について説明したが、これに限定さ
れるものではなく、通常のＴＶ映像等に用いられている
インターレース方式による映像信号を同期変換する場合
にも用いることができることは明かである。

（発明の効果） 本発明は上述した如く構成し且つ機能するものであるか
ら第１の同期信号で得られたｎラインの映像信号をｎ°
ラインの第２の同期信号で表示する際に時間間隔あるい
は輝度レベルの連続性を保ちながら変換することが出来
るため画像信号の欠落を伴うことなく良質な画像を得る
上で著しい効果を発揮する。

【図面の簡単な説明】

第１図は本発明に係るスキャンコンバータの構成を示す
ブロック図、第２図（ａ）、（ｂ）は走査線を模式的に
示した図、第３図（ａ）、（ｂ）、（Ｃ）は本発明に係
るスキャンコンバータに於けるメモリの読出／書込を示
す図、第４図（ａ）乃至（ｅ）は本発明に係るスキャン
コンバータの信号状態を説明する図である。 １１・・・画像処理装置、１２．１９・・・Ａ／Ｄコン
バータ、１８．２７・・・Ｄ／Ａコンバータ、１６ａ、
１６ｂ、２３ａ、２３ｂ−−−メモリ、１３・・・制御
回路、２９・・・タイミングジェネレータ、１５．１７
．２１及び２５・切換回路 ｈＬＷＬ

Claims (1)

1. 【特許請求の範囲】 第１の同期信号で得られたｎラインの映像信号を第２の
   同期信号によりｎ′ラインで表示するためのスキャンコ
   ンバータに於て、第１の同期信号で得られる１フレーム
   Ｘ軸ｍドット、Ｙ軸ｎラインのデジタル信号を入力する
   第１の切換手段と、該第１の切換手段の出力端に設けら
   れた２組のビデオメモリからなる第１のメモリと、 前記第１の切換回路で選択された第１メモリのビデオメ
   モリに前記デジタル信号を書込む手段と、前記第１の切
   換回路で選択されていない第１メモリのビデオメモリを
   選択するための第２の切換手段と、 前記第２の切換回路で選択されたビデオメモリからデジ
   タル信号に変換された映像信号をＹ軸方向に順次読みだ
   す読みだし手段と、 前記読みだしたデジタル信号をアナログ映像信号に変換
   するための第１のＤ／Ａコンバータと、ｍドット、ｎ′
   ラインのデジタル量の映像信号を記憶するための２組の
   ビデオメモリからなる第２のメモリと 前記第１のＤ／Ａコンバータ出力であるアナログ映像信
   号をＹ軸ｎ′ライン、Ｘ軸ｍドットのデジタル映像信号
   に変換するための第１のＡ／Ｄコンバータと、 第２のメモリの２組のビデオメモリのうちいずれのメモ
   リに前記デジタル量に変換された映像信号を書き込むか
   を切り換えるための第３の切換回路と、 前記第３の切換回路で選択された第２のメモリに前記デ
   ジタル量に変換された映像信号をＹ軸方向に順次書き込
   む手段と、 前記第３の切換回路で選択されていない前記第２メモリ
   のビデオメモリを選択するための第４の切換回路と、 前記第４の切換回路で選択された第２のメモリのビデオ
   メモリから第２の同期信号に同期してＸ方向にｎライン
   分のデジタル量に変換された映像信号を順次読みだす手
   段と、 前記読みだされたデジタル量の映像信号をアナログ映像
   信号に変換するための第２のＤ／Ａコンバータと、 前記第１、第２のメモリの読みだし／書込みに必要なタ
   イミング信号及びＡ／Ｄコンバータ、Ｄ／Ａコンバータ
   に必要なクロック信号等を発生するためのタイミングジ
   ェネレータとを備えたことを特徴とするスキャンコンバ
   ータ。