CN113169226A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN113169226A
CN113169226A CN201880100188.3A CN201880100188A CN113169226A CN 113169226 A CN113169226 A CN 113169226A CN 201880100188 A CN201880100188 A CN 201880100188A CN 113169226 A CN113169226 A CN 113169226A
Authority
CN
China
Prior art keywords
region
substrate
layer
electrode
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880100188.3A
Other languages
English (en)
Other versions
CN113169226B (zh
Inventor
木村光太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN113169226A publication Critical patent/CN113169226A/zh
Application granted granted Critical
Publication of CN113169226B publication Critical patent/CN113169226B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及的半导体装置具有：基板，其具有IGBT区域、二极管区域、以及IGBT区域与二极管区域之间的高电阻区域；第1电极，其设置于基板的上表面；以及第2电极，其设置于基板的与上表面相反侧的面即背面，就高电阻区域而言，基板的上表面与第1电极之间的接触电阻或者基板的背面与第2电极之间的接触电阻比二极管区域大，高电阻区域的宽度大于或等于基板的厚度。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
在专利文献1中公开了RC-IGBT(Reverse-conducting-Insulated Gate BipolarTransistor)。就专利文献1的半导体装置而言，在半导体基板的第1主面侧的区域A设置发射极层，在区域B不设置发射极层。另外，在半导体基板的第2主面侧的区域A设置集电极P层，在区域B设置阴极N层。即，在区域A构成IGBT，在区域B构成二极管。
专利文献1：日本特开2008-53648号公报
发明内容
就RC-IGBT而言，当在IGBT的栅极电压为0V时二极管进行动作的情况下，从n型阴极区域注入至n型漂移层的电子流入p型阳极层。并且，通过从p型阳极层注入空穴，从而引起电导率调制。由此，实现低电阻化。
另一方面，当在向IGBT施加有栅极电压的状态下二极管进行动作的情况下，有时产生骤回。在IGBT与二极管的边界附近，由于在IGBT形成的n型反转层，有时成为二极管的n型阴极区域与IGBT的n型发射极区域短路的状态。其结果，从n型阴极层注入至n型漂移层的电子经由IGBT的n型反转层而通过n型发射极区域，向发射极电极逸出。由此，直到由电子的移动引起的电压降超过p型阳极层与n型漂移层的PN结的内建电压为止，产生骤回，不进行二极管的电导率调制。因此，二极管的正向电压降变大，就RC-IGBT而言，损耗增大。
本发明就是为了解决上述问题而提出的，其目的在于得到能够防止骤回的半导体装置。
本发明涉及的半导体装置具有：基板，其具有IGBT区域、二极管区域、以及该IGBT区域与该二极管区域之间的高电阻区域；第1电极，其设置于该基板的上表面；以及第2电极，其设置于该基板的与上表面相反侧的面即背面，就该高电阻区域而言，该基板的上表面与该第1电极之间的接触电阻或者该基板的背面与该第2电极之间的接触电阻比该二极管区域大，该高电阻区域的宽度大于或等于该基板的厚度。
本发明涉及的半导体装置具有：基板，其具有IGBT区域、二极管区域、以及该IGBT区域与该二极管区域之间的高电阻区域；第1电极，其设置于该基板的上表面；以及第2电极，其设置于该基板的与上表面相反侧的面即背面，在该二极管区域，该基板在背面侧具有阴极层，在该高电阻区域，该基板在背面侧具有杂质浓度与该阴极层相等的n型扩散层，该第2电极中的与该阴极层接触的部分和与该n型扩散层接触的部分由不同的材质形成，该n型扩散层与该第2电极之间的接触电阻比该阴极层与该第2电极之间的接触电阻大。
本发明涉及的半导体装置具有：基板，其具有IGBT区域、二极管区域、以及该IGBT区域与该二极管区域之间的高电阻区域；第1电极，其设置于该基板的上表面；以及第2电极，其设置于该基板的与上表面相反侧的面即背面，在该IGBT区域，该基板在上表面侧具有基极层，在该二极管区域，该基板在上表面侧具有阳极层，在该高电阻区域，该基板在上表面侧具有p型扩散层，该阳极层和该p型扩散层的杂质浓度比该基极层低，该第1电极具有阻挡金属和上部电极，该阻挡金属在该IGBT区域和该高电阻区域与该基板的上表面接触，该上部电极设置于该阻挡金属之上，在该二极管区域与该基板的上表面接触，该p型扩散层与该阻挡金属之间的接触电阻比该阳极层与该上部电极之间的接触电阻大。
发明的效果
就本发明涉及的半导体装置而言，能够通过高电阻区域而防止电子从二极管区域流至IGBT区域。因此，能够防止骤回。
附图说明
图1是实施方式1涉及的半导体装置的剖面图。
图2是对比例涉及的半导体装置的剖面图。
图3是对骤回进行说明的图。
图4是表示单独地设置IGBT和二极管的情况下的单元面积与热阻的关系的图。
图5是对RC-IGBT的热的扩散进行说明的图。
图6是实施方式1的第1变形例涉及的半导体装置的俯视图。
图7是实施方式1的第2变形例涉及的半导体装置的俯视图。
图8是表示单元分割数与热阻的关系的图。
图9是实施方式1的第3变形例涉及的半导体装置的俯视图。
图10是实施方式2涉及的半导体装置的剖面图。
图11是实施方式3涉及的半导体装置的剖面图。
图12是实施方式4涉及的半导体装置的剖面图。
具体实施方式
参照附图，对本发明的实施方式涉及的半导体装置进行说明。对相同或者相应的结构要素标注相同的标号，有时省略重复说明。
实施方式1.
图1是实施方式1涉及的半导体装置100的剖面图。半导体装置100是内置了续流二极管的绝缘栅型双极晶体管。半导体装置100具有基板10、在基板10的上表面设置的第1电极20、在基板10的与上表面相反侧的面即背面设置的第2电极30。基板10具有IGBT区域40、二极管区域60、以及IGBT区域40与二极管区域60之间的高电阻区域50。
基板10具有n-漂移层11。在n-漂移层11的背面侧设置n缓冲层12。n缓冲层12以将后述的p集电极层47、n型扩散层57以及n+阴极层67覆盖的方式而形成于基板10的整面。
在IGBT区域40，在n-漂移层11的上表面侧设置p基极扩散层42。在IGBT区域40设置栅极电极43。栅极电极43从基板10的上表面延伸至与p基极扩散层42的下端相比更下方。在栅极电极43的周围设置栅极氧化膜44。
在基板10的上表面侧设置n+发射极扩散层45。n+发射极扩散层45形成得比p基极扩散层42浅。在IGBT区域40，n+发射极扩散层45设置于栅极电极43的两侧。另外，在基板10的上表面侧，在2个n+发射极扩散层45之间设置p+接触扩散层46。在IGBT区域40，在n缓冲层12的背面侧设置p集电极层47。
在二极管区域60，在n-漂移层11的上表面侧设置p阳极扩散层62。另外，在基板10的上表面侧设置p+接触扩散层66。p+接触扩散层66形成得比p阳极扩散层62浅。在二极管区域60设置栅极电极63。栅极电极63从基板10的上表面延伸至与p阳极扩散层62的下端相比更下方。在栅极电极63的周围设置栅极氧化膜。此外，栅极电极63与发射极短路，不进行动作。在二极管区域60，在n缓冲层12的背面侧设置n+阴极层67。
在高电阻区域50，基板10的上表面侧的构造与二极管区域60相同。在高电阻区域50，基板10在上表面侧具有p型扩散层52。p阳极扩散层62与p型扩散层52的杂质浓度和厚度相等。在高电阻区域50的上表面也可以设置p+接触扩散层66。在图1中，在高电阻区域50的整面配置有p+接触扩散层66。不限于此，p+接触扩散层66也可以配置于高电阻区域50的上表面中的一部分。在高电阻区域50，在n缓冲层12的背面侧设置n型扩散层57。n型扩散层57的杂质浓度比n+阴极层67低。
第1电极20在IGBT区域40、二极管区域60以及高电阻区域50具有与基板10的上表面接触的阻挡金属21。阻挡金属21是为了防止彼此扩散而设置的。阻挡金属例如由Ti形成。另外，在栅极电极43、63之上设置层间膜22。层间膜22例如由SiO2形成。在阻挡金属21和层间膜22之上设置上部电极23。上部电极23在IGBT区域40处是发射极电极，在二极管区域60处是阳极电极。上部电极23例如由AlSi形成。上部电极23也可以由Al形成。
第2电极30在IGBT区域40处是集电极(collector)电极(electrode)，在二极管区域60处是阴极电极。第2电极30例如由AlSi形成。第2电极30也可以由Al形成。
接下来，对使得n型扩散层57的杂质浓度比n+阴极层67低的方法进行说明。在基板10的背面，在对高电阻区域50和二极管区域60进行了离子注入之后，仅对二极管区域60再次进行离子注入。
另外，也可以在照相制版用掩模的与高电阻区域50对应的部分形成细的狭缝。通过狭缝而限制注入的离子的量，能够使n型扩散层57的杂质浓度比n+阴极层67低。在该方法中，能够通过一次照相制版而形成不同浓度的扩散层。因此，能够防止由追加照相制版工序造成的制造成本的上升。
就各层的杂质浓度而言，n+以及p+为大于或等于1013ion/cm2，n以及p为1013～1011ion/cm2，n-以及p-为小于或等于1011ion/cm2。另外，n+阴极层67的浓度与p集电极层47的浓度相比被设定得非常大。由此，能够实现功函数大的AlSi与n+阴极层67之间的欧姆接触。
图2是对比例涉及的半导体装置100a的剖面图。半导体装置100a在未设置高电阻区域50这一点上与半导体装置100不同。基板10的背面处的p集电极层47与n+阴极层67的边界和IGBT区域40与二极管区域60的边界一致。
图3是对骤回进行说明的图。在图3中为了便于说明，简化了半导体装置100a的构造。如果在二极管的动作时n+阴极层67与栅极反转层之间的距离近，则如箭头81所示，来自n+阴极层67的电子流向发射极电极，产生骤回。因此，有时二极管的正向电压降变大，半导体装置100a的损耗增大。
与此相对，在本实施方式中，n型扩散层57的杂质浓度比n+阴极层67低。因此，n型扩散层57与第2电极30之间的接触电阻比n+阴极层67与第2电极30之间的接触电阻大。另外，n型扩散层57与第2电极30之间的接触电阻比p集电极层47与第2电极30之间的接触电阻大。此时，高电阻区域50对IGBT以及二极管的任一者的动作都不做贡献。即，在IGBT区域40与二极管区域60之间形成不流过电流的不通电区域。
在本实施方式中，能够通过高电阻区域50而将n+阴极层67与栅极反转层的距离确保得大。因此，能够抑制在二极管的通电时电子从n+阴极层67流至发射极电极。同样地，能够抑制在IGBT的通电时电子从发射极电极流至n+阴极层67。因此，能够防止骤回，能够降低半导体装置100的损耗。
另外，高电阻区域50的宽度大于或等于基板10的厚度。高电阻区域50的宽度越大，越容易在二极管的通电时抑制从n+阴极层67流至发射极电极的电子。特别地，通过实验确认了以下情况，即，在高电阻区域50的宽度大于或等于晶片厚度的情况下，可靠地防止了骤回。这里，高电阻区域50的宽度与n型扩散层57的宽度相等。
图4是表示单独地设置IGBT和二极管的情况下的单元面积与热阻的关系的图。在将IGBT与二极管设置为彼此独立的芯片的情况下，通常，芯片的热阻由芯片面积和厚度决定。芯片面积即单元面积越大则热阻越小。因此，为了改善热阻，有时需要增大芯片面积。因此，有时妨碍具有IGBT的逆变器装置的小型化、轻量化以及低成本化。
另一方面，就RC-IGBT而言，IGBT单元和二极管单元形成于相同的半导体基板之上。因此，在IGBT单元进行动作时二极管单元能够对散热做出贡献，在二极管单元进行动作时IGBT单元能够对散热做出贡献。因此，与单独地设置IGBT和二极管的情况相比，能够改善热阻。
但是，在逆变器动作这样的连续动作时，有时在IGBT的动作时所产生的热完全地散热之前，二极管开始动作。此时，IGBT与二极管产生热干涉。因此，与稳态通电时相比，热阻有可能变大。
图5是对RC-IGBT的热的扩散进行说明的图。图5是RC-IGBT的稳态热的模拟结果。发热区域82表示形成有进行动作的元件的区块。不发热区域83表示形成有并未进行动作的元件的区块。虚线框所示的区域84表示来自发热源即发热区域82的热发生扩散的区域。在图5中，热发生扩散的区域84比发热源即发热区域82大。
与此相对，在本实施方式中，在IGBT区域40与二极管区域60之间设置电流不易流动的高电阻区域50。即，能够在半导体装置100形成不发热而仅对散热做出贡献的区域。由此，IGBT区域40和二极管区域60变得不易受到连续动作时的热干涉。因此，能够降低热阻，提高散热性。
与发热部的距离越大，热的影响越是降低。在本实施方式中，能够通过使高电阻区域50的宽度大于或等于基板10的厚度，从而在IGBT区域40和二极管区域60降低彼此的热的影响。
综上所述，在本实施方式中，能够抑制在IGBT与二极管之间的边界区域处产生的骤回等问题，并能够降低热阻。这里，与设置了高电阻区域50相应地，半导体装置100整体的有源区域减小。但是，根据上述效果，能够降低半导体装置100整体的损耗。
另外，通常，如果杂质浓度高的p层与二极管区域接触，则有时在恢复动作时空穴过剩地流入p层。由此，有可能产生恢复破坏。与此相对，在本实施方式中，p阳极扩散层62与p型扩散层52的杂质浓度和厚度相等。因此，能够防止恢复破坏。
本实施方式的半导体装置100例如被用作电力用半导体装置即功率器件。半导体装置100例如也可以在家电制品、电动汽车、铁路领域、可再生能源即太阳能发电或者风力发电的领域中使用。也可以使用半导体装置100构建逆变器电路，对感应电动机等感应性负载进行驱动。在由半导体装置100形成逆变器电路的情况下，二极管区域60作为用于对由感应性负载的反电动势产生的电流进行续流的续流二极管而起作用。
图6是实施方式1的第1变形例涉及的半导体装置200的俯视图。也可以如半导体装置200这样，形成IGBT区域40与二极管区域60交替配置的条带构造。在相邻的IGBT区域40与二极管区域60之间配置高电阻区域50。另外，在形成IGBT区域40、高电阻区域50以及二极管区域60的区域的周围设置终端区域70。
图7是实施方式1的第2变形例涉及的半导体装置300的俯视图。就半导体装置300而言，与半导体装置200相比，IGBT区域40和二极管区域60的宽度窄。就半导体装置300而言，与半导体装置200相比，单元分割数多。图8是表示单元分割数与热阻的关系的图。能够通过增加单元分割数而降低热阻。半导体装置300所包含的IGBT区域40、高电阻区域50以及二极管区域60的数量不限于图7所示的数量。
图9是实施方式1的第3变形例涉及的半导体装置400的俯视图。就半导体装置400而言，高电阻区域50将二极管区域60包围，IGBT区域40将高电阻区域50包围。作为IGBT区域40、高电阻区域50以及二极管区域60的布局，能够采用在IGBT区域40与二极管区域60之间配置有高电阻区域50的任意布局。另外，根据所需的散热性等，也可以使高电阻区域50的宽度比基板10的厚度小。
这些变形能够适当应用于以下的实施方式涉及的半导体装置。此外，关于以下的实施方式涉及的半导体装置，由于与实施方式1的共通点多，因而以与实施方式1的不同点为中心进行说明。
实施方式2.
图10是实施方式2涉及的半导体装置500的剖面图。在本实施方式中，高电阻区域50的构造与实施方式1不同。在半导体装置500未形成n型扩散层57。在基板10的背面侧，n+阴极层67设置于二极管区域60和高电阻区域50。
p基极扩散层42、p型扩散层52以及p阳极扩散层62的杂质浓度以及厚度相等。基板10在p基极扩散层42与阻挡金属21之间以及p阳极扩散层62与阻挡金属21之间具有p+接触扩散层46、66。p+接触扩散层46、66与p基极扩散层42、p型扩散层52以及p阳极扩散层62相比杂质浓度高。p+接触扩散层46、66与阻挡金属21接触。另外，高电阻区域50不具有p+接触扩散层46、66。因此，在高电阻区域50，与阻挡金属21接触的部分的杂质浓度比p+接触扩散层46、66的杂质浓度低。
p+接触扩散层46、66是用于降低接触电阻的层。通过形成高浓度的p+接触扩散层46、66，从而能够在基板10与功函数小的Ti之间形成欧姆接触。
在本实施方式中，选择性地配置p+接触扩散层46、66。因此，基板10中的与阻挡金属21接触的部分的杂质浓度在高电阻区域50比IGBT区域40以及二极管区域60低。因此，在高电阻区域50，在Ti电极即阻挡金属21与基板10之间不形成欧姆接触。即，在高电阻区域50，基板10与阻挡金属21之间的接触电阻比IGBT区域40以及二极管区域60大。因此，形成接触电阻大的高电阻区域50。因此，在本实施方式中，也能够得到防止骤回以及降低热阻的效果。
另外，高电阻区域50的宽度大于或等于基板10的厚度。这里，高电阻区域50的宽度是被p集电极层47与n+阴极层67的边界和二极管区域60的p+接触扩散层66夹着的区域的宽度。由此，能够进一步提高防止骤回以及降低热阻的效果。
实施方式3.
图11是实施方式3涉及的半导体装置600的剖面图。就半导体装置600而言，基板10的背面侧的构造以及第2电极630的构造与实施方式1不同。在二极管区域60，基板10在背面侧具有n+阴极层667。在高电阻区域50，基板10在背面侧具有n型扩散层657。n型扩散层657与n+阴极层667的杂质浓度以及厚度相等。
n型扩散层657和n+阴极层667的杂质浓度是1013～1014ion/cm2。n型扩散层657和n+阴极层667的杂质浓度比实施方式1的n+阴极层67的杂质浓度低。
第2电极30中的与p集电极层47以及n+阴极层667接触的电极631和与n型扩散层657接触的电极632由不同的材质形成。与p集电极层47以及n+阴极层667接触的电极631由NiSi形成。与n型扩散层657接触的电极632由AlSi形成。电极632也可以由Al形成。
通常，NiSi能够与低浓度的n层低电阻地接触。通过将n+阴极层667的杂质浓度设定得比通常的构造低，从而能够在p集电极层47以及n+阴极层667与第2电极630之间形成低电阻的接触。n+阴极层667的杂质浓度例如比n缓冲层12高，比n+发射极扩散层45低。
高电阻区域50的电极632由AlSi形成。通常，AlSi与低浓度的n层之间的接触电阻大。因此，n型扩散层657与电极632之间的接触电阻大。因此，n型扩散层657与第2电极630之间的接触电阻比n+阴极层667与第2电极630之间的接触电阻大。另外，n型扩散层657与第2电极630之间的接触电阻比p集电极层47与第2电极630之间的接触电阻大。因此，形成接触电阻大的高电阻区域50。因此，在本实施方式中，也能够得到防止骤回以及降低热阻的效果。
另外，高电阻区域50的宽度也可以大于或等于基板10的厚度。这里，高电阻区域50的宽度是电极632的宽度。由此，能够进一步提高防止骤回以及降低热阻的效果。
实施方式4.
图12是实施方式4涉及的半导体装置700的剖面图。就半导体装置700而言，基板10的上表面侧的构造和第1电极720的构造与实施方式2不同。在IGBT区域40，基板10在上表面侧具有p基极扩散层42。在二极管区域60，基板10在上表面侧具有p阳极扩散层762。在高电阻区域50，基板10在上表面侧具有p型扩散层752。p阳极扩散层762与p型扩散层752的杂质浓度比p基极扩散层42低。
第1电极720在IGBT区域40和高电阻区域50具有与基板10的上表面接触的阻挡金属21。另外，第1电极720具有在阻挡金属21之上设置的上部电极23。上部电极23在二极管区域60与基板10的上表面接触。
通常，如果使由Ti等形成的阻挡金属与低浓度的p-层接触，则接触电阻增大。因此，在本实施方式中，p型扩散层752与阻挡金属21之间的接触电阻变大。另一方面，在p阳极扩散层762的正上方未设置阻挡金属21。p阳极扩散层762与由AlSi形成的阳极电极即上部电极23接触。因此，能够防止二极管区域60处的接触电阻的增大。
综上所述，在本实施方式中，p型扩散层752与阻挡金属21之间的接触电阻比p阳极扩散层762与上部电极23之间的接触电阻大。因此，形成接触电阻大的高电阻区域50。在本实施方式中，基板10的上表面与第1电极20之间的接触电阻在高电阻区域50比IGBT区域40以及二极管区域60大。因此，能够得到防止骤回以及降低热阻的效果。
另外，高电阻区域50的宽度也可以大于或等于基板10的厚度。这里，高电阻区域50的宽度是被p集电极层47与n+阴极层67的边界和阻挡金属21的二极管区域60侧的端部夹着的区域的宽度。由此，能够进一步提高防止骤回以及降低热阻的效果。
另外，在本实施方式中，p阳极扩散层762的杂质浓度低。因此，能够降低恢复电流。因此，能够防止恢复破坏。
此外，在各实施方式中说明过的技术特征也可以适当地组合使用。例如，可以将实施方式1和2组合，也可以将实施方式3和4组合。
标号的说明
100、200、300、400、500、600、700半导体装置，10基板，20、720第1电极，21阻挡金属，23上部电极，30、630第2电极，631、632电极，40 IGBT区域，42 p基极扩散层，50高电阻区域，52、752 p型扩散层，57、657 n型扩散层，60二极管区域，62、762 p阳极扩散层，67、667 n+阴极层

Claims (10)

1.一种半导体装置，其特征在于，具有：
基板，其具有IGBT区域、二极管区域、以及所述IGBT区域与所述二极管区域之间的高电阻区域；
第1电极，其设置于所述基板的上表面；以及
第2电极，其设置于所述基板的与上表面相反侧的面即背面，
就所述高电阻区域而言，所述基板的上表面与所述第1电极之间的接触电阻或者所述基板的背面与所述第2电极之间的接触电阻比所述二极管区域大，
所述高电阻区域的宽度大于或等于所述基板的厚度。
2.根据权利要求1所述的半导体装置，其特征在于，
在所述二极管区域，所述基板在背面侧具有阴极层，
在所述高电阻区域，所述基板在背面侧具有n型扩散层，
所述n型扩散层的杂质浓度比所述阴极层低，
所述n型扩散层与所述第2电极之间的接触电阻比所述阴极层与所述第2电极之间的接触电阻大。
3.根据权利要求1所述的半导体装置，其特征在于，
在所述二极管区域，所述基板在背面侧具有阴极层，
在所述高电阻区域，所述基板在背面侧具有杂质浓度与所述阴极层相等的n型扩散层，
所述第2电极中的与所述阴极层接触的部分和与所述n型扩散层接触的部分由不同的材质形成，
所述n型扩散层与所述第2电极之间的接触电阻比所述阴极层与所述第2电极之间的接触电阻大。
4.根据权利要求3所述的半导体装置，其特征在于，
所述第2电极中的与所述阴极层接触的部分由NiSi形成，
所述第2电极中的与所述n型扩散层接触的部分由AlSi形成。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述第1电极在所述IGBT区域、所述二极管区域以及所述高电阻区域具有与所述基板的上表面接触的阻挡金属，
所述基板中的与所述阻挡金属接触的部分的杂质浓度在所述高电阻区域比所述IGBT区域以及所述二极管区域低，
在所述高电阻区域，所述基板与所述阻挡金属之间的接触电阻比所述二极管区域大。
6.根据权利要求5所述的半导体装置，其特征在于，
在所述IGBT区域，所述基板在上表面侧具有基极层，
在所述二极管区域，所述基板在上表面侧具有阳极层，
在所述高电阻区域，所述基板在上表面侧具有p型扩散层，
所述基极层、所述阳极层和所述p型扩散层的杂质浓度相等，
所述基板在所述基极层与所述阻挡金属之间以及所述阳极层与所述阻挡金属之间具有与所述阳极层相比杂质浓度高、与所述阻挡金属接触的接触层，
在所述高电阻区域，与所述阻挡金属接触的部分的杂质浓度比所述接触层的杂质浓度低。
7.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
在所述IGBT区域，所述基板在上表面侧具有基极层，
在所述二极管区域，所述基板在上表面侧具有阳极层，
在所述高电阻区域，所述基板在上表面侧具有p型扩散层，
所述阳极层与所述p型扩散层的杂质浓度比所述基极层低，
所述第1电极具有阻挡金属和上部电极，该阻挡金属在所述IGBT区域和所述高电阻区域与所述基板的上表面接触，该上部电极设置于所述阻挡金属之上，在所述二极管区域与所述基板的上表面接触，
所述p型扩散层与所述阻挡金属之间的接触电阻比所述阳极层与所述上部电极之间的接触电阻大。
8.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
在所述二极管区域，所述基板在上表面侧具有阳极层，
在所述高电阻区域，所述基板在上表面侧具有p型扩散层，
所述阳极层与所述p型扩散层的杂质浓度和厚度相等。
9.一种半导体装置，其特征在于，具有：
基板，其具有IGBT区域、二极管区域、以及所述IGBT区域与所述二极管区域之间的高电阻区域；
第1电极，其设置于所述基板的上表面；以及
第2电极，其设置于所述基板的与上表面相反侧的面即背面，
在所述二极管区域，所述基板在背面侧具有阴极层，
在所述高电阻区域，所述基板在背面侧具有杂质浓度与所述阴极层相等的n型扩散层，
所述第2电极中的与所述阴极层接触的部分和与所述n型扩散层接触的部分由不同的材质形成，
所述n型扩散层与所述第2电极之间的接触电阻比所述阴极层与所述第2电极之间的接触电阻大。
10.一种半导体装置，其特征在于，具有：
基板，其具有IGBT区域、二极管区域、以及所述IGBT区域与所述二极管区域之间的高电阻区域；
第1电极，其设置于所述基板的上表面；以及
第2电极，其设置于所述基板的与上表面相反侧的面即背面，
在所述IGBT区域，所述基板在上表面侧具有基极层，
在所述二极管区域，所述基板在上表面侧具有阳极层，
在所述高电阻区域，所述基板在上表面侧具有p型扩散层，
所述阳极层和所述p型扩散层的杂质浓度比所述基极层低，
所述第1电极具有阻挡金属和上部电极，该阻挡金属在所述IGBT区域和所述高电阻区域与所述基板的上表面接触，该上部电极设置于所述阻挡金属之上，在所述二极管区域与所述基板的上表面接触，
所述p型扩散层与所述阻挡金属之间的接触电阻比所述阳极层与所述上部电极之间的接触电阻大。
CN201880100188.3A 2018-12-19 2018-12-19 半导体装置 Active CN113169226B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/046801 WO2020129186A1 (ja) 2018-12-19 2018-12-19 半導体装置

Publications (2)

Publication Number Publication Date
CN113169226A true CN113169226A (zh) 2021-07-23
CN113169226B CN113169226B (zh) 2024-05-31

Family

ID=71101119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880100188.3A Active CN113169226B (zh) 2018-12-19 2018-12-19 半导体装置

Country Status (5)

Country Link
US (1) US11374091B2 (zh)
JP (1) JP7131632B2 (zh)
CN (1) CN113169226B (zh)
DE (1) DE112018008221T5 (zh)
WO (1) WO2020129186A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022056498A (ja) 2020-09-30 2022-04-11 三菱電機株式会社 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312389A (ja) * 1996-05-21 1997-12-02 Toyo Electric Mfg Co Ltd 逆導通形半導体装置
JPH11274516A (ja) * 1998-03-18 1999-10-08 Toshiba Corp 電力用半導体装置
JP2011134998A (ja) * 2009-12-25 2011-07-07 Toyota Motor Corp 半導体装置
JP2012156564A (ja) * 2008-12-24 2012-08-16 Denso Corp 半導体装置
CN103681665A (zh) * 2012-09-24 2014-03-26 株式会社东芝 半导体装置
JP2016058654A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置
US20170084610A1 (en) * 2015-09-17 2017-03-23 Denso Corporation Semiconductor device
CN107833914A (zh) * 2016-09-15 2018-03-23 富士电机株式会社 半导体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5157201B2 (ja) 2006-03-22 2013-03-06 株式会社デンソー 半導体装置
JP5103830B2 (ja) 2006-08-28 2012-12-19 三菱電機株式会社 絶縁ゲート型半導体装置
DK2249392T3 (da) 2009-04-29 2020-08-17 Abb Power Grids Switzerland Ag Omvendt ledende halvlederenhed
WO2011125156A1 (ja) * 2010-04-02 2011-10-13 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
JP5742711B2 (ja) 2011-12-28 2015-07-01 株式会社デンソー 半導体装置
JP5724887B2 (ja) 2012-01-16 2015-05-27 トヨタ自動車株式会社 半導体装置
WO2019111572A1 (ja) * 2017-12-06 2019-06-13 富士電機株式会社 半導体装置
US10566449B2 (en) * 2018-04-20 2020-02-18 Duet Microelectronics, Inc. Dual-operation depletion/enhancement mode high electron mobility transistor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312389A (ja) * 1996-05-21 1997-12-02 Toyo Electric Mfg Co Ltd 逆導通形半導体装置
JPH11274516A (ja) * 1998-03-18 1999-10-08 Toshiba Corp 電力用半導体装置
JP2012156564A (ja) * 2008-12-24 2012-08-16 Denso Corp 半導体装置
JP2011134998A (ja) * 2009-12-25 2011-07-07 Toyota Motor Corp 半導体装置
CN103681665A (zh) * 2012-09-24 2014-03-26 株式会社东芝 半导体装置
JP2016058654A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置
US20170084610A1 (en) * 2015-09-17 2017-03-23 Denso Corporation Semiconductor device
CN107833914A (zh) * 2016-09-15 2018-03-23 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
WO2020129186A1 (ja) 2020-06-25
JP7131632B2 (ja) 2022-09-06
US11374091B2 (en) 2022-06-28
CN113169226B (zh) 2024-05-31
DE112018008221T5 (de) 2021-09-02
JPWO2020129186A1 (ja) 2021-10-28
US20210296444A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
JP4791704B2 (ja) 逆導通型半導体素子とその製造方法
KR100838651B1 (ko) 반도체장치 및 그 제조방법
JP6144510B2 (ja) 半導体装置の製造方法
JP6824135B2 (ja) 半導体装置及びその製造方法
JP2004363328A (ja) 半導体装置およびその製造方法
US11322604B2 (en) Semiconductor device and manufacturing method thereof
JP4910894B2 (ja) 半導体装置の製造方法および半導体装置
JP7192968B2 (ja) 半導体装置
JP5017850B2 (ja) 電力用半導体装置およびそれを用いた電力変換装置
JP6598756B2 (ja) 電力用半導体装置およびその製造方法
CN113169226B (zh) 半导体装置
CN108735737B (zh) 半导体装置及半导体装置的制造方法
JP3695249B2 (ja) 半導体装置及びそれを用いた電力変換装置
KR101534104B1 (ko) 반도체 소자
CN114342089A (zh) 碳化硅半导体装置以及电力变换装置
JP7503612B2 (ja) 半導体装置および電力変換装置
JP7524589B2 (ja) 半導体装置
JP7396000B2 (ja) 炭化珪素半導体装置
JP6561496B2 (ja) 半導体装置
CN117178370A (zh) 半导体装置以及使用它的电力变换装置、半导体装置的制造方法
JPH05114736A (ja) 絶縁ゲート型バイポーラトランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant