JP2011134998A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011134998A
JP2011134998A JP2009295255A JP2009295255A JP2011134998A JP 2011134998 A JP2011134998 A JP 2011134998A JP 2009295255 A JP2009295255 A JP 2009295255A JP 2009295255 A JP2009295255 A JP 2009295255A JP 2011134998 A JP2011134998 A JP 2011134998A
Authority
JP
Japan
Prior art keywords
region
igbt
layer
semiconductor substrate
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009295255A
Other languages
English (en)
Other versions
JP5487956B2 (ja
Inventor
Akitaka Soeno
明高 添野
Kazutoshi Nakamura
和俊 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2009295255A priority Critical patent/JP5487956B2/ja
Publication of JP2011134998A publication Critical patent/JP2011134998A/ja
Application granted granted Critical
Publication of JP5487956B2 publication Critical patent/JP5487956B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】IGBTとダイオードを有しており、短絡耐量が高い半導体装置を提供する。
【解決手段】ダイオード領域20とIGBT領域40を有する半導体基板12を備える半導体装置10。ダイオード領域20内のカソード領域30と、IGBT領域40内のコレクタ領域52は隣接している。半導体基板12の上面には、アノード領域26と導通しているアノード電極22と、エミッタ領域44及びボディ領域46と導通しているエミッタ電極42が形成されている。アノード電極22上からエミッタ電極42上に亘ってはんだ層96が形成されている。カソード領域30とコレクタ領域52の境界部72の上方の半導体基板12の上面と前記境界部72の上方のはんだ層96との間に、絶縁層90、92、94が形成されている。
【選択図】図1

Description

本発明は、ダイオード領域とIGBT領域を有する半導体基板を備える半導体装置に関する。
特許文献1には、同一の半導体基板にダイオードとIGBTが形成された半導体装置が開示されている。ダイオードのドリフト領域とIGBTのドリフト領域は、ダイオードとIGBTとの境界部においてつながっている。
特開2008−235405号公報
IGBTがオンしているときに、IGBTに接続されている負荷が短絡すると、IGBTに過電流が流れる。例えば、モータ駆動用のインバータ装置に使用されるIGBTでは、モータがロックすると、モータが短絡状態となる。このため、IGBTに、過電圧が印加され、過電流が流れる。IGBTに一定時間以上継続して過電流が流れるとIGBTが破損する。一般的に、IGBTには、負荷短絡状態(過電流が流れている状態)に耐えることができる時間が長いことが要求される(以下では、この特性を短絡耐量という)。短絡耐量を向上させる技術として、IGBTの電極上にはんだ層を形成する技術が知られている。はんだ層を形成することで、IGBTの半導体基板の放熱性を向上させて半導体基板の温度上昇を抑制することができる。これによって、IGBTの短絡耐量を向上させることができる。
特許文献1の半導体装置のようにIGBTとダイオードが同一基板に形成されている半導体装置では、IGBTに過電流が流れている場合に、IGBTのドリフト領域中のホールの一部がダイオードのドリフト領域中に流入する。すなわち、ダイオードのドリフト領域のうちのIGBTとダイオードの境界近傍の部分にも高い電流が流れる。ダイオードのドリフト領域中に存在するホールは少ないので、ダイオードのドリフト領域では十分に伝導度変調効果が生じていない。すなわち、ダイオードのドリフト領域は電気抵抗が高い。このように電気抵抗が高いダイオードのドリフト領域に高い電流が流れるので、この領域で発熱が生じる。このような局所的な発熱が生じる場合、電極上にはんだ層を形成したとしても半導体基板の温度上昇を十分に抑制することはできない。このため、IGBTとダイオードが同一基板に形成されている半導体装置では、負荷短絡時にIGBTとダイオードの境界部分が高温となり、短絡耐量が低いという問題があった。
本発明は上記の課題に鑑みて創作されたものである。本発明は、IGBTとダイオードを有しており、短絡耐量が高い半導体装置を提供する。
本発明の半導体装置は、ダイオード領域とIGBT領域を有する半導体基板を備えている。ダイオード領域内には、アノード領域と、ダイオードドリフト領域と、カソード領域が形成されている。アノード領域は、p型であり、半導体基板の上面を含む範囲に形成されている。ダイオードドリフト領域は、n型であり、アノード領域の下側に形成されている。カソード領域は、n型であり、ダイオードドリフト領域よりn型不純物濃度が高く、半導体基板の下面を含むダイオードドリフト領域の下側の範囲に形成されている。IGBT領域内には、エミッタ領域と、ボディ領域と、IGBTドリフト領域と、コレクタ領域と、ゲート電極が形成されている。エミッタ領域は、n型であり、半導体基板の上面を含む範囲に形成されている。ボディ領域は、p型であり、半導体基板の上面を含む範囲及びエミッタ領域の下側の範囲に形成されており、エミッタ領域に接している。IGBTドリフト領域は、n型であり、ボディ領域の下側に形成されており、ボディ領域によってエミッタ領域から分離されている。コレクタ領域は、p型であり、半導体基板の下面を含むIGBTドリフト領域の下側の範囲に形成されている。ゲート電極は、エミッタ領域とIGBTドリフト領域を分離している範囲のボディ領域に絶縁膜を介して対向している。カソード領域とコレクタ領域は隣接している。半導体基板の上面には、アノード領域と導通しているアノード電極と、エミッタ領域及びボディ領域と導通しているエミッタ電極が形成されている。アノード電極上からエミッタ電極上に亘ってはんだ層が形成されている。カソード領域とコレクタ領域の境界部の上方の半導体基板の上面と前記境界部の上方のはんだ層との間に、絶縁層が形成されている。
なお、前記絶縁層は、前記境界部の上方の半導体基板の上面に接するように形成されていてもよい。または、前記境界部の上方の半導体基板の上面に接する位置においてアノード電極とエミッタ電極が繋がっており、その電極上に前記絶縁層が形成されていてもよい。
この半導体装置では、アノード電極とエミッタ電極がはんだ層に覆われているので、半導体基板で発熱が生じても、半導体基板からはんだ層に熱が伝導する。したがって、半導体基板の温度上昇が抑制される。さらに、この半導体装置では、カソード領域とコレクタ領域の境界部の上方の半導体基板の上面と前記境界部の上方のはんだ層との間に、絶縁層が形成されている。すなわち、前記境界部の上方では、半導体基板がはんだ層に直接導通していない。したがって、IGBTがオンしたときに、前記境界部近傍の領域(すなわち、ダイオードドリフト領域とIGBTドリフト領域の境界部近傍の領域)に電流が流れ難い。このため、IGBTに過電流が流れたときに、ダイオード領域とIGBT領域の境界部で発熱が生じることが抑制される。このため、この半導体装置は短絡耐量が高い。
上述した半導体装置においては、前記絶縁層が半導体基板の上面に接しており、アノード電極とエミッタ電極が、前記絶縁層によって分離されていることが好ましい。
このような構成によれば、ダイオード領域とIGBT領域の境界部に電流がより流れ難くなる。これによって、ダイオード領域とIGBT領域の境界部における発熱をより抑制することができる。
上述した半導体装置においては、半導体基板には、カソード領域とコレクタ領域の境界部の上方であって、半導体基板の上面からアノード領域及びボディ領域よりも深い深さまでの範囲に、p型の分離領域が形成されていることが好ましい。そして、前記絶縁層は、分離領域の上面を覆っていることが好ましい。
実施例1の半導体装置の縦断面図。 実施例2の半導体装置の縦断面図。 実施例1の変形例の半導体装置の縦断面図。 実施例2の変形例の半導体装置の縦断面図。
(半導体装置の構造)
図1は、実施例1に係る半導体装置10の断面図を示している。図1に示すように、半導体装置10は、半導体基板12と、半導体基板12の上面及び下面に形成されている金属層及び絶縁層等を備えている。半導体基板12には、ダイオード領域20とIGBT領域40が形成されている。
ダイオード領域20内の半導体基板12の上面には、アノード電極22が形成されている。IGBT領域40内の半導体基板12の上面には、エミッタ電極42が形成されている。半導体基板12の下面には、共通電極60が形成されている。
ダイオード領域20には、アノード層26、ダイオードドリフト層28、カソード層30が形成されている。
アノード層26は、アノードコンタクト領域26aと低濃度アノード層26bにより構成されている。
アノードコンタクト領域26aは、p型の領域であり、その不純物濃度は高い。アノードコンタクト領域26aは、半導体基板12の上面を含む範囲に島状に形成されている。アノードコンタクト領域26aは、アノード電極22に対してオーミック接続されている。
低濃度アノード層26bは、p型の領域である。低濃度アノード層26bの不純物濃度は、アノードコンタクト領域26aの不純物濃度より低い。低濃度アノード層26bは、アノードコンタクト領域26aの下側及び側方に形成されており、アノードコンタクト領域26aを覆っている。
ダイオードドリフト層28は、n型の領域であり、その不純物濃度は低い。ダイオードドリフト層28は、低濃度アノード層26bの下側に形成されている。
カソード層30は、n型の領域である。カソード層30の不純物濃度は、ダイオードドリフト層28の不純物濃度よりも高い。カソード層30は、ダイオードドリフト層28の下側に形成されている。カソード層30は、半導体基板12の下面を含む範囲に形成されており、共通電極60に対してオーミック接続されている。
ダイオード領域20には、アノード層26、ダイオードドリフト層28、カソード層30によってダイオードが形成されている。以下では、ダイオード領域20に形成されているダイオードを、ダイオード20という。
IGBT領域40には、エミッタ領域44、ボディ層46、IGBTドリフト層50、コレクタ層52、及び、ゲート電極54等が形成されている。
IGBT領域40内の半導体基板12の上面には、複数のトレンチが形成されている。各トレンチの内面には、ゲート絶縁膜56が形成されている。各トレンチの内部に、ゲート電極54が形成されている。ゲート電極54の上面は絶縁膜58により覆われている。絶縁膜58によって、ゲート電極54は、エミッタ電極42から絶縁されている。
エミッタ領域44は、n型の領域であり、その不純物濃度は高い。エミッタ領域44は、半導体基板12の上面を含む範囲に島状に形成されている。エミッタ領域44は、ゲート絶縁膜56に接する範囲に形成されている。エミッタ領域44は、エミッタ電極42に対してオーミック接続されている。
ボディ層46は、ボディコンタクト領域46aと低濃度ボディ層46bを備えている。
ボディコンタクト領域46aは、p型の領域であり、その不純物濃度は高い。ボディコンタクト領域46aは、半導体基板12の上面を含む範囲に島状に形成されている。ボディコンタクト領域46aは、2つのエミッタ領域44の間に形成されている。ボディコンタクト領域46aは、エミッタ電極42に対してオーミック接続されている。
低濃度ボディ層46bは、p型の領域である。低濃度ボディ層46bの不純物濃度は、ボディコンタクト領域46aよりも低い。低濃度ボディ層46bは、エミッタ領域44及びボディコンタクト領域46aの下側に形成されている。低濃度ボディ層46bによって、エミッタ領域44がIGBTドリフト層50から分離されている。ゲート電極54は、エミッタ領域44とIGBTドリフト層50を分離している範囲の低濃度ボディ層46bにゲート絶縁膜56を介して対向している。
IGBTドリフト層50は、n型の領域である。IGBTドリフト層50は、ボディ層46の下側に形成されている。IGBTドリフト層50は、ドリフト層50aとバッファ層50bを備えている。
ドリフト層50aは、ボディ層46の下側に形成されている。ドリフト層50aの不純物濃度は、ダイオードドリフト層28と略等しい。ドリフト層50aは、ダイオードドリフト層28と連続する層である。
バッファ層50bは、ドリフト層50aの下側に形成されている。バッファ層50bは、ドリフト層50aよりも不純物濃度が高い。
コレクタ層52は、p型の領域であり、その不純物濃度は高い。コレクタ層52は、IGBTドリフト層50の下側に形成されている。コレクタ層52は、半導体基板12の下面を含む範囲に形成されており、共通電極60に対してオーミック接続されている。
IGBT領域40には、エミッタ領域44、ボディ層46、IGBTドリフト層50、コレクタ層52、及び、ゲート電極54によって、IGBTが形成されている。以下では、IGBT領域40に形成されているIGBTを、IGBT40という。
ダイオード領域20とIGBT領域40の間の半導体基板12の上面を含む範囲には、分離領域70が形成されている。分離領域70は、p型の領域である。分離領域70の不純物濃度は、低濃度アノード層26b及び低濃度ボディ層46bの不純物濃度より高い。分離領域70は、ダイオード領域20側で低濃度アノード層26bに接している。分離領域70は、IGBT領域40側で、ボディ層46に接している。分離領域70の下端は、ゲート電極54の下端よりも深い位置にある。
ダイオード領域20のカソード層30は、分離領域70の下部まで延出されており、IGBT領域40のコレクタ層52は、分離領域70の下部まで延出されている。カソード層30は、分離領域70の下側で、コレクタ層52と接している。すなわち、カソード層30とコレクタ層52の境界72が、分離領域70の下側に位置している。
分離領域70の下側では、ダイオードドリフト層28とIGBTドリフト層50が繋がっている。すなわち、ダイオードドリフト層28とIGBTドリフト層50は、連続するn型の層である。以下では、ダイオードドリフト層28とIGBTドリフト層50が連続している領域(すなわち、境界72の上部のn型領域)を、ドリフト層62という場合がある。
分離領域70上には、絶縁膜90(SiO膜)が形成されている。絶縁膜90上には、ゲート配線88が形成されている。ゲート配線88は、図示しない箇所で各ゲート電極54に接続されている。ゲート配線88は、絶縁膜92に覆われている。絶縁膜92は、NSG(nondoped silicate glass)、BPSG(borophosphosilicate glass)、SInSiN(semi−insulating silicon nitride)等、または、これらの積層体により構成されている。絶縁膜92上は、絶縁膜94に覆われている。絶縁膜94は、ポリイミドにより構成されている。分離領域70上の絶縁膜90、92、94によって、アノード電極22がエミッタ電極42から分離されている。
アノード電極22の表面、絶縁膜94、及び、エミッタ電極42の表面は、はんだ層96に覆われている。はんだ層96上には、金属ブロック98が存在している。すなわち、アノード電極22とエミッタ電極42は、はんだ層96によって、金属ブロック98に接合されている。アノード電極22とエミッタ電極42は、はんだ層96を介して導通している。
(半導体装置10の動作)
最初に、ダイオード20の動作について説明する。アノード電極22と共通電極60の間に、アノード電極22がプラスとなる電圧(すなわち、順電圧)が印加されると、ダイオード20がオンする。すなわち、アノード電極22から、共通電極60に向かって電流が流れる。
次に、IGBT40の動作について説明する。エミッタ電極42と共通電極60の間に共通電極60がプラスとなる電圧が印加された状態において、ゲート電極54にオン電位が印加されると、IGBT40がオンする。すなわち、ゲート電極54へのオン電位の印加によって、ボディ層46のゲート絶縁膜56に接している領域に電子が集まり、チャネルが形成される。すると、エミッタ電極42から、エミッタ領域44、チャネル、IGBTドリフト層50、及び、コレクタ層52を経由して、共通電極60に向かって電子が流れる。同時に、共通電極60から、コレクタ層52、IGBTドリフト層50、及び、ボディ層46を経由して、エミッタ電極42に向かってホールが流れる。すなわち、共通電極60からエミッタ電極42に向かって電流が流れる。IGBTドリフト層50内には電子とホールが存在している状態となるので、IGBTドリフト層50の電気抵抗は伝導度変調現象により低下する。したがって、電流が流れる際にIGBT40で発生する損失は小さい。
IGBT40に接続されている負荷(例えば、モータ等)が短絡した場合等には、IGBT40に過電圧が印加される。オン状態にあるIGBT40に過電圧が印加されると、IGBT40に過電流が流れる。このとき、IGBTドリフト層50は伝導度変調効果により低抵抗化されているので、IGBTドリフト層50に高い電流が流れてもそれほど発熱は生じない。
一方、IGBT領域40とダイオード領域20との間のドリフト層62にはホールがほとんど存在しないため、ドリフト層62の電気抵抗は高い。このため、ドリフト層62に高い電流が流れれば、ドリフト層62が局所的に高温となる。
しかしながら、ドリフト層62の上方の分離領域70の表面は絶縁膜90〜94に覆われている。このため、IGBT40に過電圧が印加されても、分離領域70には高い電流が流れ難い。すなわち、分離領域70の下部のドリフト層62には高い電流は流れない。これによって、ドリフト層62が温度上昇することが抑制されている。
また、エミッタ電極42とアノード電極22は、はんだ層96によって金属ブロック98に接合されている。このため、半導体基板12で生じた熱は、はんだ層96を介して金属ブロック98に伝導する。このように、はんだ層96及び金属ブロック98によって、半導体基板12の放熱が促進される。これによっても、半導体基板12の温度上昇が抑制される。
以上に説明したように、半導体装置10では、カソード層30とコレクタ層52の境界72の上方の分離領域70の上面が絶縁膜90〜94に覆われているので、IGBT40に過電流が流れても、ダイオード領域20とIGBT領域40の間のドリフト層62に電流が流れ難い。このため、ドリフト層62は温度上昇し難い。さらに、はんだ層96と金属ブロック98によって、半導体基板12全体の温度上昇が抑制される。したがって、半導体装置10は、短絡耐量が高い。
(半導体装置の構造)
図2は、実施例2に係る半導体装置100の断面図を示している。実施例2に係る半導体装置100では、半導体基板112の上面側全体に亘って、IGBTの構造が形成されている。すなわち、半導体基板112の上面側に、エミッタ領域144、ボディ層146(すなわち、ボディコンタクト領域146a及び低濃度ボディ層146b)、及び、ゲート電極154が形成されている。ボディ層146の下側には、ドリフト層150(すなわち、ドリフト層150a及びバッファ層150b)が形成されている。半導体装置100の半導体基板112の下面を含む範囲には、カソード層130とコレクタ層152が互いに隣接して形成されている。カソード層130が形成されている範囲の半導体基板112は、ダイオードとして機能するダイオード領域120である。すなわち、ダイオード領域120内には、ボディ層146とドリフト層150とカソード層130によって、ダイオードが形成されている。一方、コレクタ層152が形成されている範囲の半導体基板112は、IGBTとして機能するIGBT領域140である。すなわち、IGBT領域140には、エミッタ領域144、ボディ層146、ドリフト層150、コレクタ層152、及び、ゲート電極154によってIGBTが形成されている。
半導体装置100では、ダイオード領域120からIGBT領域140に亘って、半導体基板112の上面に共通電極122が形成されている。すなわち、半導体装置100では、ダイオードのアノード電極とIGBTのエミッタ電極が分離されておらず、共通化されている。半導体基板112の下面には、共通電極160が形成されている。
カソード層130とコレクタ層152の境界172の上方の共通電極122の表面には、絶縁膜192が形成されている。絶縁膜192は、NSG、BPSG、SInSiN等、または、これらの積層体により構成されている。絶縁膜192上は、絶縁膜194に覆われている。絶縁膜194は、ポリイミドにより構成されている。
共通電極122の表面、及び、絶縁膜194の表面は、はんだ層196に覆われている。はんだ層196上には、金属ブロック198が存在している。すなわち、共通電極122は、はんだ層196によって、金属ブロック198に接合されている。
(半導体装置100の動作)
ダイオード領域120内のダイオードは、実施例1の半導体装置10と同様に動作する。
一方、IGBT領域140内のIGBTは、以下のように動作する。共通電極122と共通電極160の間に共通電極160がプラスとなる電圧が印加された状態においてゲート電極154にオン電位が印加されると、IGBT領域140内のボディ層146にチャネルが形成され、IGBT領域140内のIGBTがオンする。すなわち、IGBT領域140内のドリフト層150aが伝導度変調効果により低抵抗化し、IGBT領域140内を共通電極160から共通電極122に向かって電流が流れる。
また、このとき、ダイオード領域120内のゲート電極154にもオン電位が印加されるので、ダイオード領域120内のボディ層146にもチャネルが形成される。しかしながら、ダイオード領域120内のドリフト層150aにはホールがほとんど流入しないため、伝導度変調効果がほとんど生じない。したがって、ダイオード領域120には電流がほとんど流れない。
実施例2の半導体装置100のIGBTに接続されている負荷(例えば、モータ等)が短絡した場合等には、IGBTに過電圧が印加される。オン状態にあるIGBTに過電圧が印加されると、IGBTに過電流が流れる。このとき、IGBT領域140内のドリフト層150aは、伝導度変調効果により低抵抗化されているので、高い電流が流れてもそれほど発熱は生じない。
一方、IGBT領域140とダイオード領域120との間のドリフト層150a(境界172の上部近傍のドリフト層150a)にはホールがあまり存在しないため、境界172の上部近傍のドリフト層150aの電気抵抗は高い。したがって、境界172の上部近傍のドリフト層150aに高い電流が流れれば、局所的に温度上昇が生じてしまう。
しかしながら、半導体装置100では、境界172の上方の共通電極122の上面が絶縁膜192に覆われており、はんだ層196に直接接合されていない。共通電極122は厚さが薄く、また、絶縁膜192に覆われている共通電極122からはんだ層196までの電流経路が長いため、絶縁膜192に覆われている共通電極122には、その他の範囲の共通電極122に比べて、電流が流れ難い。このため、境界172の上部のドリフト層150aには高い電流は流れない。これによって、境界172の上部のドリフト層150aが温度上昇することが抑制される。
以上に説明したように、実施例2の半導体装置100でも、IGBTに過電流が流れたときに、ダイオード領域120とIGBT領域140の境界部のドリフト領域の発熱を抑制することができる。さらに、はんだ層196と金属ブロック198によって、半導体基板112全体の温度上昇が抑制される。したがって、半導体装置100は、短絡耐量が高い。
なお、ダイオード領域内のドリフト層には、図3、4に示すように、キャリアライフタイム制御領域39、139が形成されていてもよい。キャリアライフタイム制御領域は、半導体基板中に荷電粒子を打ち込むことによって結晶欠陥を形成下領域である。キャリアライフタイム制御領域は、キャリアの再結合中心として機能する。キャリアライフタイム制御領域を形成することで、ダイオードのリカバリサージ電流を抑制することができる。
また、ボディ層は、図3に示すように、n型のホールストッパ層48によって、上部ボディ層46と下部ボディ層49に分離されていてもよい。このように、ホールストッパ層48を設けることで、IGBTのオン時に、ホールが上部ボディ層46に向かって流れることが抑制される。これによって、ドリフト層50a内のホール濃度をより高くし、ドリフト層50aで生じる損失をより低減することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体装置
12:半導体基板
20:ダイオード領域
22:アノード電極
26:アノード層
26a:アノードコンタクト領域
26b:低濃度アノード層
28:ダイオードドリフト層
30:カソード層
39:ダイオードキャリアライフタイム制御領域
40:IGBT領域
42:エミッタ電極
44:エミッタ領域
46:ボディ層
46a:ボディコンタクト領域
46b:低濃度ボディ層
50:IGBTドリフト層
50a:ドリフト層
50b:バッファ層
52:コレクタ層
54:ゲート電極
56:ゲート絶縁膜
58:絶縁膜
60:共通電極
62:ドリフト層
70:分離領域
72:境界
88:ゲート配線
90:絶縁膜
92:絶縁膜
94:絶縁膜
96:はんだ層
98:金属ブロック

Claims (3)

  1. ダイオード領域とIGBT領域を有する半導体基板を備える半導体装置であって、
    ダイオード領域内には、
    p型であり、半導体基板の上面を含む範囲に形成されているアノード領域と、
    n型であり、アノード領域の下側に形成されているダイオードドリフト領域と、
    n型であり、ダイオードドリフト領域よりn型不純物濃度が高く、半導体基板の下面を含むダイオードドリフト領域の下側の範囲に形成されているカソード領域、
    が形成されており、
    IGBT領域内には、
    n型であり、半導体基板の上面を含む範囲に形成されているエミッタ領域と、
    p型であり、半導体基板の上面を含む範囲及びエミッタ領域の下側の範囲に形成されており、エミッタ領域に接しているボディ領域と、
    n型であり、ボディ領域の下側に形成されており、ボディ領域によってエミッタ領域から分離されているIGBTドリフト領域と、
    p型であり、半導体基板の下面を含むIGBTドリフト領域の下側の範囲に形成されているコレクタ領域と、
    エミッタ領域とIGBTドリフト領域を分離している範囲のボディ領域に絶縁膜を介して対向しているゲート電極、
    が形成されており、
    半導体基板の上面には、アノード領域と導通しているアノード電極と、エミッタ領域及びボディ領域と導通しているエミッタ電極が形成されており、
    アノード電極上からエミッタ電極上に亘ってはんだ層が形成されており、
    カソード領域とコレクタ領域の境界部の上方の半導体基板の上面と前記境界部の上方のはんだ層との間に、絶縁層が形成されている、
    ことを特徴とする半導体装置。
  2. 前記絶縁層が半導体基板の上面に接しており、
    アノード電極とエミッタ電極が、前記絶縁層によって分離されていることを特徴とする請求項1に記載の半導体装置。
  3. 半導体基板には、カソード領域とコレクタ領域の境界部の上方であって、半導体基板の上面からアノード領域及びボディ領域よりも深い深さまでの範囲に、p型の分離領域が形成されており、
    前記絶縁層は、分離領域の上面を覆っていることを特徴とする請求項2に記載の半導体装置。
JP2009295255A 2009-12-25 2009-12-25 半導体装置 Active JP5487956B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009295255A JP5487956B2 (ja) 2009-12-25 2009-12-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009295255A JP5487956B2 (ja) 2009-12-25 2009-12-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2011134998A true JP2011134998A (ja) 2011-07-07
JP5487956B2 JP5487956B2 (ja) 2014-05-14

Family

ID=44347380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009295255A Active JP5487956B2 (ja) 2009-12-25 2009-12-25 半導体装置

Country Status (1)

Country Link
JP (1) JP5487956B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059236B2 (en) 2012-11-06 2015-06-16 Kabushiki Kaisha Toshiba Semiconductor device
WO2016098199A1 (ja) * 2014-12-17 2016-06-23 三菱電機株式会社 半導体装置
CN107086217A (zh) * 2016-02-16 2017-08-22 富士电机株式会社 半导体装置
JP2017147435A (ja) * 2016-02-16 2017-08-24 富士電機株式会社 半導体装置
CN112054019A (zh) * 2019-06-07 2020-12-08 三菱电机株式会社 半导体装置
US11049785B2 (en) 2018-11-05 2021-06-29 Fuji Electric Co., Ltd. Semiconductor device and fabrication method thereof
CN113169226A (zh) * 2018-12-19 2021-07-23 三菱电机株式会社 半导体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274516A (ja) * 1998-03-18 1999-10-08 Toshiba Corp 電力用半導体装置
JP2007027308A (ja) * 2005-07-14 2007-02-01 Fuji Electric Holdings Co Ltd 半導体装置
JP2009170670A (ja) * 2008-01-16 2009-07-30 Toyota Motor Corp 半導体装置とその半導体装置を備えている給電装置の駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274516A (ja) * 1998-03-18 1999-10-08 Toshiba Corp 電力用半導体装置
JP2007027308A (ja) * 2005-07-14 2007-02-01 Fuji Electric Holdings Co Ltd 半導体装置
JP2009170670A (ja) * 2008-01-16 2009-07-30 Toyota Motor Corp 半導体装置とその半導体装置を備えている給電装置の駆動方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059236B2 (en) 2012-11-06 2015-06-16 Kabushiki Kaisha Toshiba Semiconductor device
US9337189B2 (en) 2012-11-06 2016-05-10 Kabushiki Kaisha Toshiba Semiconductor device
WO2016098199A1 (ja) * 2014-12-17 2016-06-23 三菱電機株式会社 半導体装置
CN107086217A (zh) * 2016-02-16 2017-08-22 富士电机株式会社 半导体装置
JP2017147435A (ja) * 2016-02-16 2017-08-24 富士電機株式会社 半導体装置
US10121866B2 (en) 2016-02-16 2018-11-06 Fuji Electric Co., Ltd. Semiconductor device
CN107086217B (zh) * 2016-02-16 2023-05-16 富士电机株式会社 半导体装置
US11049785B2 (en) 2018-11-05 2021-06-29 Fuji Electric Co., Ltd. Semiconductor device and fabrication method thereof
US11830782B2 (en) 2018-11-05 2023-11-28 Fuji Electric Co., Ltd. Semiconductor device and fabrication method thereof
CN113169226A (zh) * 2018-12-19 2021-07-23 三菱电机株式会社 半导体装置
CN113169226B (zh) * 2018-12-19 2024-05-31 三菱电机株式会社 半导体装置
CN112054019A (zh) * 2019-06-07 2020-12-08 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
JP5487956B2 (ja) 2014-05-14

Similar Documents

Publication Publication Date Title
US10192978B2 (en) Semiconductor apparatus
JP6896673B2 (ja) 半導体装置
US10361191B2 (en) Semiconductor device
JP5487956B2 (ja) 半導体装置
JP6053050B2 (ja) 逆導通igbt
CN109509789B (zh) 半导体装置
JP2008227251A (ja) 絶縁ゲート型トランジスタ
JP2007214541A (ja) 半導体装置
JP5821320B2 (ja) ダイオード
CN111081770B (zh) 半导体装置
JP6471508B2 (ja) 半導体装置
JP2013115223A (ja) 半導体装置
JP2006303145A (ja) 半導体装置
JP6245107B2 (ja) 半導体装置及び半導体装置の製造方法
CN109686789B (zh) 半导体装置
JP6804379B2 (ja) 半導体装置
JP7297709B2 (ja) 半導体装置及び半導体回路
JP7338242B2 (ja) 半導体装置
JP2013069871A (ja) 半導体装置
JP2013069801A (ja) 半導体装置
JP7294004B2 (ja) 半導体装置
JP7171527B2 (ja) 半導体装置および電力変換装置
JP2011086710A (ja) 半導体装置
JP2011146440A (ja) 半導体装置
JP2005243936A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140210

R151 Written notification of patent or utility model registration

Ref document number: 5487956

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250