CN113161346B - 集成电路及其布局方法 - Google Patents

集成电路及其布局方法 Download PDF

Info

Publication number
CN113161346B
CN113161346B CN202110285294.7A CN202110285294A CN113161346B CN 113161346 B CN113161346 B CN 113161346B CN 202110285294 A CN202110285294 A CN 202110285294A CN 113161346 B CN113161346 B CN 113161346B
Authority
CN
China
Prior art keywords
standard cell
polysilicon gate
contact structure
distance
standard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110285294.7A
Other languages
English (en)
Other versions
CN113161346A (zh
Inventor
卢美香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110285294.7A priority Critical patent/CN113161346B/zh
Priority to PCT/CN2021/106527 priority patent/WO2022193503A1/zh
Priority to EP21870508.5A priority patent/EP4086957A4/en
Priority to JP2022540869A priority patent/JP2023522522A/ja
Priority to KR1020227022482A priority patent/KR20220130681A/ko
Publication of CN113161346A publication Critical patent/CN113161346A/zh
Priority to US17/453,893 priority patent/US11544439B2/en
Application granted granted Critical
Publication of CN113161346B publication Critical patent/CN113161346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请实施例提供一种集成电路及其布局方法，先确定集成电路中的若干个标准单元中沟道长度最大的第一标准单元的第一间隔尺寸，该第一间隔尺寸为第一标准单元中的多晶硅栅极的中轴线与虚拟多晶硅栅极的中轴线之间的距离，然后利用第一间隔尺寸以及各个标准单元的沟道长度，调整各个标准单元中的多晶硅栅极与虚拟多晶硅栅极之间的距离，调整后的各个标准单元中的多晶硅栅极的中轴线与虚拟多晶硅栅极的中轴线之间的距离与上述第一间隔尺寸相同，从而使得各个不同沟道长度的标准单元集成在一起之后，各个标准单元的所占用的空间大小不受沟道长度的影响，有效降低了在集成电路生产过程中关键图形尺寸的误差，提升了集成电路的性能。

Description

集成电路及其布局方法
技术领域
本申请实施例涉及集成电路技术领域，尤其涉及一种集成电路及其布局方法。
背景技术
集成电路通常由多个标准单元集成在一起形成，目前已广泛应用于各种电子设备。
在集成电路的设计过程中，从标准单元库中选取多个标准单元，将多个标准单元放置在对应的位置上进行连接形成集成电路，现有集成电路中的各个标准单元的沟道长度可能会存在一些差异，在集成电路生产过程中此差异可能会导致关键图形尺寸出现较大误差，影响集成电路的性能。
发明内容
本申请实施例提供一种集成电路及其布局方法，可以有效解决因标准单元的沟道长度存在差异，而导致在集成电路生产过程中关键图形尺寸容易出现较大误差的技术问题。
第一方面，本申请实施例提供一种集成电路的布局方法，所述集成电路包括若干个标准单元，各个所述标准单元均包括多晶硅栅极与虚拟多晶硅栅极，所述若干个标准单元中至少存在两个标准单元的沟道长度不同，所述标准单元的沟道长度为所述标准单元的多晶硅栅极的宽度，所述方法包括：
确定所述若干个标准单元中沟道长度最大的标准单元为第一标准单元，所述第一标准单元中，每个所述虚拟多晶硅栅极的中轴线到相邻的所述多晶硅栅极的中轴线距离相等；
确定所述第一标准单元的第一间隔尺寸，所述第一间隔尺寸为所述第一标准单元中的所述虚拟多晶硅栅极的中轴线与相邻的所述多晶硅栅极的中轴线之间的距离；
根据所述第一间隔尺寸与各个所述标准单元的沟道长度，调整各个所述标准单元中的多晶硅栅极与虚拟多晶硅栅极之间的距离，调整后的各个所述标准单元中的虚拟多晶硅栅极的中轴线与相邻的多晶硅栅极的中轴线之间的距离与所述第一间隔尺寸相同。
在一种可行的实施方式中，各个所述标准单元还均包括接触结构与有源区，所述接触结构位于各个所述标准单元中的多晶硅栅极与虚拟多晶硅栅极之间，且位于所述有源区，所述有源区位于各个所述标准单元中的两个虚拟多晶硅栅极之间；
所述根据所述第一间隔尺寸与各个所述标准单元的沟道长度，调整各个所述标准单元中的多晶硅栅极与虚拟多晶硅栅极之间的距离，包括：
根据所述第一间隔尺寸与各个所述标准单元的沟道长度，确定各个所述标准单元中的接触结构与多晶硅栅极之间的第一间隔距离，以及各个所述标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离；
将各个所述标准单元中的接触结构与多晶硅栅极之间的间隔距离调整为各个所述标准单元对应的第一间隔距离；以及将各个所述标准单元中的虚拟多晶硅栅极与有源区之间的间隔距离调整为各个所述标准单元对应的第二间隔距离。
在一种可行的实施方式中，所述根据所述第一间隔尺寸与各个所述标准单元的沟道长度，确定各个所述标准单元中的接触结构与多晶硅栅极之间的第一间隔距离，以及各个所述标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离，包括：
根据所述第一间隔尺寸、各个所述标准单元的沟道长度与接触结构的宽度，确定各个所述标准单元中的接触结构与多晶硅栅极之间的第一间隔距离；
根据所述第一间隔尺寸、各个所述标准单元的沟道长度、接触结构的宽度以及接触结构至有源区边界的距离，确定各个所述标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离。
在一种可行的实施方式中，所述根据所述第一间隔尺寸、各个所述标准单元的沟道长度与接触结构的宽度，确定各个所述标准单元中的接触结构与多晶硅栅极之间的第一间隔距离，包括：
利用以下方式计算第i个所述标准单元中的接触结构与多晶硅栅极之间的第一间隔距离Yi：
Figure GDA0003502216020000031
其中，P表示所述第一间隔尺寸，Xi表示第i个所述标准单元的沟道长度，Bi表示第i个所述标准单元的接触结构的宽度。
在一种可行的实施方式中，所述根据所述第一间隔尺寸、各个所述标准单元的沟道长度、接触结构的宽度以及接触结构至有源区边界的距离，确定各个所述标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离，包括：
利用以下方式计算第i个所述标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离Zi：
Figure GDA0003502216020000032
其中，P表示所述第一间隔尺寸，Xi表示第i个所述标准单元的沟道长度，Bi表示第i个所述标准单元的接触结构的宽度，Ci表示第i个所述标准单元中的接触结构至有源区边界的距离。
在一种可行的实施方式中，各个所述标准单元还均包括接触结构与有源区；所述确定所述第一标准单元的第一间隔尺寸，包括：
根据所述第一标准单元的沟道长度、所述第一标准单元中的接触结构与多晶硅栅极之间的间隔距离、接触结构的宽度、接触结构至有源区边界的距离、虚拟多晶硅栅极与有源区之间的间隔距离以及虚拟多晶硅栅极的宽度，确定所述第一间隔尺寸。
在一种可行的实施方式中，所述根据所述第一标准单元的沟道长度、所述第一标准单元中的接触结构与多晶硅栅极之间的间隔距离、接触结构的宽度、接触结构至有源区边界的距离、虚拟多晶硅栅极与有源区之间的间隔距离以及虚拟多晶硅栅极的宽度，确定所述第一间隔尺寸，包括：
按照以下方式确定所述第一间隔尺寸：
Figure GDA0003502216020000033
其中，P表示所述第一间隔尺寸，K1表示所述第一标准单元的沟道长度，K2表示所述第一标准单元中的接触结构与多晶硅栅极之间的间隔距离，K3表示所述第一标准单元中的接触结构的宽度，K4表示所述第一标准单元中的接触结构至有源区边界的距离，K5表示所述第一标准单元中的虚拟多晶硅栅极与有源区之间的间隔距离，K6表示所述第一标准单元中的虚拟多晶硅栅极的宽度。
在一种可行的实施方式中，所述根据所述第一间隔尺寸与各个所述标准单元的沟道长度，调整各个所述标准单元中的多晶硅栅极与虚拟多晶硅栅极之间的距离之后，还包括：
当各个所述标准单元中存在目标标准单元的沟道长度发生变化时，根据变化后的沟道长度，更新所述目标标准单元中的接触结构与多晶硅栅极之间的第一间隔距离，以及更新所述目标标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离；
将所述目标标准单元中的接触结构与多晶硅栅极之间的间隔距离，调整为所述目标标准单元更新后的第一间隔距离，以及将所述目标标准单元中的虚拟多晶硅栅极与有源区之间的间隔距离调整为所述目标标准单元更新后的第二间隔距离。
第二方面，本申请实施例提供一种集成电路，包括若干个标准单元，各个所述标准单元均包括多晶硅栅极与虚拟多晶硅栅极，所述若干个标准单元中至少存在两个标准单元的沟道长度不同，所述标准单元的沟道长度为所述标准单元的多晶硅栅极的宽度；
各个所述标准单元的目标间隔尺寸相同且均为第一间隔尺寸，所述目标间隔尺寸为各个所述标准单元中的虚拟多晶硅栅极的中轴线与相邻的多晶硅栅极的中轴线之间的距离，所述第一间隔尺寸由第一标准单元中的所述虚拟多晶硅栅极的中轴线与相邻的多晶硅栅极的中轴线之间的距离确定，所述第一标准单元为所述若干个标准单元中沟道长度最大的标准单元，所述第一标准单元中，每个所述虚拟多晶硅栅极的中轴线到相邻的所述多晶硅栅极的中轴线距离相等。
在一种可行的实施方式中，各个所述标准单元还均包括接触结构与有源区；
各个所述标准单元中的接触结构与多晶硅栅极之间的第一间隔距离，以及各个所述标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离，均是根据所述第一间隔尺寸与各个所述标准单元的沟道长度确定的。
在一种可行的实施方式中，各个所述标准单元中的接触结构与多晶硅栅极之间的第一间隔距离，是根据所述第一间隔尺寸、各个所述标准单元的沟道长度与接触结构的宽度确定的；
各个所述标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离，是根据所述第一间隔尺寸、各个所述标准单元的沟道长度、接触结构的宽度以及接触结构至有源区边界的距离确定的。
在一种可行的实施方式中，第i个所述标准单元中的接触结构与多晶硅栅极之间的第一间隔距离Yi由以下方式确定：
Figure GDA0003502216020000051
其中，P表示所述第一间隔尺寸，Xi表示第i个所述标准单元的沟道长度，Bi表示第i个所述标准单元的接触结构的宽度。
在一种可行的实施方式中，第i个所述标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离Zi由以下方式确定：
Figure GDA0003502216020000052
其中，P表示所述第一间隔尺寸，Xi表示第i个所述标准单元的沟道长度，Bi表示第i个所述标准单元的接触结构的宽度，Ci表示第i个所述标准单元中的接触结构至有源区边界的距离。
在一种可行的实施方式中，各个所述标准单元还均包括接触结构与有源区；所述第一间隔尺寸是根据所述第一标准单元的沟道长度、所述第一标准单元中的接触结构与多晶硅栅极之间的间隔距离、接触结构的宽度、接触结构至有源区边界的距离、虚拟多晶硅栅极与有源区之间的间隔距离以及虚拟多晶硅栅极的宽度确定的。
在一种可行的实施方式中，所述第一间隔尺寸由以下方式确定：
Figure GDA0003502216020000053
其中，P表示所述第一间隔尺寸，K1表示所述第一标准单元的沟道长度，K2表示所述第一标准单元中的接触结构与多晶硅栅极之间的间隔距离，K3表示所述第一标准单元中的接触结构的宽度，K4表示所述第一标准单元中的接触结构至有源区边界的距离，K5表示所述第一标准单元中的虚拟多晶硅栅极与有源区之间的间隔距离，K6表示所述第一标准单元中的虚拟多晶硅栅极的宽度。
本申请实施例所提供的集成电路及其布局方法，先确定集成电路中的若干个标准单元中沟道长度最大的第一标准单元的第一间隔尺寸，该第一间隔尺寸为第一标准单元中的多晶硅栅极的中轴线与虚拟多晶硅栅极的中轴线之间的距离，然后利用第一间隔尺寸以及各个标准单元的沟道长度，调整各个标准单元中的多晶硅栅极与虚拟多晶硅栅极之间的距离，调整后的各个标准单元中的多晶硅栅极的中轴线与虚拟多晶硅栅极的中轴线之间的距离与上述第一间隔尺寸相同，从而使得各个不同沟道长度的标准单元集成在一起之后，各个标准单元的所占用的空间大小不受沟道长度的影响，有效降低了在集成电路生产过程中关键图形尺寸的误差，提升了集成电路的性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对本申请实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为本申请实施例提供的一种集成电路的部分结构示意图；
图2为本申请实施例提供的一种标准单元的结构示意图
图3为本申请实施例中提供的一种集成电路的布局方法的流程示意图；
图4为本申请实施例提供的一种标准单元的部分结构示意图；
图5为本申请实施例提供的另一种标准单元的部分结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中所使用的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序，应该理解这样使用的数据在适当情况下可以互换。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
集成电路可以被限定为多个单元，并且可以使用包括多个单元的特性信息的单元库来被设计。在单元库中，单元的名称、尺寸、栅极宽度、引脚、延迟特性、泄漏电流、阈值电压、功能等可以被限定。典型的单元库集合可以包括诸如与(AND)、或(OR)、或非(NOR)或者非(INVERTER)的基本单元，诸如OAI(或/与/非(OR/AND/INVERTER))和AOI(与/或/非(AND/OR/INVERTER))的复合单元，以及诸如简单的主从触发器或锁存器的存储元件。
上述单元库可以是标准单元库，标准单元库是支持数字集成电路设计自动化流程的基础数据之一，标准单元库从前端功能模拟到后端版图实现架构出整个集成电路自动化设计流程。其中，标准单元库通常包括若干个预先设计好的标准单元，包括了器件的版图图形以及面积、电路功耗、时序和驱动能力等电路性能值，标准单元具有通用的界面实现和规则结构，集成电路设计者或者综合工具根据设计要求，调用标准单元库中需要的标准单元来完成集成电路的版图布图设计。基于标准单元库的集成电路设计可以极大提高电路的设计效率。
现有集成电路中的各个标准单元之间，其沟道长度可能会存在一些差异，因此，当各个标准单元连接在一起之后，各个标准单元所占用的空间大小也会存在差异，在工艺生产过程中容易导致集成电路的关键图形尺寸出现较大误差，影响集成电路的性能。
为了解决上述技术问题，本申请实施例中提供了一种集成电路的布局方法，先确定集成电路中的若干个标准单元中沟道长度最大的第一标准单元的第一间隔尺寸，该第一间隔尺寸为第一标准单元中的多晶硅栅极的中轴线与虚拟多晶硅栅极的中轴线之间的距离，然后利用第一间隔尺寸以及各个标准单元的沟道长度，调整各个标准单元的大小，调整后的各个标准单元中的多晶硅栅极的中轴线与虚拟多晶硅栅极的中轴线之间的距离与上述第一间隔尺寸相同，从而使得各个不同沟道长度的标准单元集成在一起之后，各个标准单元的所占用的空间大小能够保持一致，从而有效降低在工艺生产过程中集成电路关键图形尺寸的误差，提升集成电路的性能度。
上述集成电路的布局方法可以应用于任意逻辑电路版图的设计，下面采用详细的实施例进行详细说明。
参照图1，图1为本申请实施例提供的一种集成电路的部分结构示意图，在本申请实施例中，上述集成电路包括若干个标准单元10。
在一种可行的实施方式中，上述若干个标准单元10中至少存在两个标准单元的沟道长度(gate length)不同。
如图1中所示，自上而下的第三个标准单元的沟道长度大于其余三个标准单元的沟道长度。
参照图2，图2为本申请实施例提供的一种标准单元的结构示意图，在本申请实施例中，上述每个标准单元10均包括多晶硅栅极11与虚拟多晶硅栅极12。
在一种可行的实施方式中，每个标准单元的沟道长度X为每个标准单元中的多晶硅栅极11的宽度。每个标准单元中的多晶硅栅极11的宽度等于虚拟多晶硅栅极12的宽度。
参照图3，图3为本申请实施例中提供的一种集成电路的布局方法的流程示意图。该集成电路的布局方法包括：
S301、确定集成电路的若干个标准单元中沟道长度最大的标准单元为第一标准单元。
本申请实施例中，确定集成电路中各个标准单元的沟道长度，选择沟道长度最大的标准单元为第一标准单元。例如，假设存在有三种不同沟道长度的标准单元STD1、STD2、STD3,其对应的沟道长度分别为x1、x2、x3，且x1<x2<x3，则本申请实施例中可以将标准单元STD3作为第一标准单元。
S302、确定第一标准单元的第一间隔尺寸，该第一间隔尺寸为第一标准单元中的多晶硅栅极的中轴线与第一标准单元中的虚拟多晶硅栅极的中轴线之间的距离。
为了更好的理解本申请实施例，参照图2，多晶硅栅极11的中轴线与虚拟多晶硅栅极12的中轴线之间的距离可以用第一间隔尺寸P来表示。
S303、根据第一间隔尺寸与各个标准单元的沟道长度，调整各个标准单元中的多晶硅栅极与虚拟多晶硅栅极之间的距离，调整后的各个标准单元中的多晶硅栅极的中轴线与虚拟多晶硅栅极的中轴线之间的距离与第一间隔尺寸相同。
本申请实施例中，在确定上述第一间隔尺寸之后，将该第一间隔尺寸作为各个标准单元中的多晶硅栅极与虚拟多晶硅栅极之间的基准间隔尺寸，之后根据各个标准单元的沟道长度，调整各个标准单元中的多晶硅栅极与虚拟多晶硅栅极之间的距离，使得调整后的各个标准单元中的多晶硅栅极的中轴线与虚拟多晶硅栅极的中轴线之间的距离均与上述第一间隔尺寸相同。
可以理解的是，在传统的技术方案中，对于标准单元库中的各个标准单元而言，在未进行任何调整之前，各个标准单元中的多晶硅栅极与虚拟多晶硅栅极之间的间隔尺寸是和多晶硅栅极的沟道长度正相关的，因此，沟道长度较大的标准单元，其多晶硅栅极与虚拟多晶硅栅极之间的间隔尺寸会大于沟道长度较小的标准单元。
故本申请实施例中可以根据上述第一间隔尺寸与各个标准单元的沟道长度，来调整各个标准单元中的多晶硅栅极与虚拟多晶硅栅极之间的距离，从而使得各个标准单元中的多晶硅栅极的中轴线与虚拟多晶硅栅极的中轴线之间的距离保持一致。
本申请实施例中提供的集成电路的布局方法，利用上述第一间隔尺寸以及各个标准单元的沟道长度，调整各个标准单元中的多晶硅栅极与虚拟多晶硅栅极之间的距离，调整后的各个标准单元中的多晶硅栅极的中轴线与虚拟多晶硅栅极的中轴线之间的距离均与上述第一间隔尺寸相同，从而使得各个不同沟道长度的标准单元集成在一起之后，各个标准单元的所占用的空间大小不受沟道长度的影响，有效降低了在集成电路生产过程中关键图形尺寸的误差，提升了集成电路的性能。
基于上述实施例中所描述的内容，在本申请实施例一种可行的实施方式中，参照图4，图4为本申请实施例提供的一种标准单元的部分结构示意图，在本申请实施例中，各个标准单元10还均包括接触结构13与有源区14。
其中，接触结构13位于标准单元中的多晶硅栅极11与虚拟多晶硅栅极12之间，且位于有源区14内，有源区14位于标准单元中的两个虚拟多晶硅栅极12之间。
在本申请一种可行的实施方式中，上述步骤S303中描述的根据第一间隔尺寸与各个标准单元的沟道长度，调整各个标准单元中的多晶硅栅极与虚拟多晶硅栅极之间的距离，具体包括以下步骤：
步骤一、根据第一间隔尺寸与各个标准单元的沟道长度，确定各个标准单元中的接触结构与多晶硅栅极之间的第一间隔距离，以及各个标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离。
为了更好的理解本申请实施例，参照图4，对于任意标准单元，其接触结构13与多晶硅栅极11之间的第一间隔距离为距离Y，其虚拟多晶硅栅极12与有源区14之间的第二间隔距离为距离Z。
在一种可行的实施方式中，可以根据上述第一间隔尺寸P、各个标准单元的沟道长度与接触结构的宽度，确定各个标准单元中的接触结构与多晶硅栅极之间的第一间隔距离。
可选的，可以利用以下方式计算各个标准单元中的接触结构与多晶硅栅极之间的第一间隔距离：
Figure GDA0003502216020000101
其中，Yi表示第i个标准单元中的接触结构与多晶硅栅极之间的第一间隔距离Yi，P表示上述第一间隔尺寸，Xi表示第i个标准单元的沟道长度，Bi表示第i个标准单元的接触结构的宽度。
为了更好的理解本申请实施例，参照图4，各个标准单元的接触结构的宽度可以由图4中所示的距离B表示。
在一种可行的实施方式中，可以根据上述第一间隔尺寸P、各个标准单元的沟道长度、接触结构的宽度以及接触结构至有源区边界的距离，确定各个标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离。
可选的，可以利用以下方式计算各个标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离：
Figure GDA0003502216020000111
其中，Zi表示第i个标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离，P表示上述第一间隔尺寸，Xi表示第i个标准单元的沟道长度，Bi表示第i个标准单元的接触结构的宽度，Ci表示第i个标准单元中的接触结构至有源区边界的距离。
为了更好的理解本申请实施例，参照图4，标准单元中的接触结构至有源区边界的距离可以由图4中所示的距离C确定。
步骤二、根据各个标准单元中的接触结构与多晶硅栅极之间的第一间隔距离，调整各个标准单元中的接触结构与多晶硅栅极之间的间隔距离，使各个标准单元中的接触结构与多晶硅栅极之间的间隔距离与各个标准单元对应的第一间隔距离相同。
步骤三、根据各个标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离，调整各个标准单元中的虚拟多晶硅栅极与有源区之间的间隔距离，使各个标准单元中的虚拟多晶硅栅极与有源区之间的间隔距离与各个标准单元对应的第二间隔距离相同。
需要说明的是，上述步骤二与步骤三无先后执行顺序，即步骤二与步骤三可以同时执行，也可以先执行步骤二，再执行步骤三，或者先执行步骤三，再执行步骤二。
本申请实施例中，基于上述确定的第一间隔距离Yi与第二间隔距离Zi，调整各个标准单元中的接触结构与多晶硅栅极之间的间隔距离，以及虚拟多晶硅栅极与有源区之间的间隔距离，从而使调整后的各个标准单元中的多晶硅栅极的中轴线与虚拟多晶硅栅极的中轴线之间的距离均与上述第一间隔尺寸P相同。
在本申请实施例一种可行的实施方式中，参照图4，各个标准单元10还均包括金属层15。其中，金属层15位于各个标准单元的多晶硅栅极11与虚拟多晶硅栅极12之间，接触结构13位于金属层15内，有源区14的边缘与金属层15的边缘重合。
在一些实施例中，多晶硅栅极的宽度与虚拟多晶硅栅极的宽度相同。金属层15位于标准单元的多晶硅栅极11与虚拟多晶硅栅极12的正中间，由于金属层15的中轴线到多晶硅栅极11或者虚拟多晶硅栅极12的中轴线的间距为1/2P，因此两个金属层的中轴线之间距离也是P。由此当各个标准单元对应的第一间隔尺寸P相同时，各个标准单元中两个金属层的中轴线之间距离也会相同。
即本申请实施例中提供的集成电路的布局方法，通过调整各个标准单元中的多晶硅栅极与虚拟多晶硅栅极之间的距离，使调整后的各个标准单元中的多晶硅栅极的中轴线与虚拟多晶硅栅极的中轴线之间的距离均与上述第一间隔尺寸相同，还可以使得各个不同沟道长度的标准单元集成在一起之后，各个标准单元的金属层之间的间隔也能够距离保持一致，进一步降低了集成电路生产过程中关键图形尺寸的误差。
基于上述实施例中所描述的内容，在本申请实施例一种可行的实施方式中，上述第一标准单元的第一间隔尺寸可以根据第一标准单元的沟道长度、第一标准单元中的接触结构与多晶硅栅极之间的间隔距离、接触结构的宽度、接触结构至有源区边界的距离、虚拟多晶硅栅极与有源区之间的间隔距离以及虚拟多晶硅栅极的宽度来确定。
可选的，参照图5，图5为本申请实施例提供的另一种标准单元的部分结构示意图，该标准单元为上述实施例中描述的第一标准单元。在一种可行的实施方式中，可以按照以下方式来确定上述第一间隔尺寸：
Figure GDA0003502216020000121
其中，P表示上述第一间隔尺寸，K1表示第一标准单元的沟道长度，K2表示第一标准单元中的接触结构23与多晶硅栅极21之间的间隔距离，K3表示第一标准单元中的接触结构23的宽度，K4表示第一标准单元中的接触结构23至有源区24边界的距离，K5表示第一标准单元中的虚拟多晶硅栅极22与有源区24之间的间隔距离，K6表示第一标准单元中的虚拟多晶硅栅极22的宽度。
基于上述实施例中所描述的内容，在本申请实施例另一种可行的实施方式中，上述第一间隔尺寸还可以直接通过测量第一标准单元中的多晶硅栅极的中轴线与虚拟多晶硅栅极的中轴线之间的距离来确定。
基于上述实施例中所描述的内容，在本申请实施例一种可行的实施方式中，在调整各个标准单元中的多晶硅栅极与虚拟多晶硅栅极之间的距离之后，当各个标准单元中存在目标标准单元的沟道长度发生变化时，可以根据变化后的沟道长度，更新目标标准单元中的接触结构与多晶硅栅极之间的第一间隔距离，以及更新目标标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离，然后根据目标标准单元中的接触结构与多晶硅栅极之间更新后的第一间隔距离，重新调整目标标准单元中的接触结构与多晶硅栅极之间的间隔距离，根据目标标准单元中的虚拟多晶硅栅极与有源区之间更新后的第二间隔距离，重新调整目标标准单元中的虚拟多晶硅栅极与有源区之间的间隔距离。
例如，假设存在有三种不同沟道长度的标准单元STD1、STD2、STD3,其相应的沟道长度大小分别为x1、x2、x3，且x1<x2<x3，则当需要将标准单元STD2的沟道长度改为与标准单元STD3相同的沟道长度时，只需要在电路图中调整标准单元STD2的沟道长度参数，在标准单元STD2的沟道长度参数调整之后，版图中的标准单元STD2中的接触结构与多晶硅栅极之间的间隔距离，以及虚拟多晶硅栅极与有源区之间的间隔距离会根据调节后的标准单元STD2的沟道长度自动更新。
由于更新后的标准单元STD2的多晶硅栅极的中轴线与虚拟多晶硅栅极的中轴线之间的距离会保持上述第一间隔尺寸不变，因此，本申请实施例在调节标准单元STD2的沟道长度之后，并不会影响到其它的标准单元，也不需要对其它的标准单元进行任何改动。另外，本申请中只需要对多晶硅层(poly层)调整就可以完成修改设计，这样调整之后，在生产制造过程中，只有多晶硅层的图形发生了变化，其它图形层的位置大小均不会发生变化。
本申请实施例所提供的集成电路的布局方法，通过调整各个标准单元中的多晶硅栅极与虚拟多晶硅栅极之间的距离，使调整后的各个标准单元中的多晶硅栅极的中轴线与虚拟多晶硅栅极的中轴线之间的距离相同，还能够使得各个不同沟道长度的标准单元集成在一起之后，极大的降低集成电路的修改复杂度，节省集成电路布局时间。
本领域普通技术人员可以理解的是：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘等各种可以存储程序代码的介质。
基于上述实施例中所描述的集成电路的布局方法，本申请实施例中还提供了一种集成电路，可以参照图1与图2，该集成电路包括若干个标准单元10，各个标准单元均包括多晶硅栅极11与虚拟多晶硅栅极12，这若干个标准单元中至少存在两个标准单元的沟道长度不同，其中，标准单元的沟道长度为标准单元的多晶硅栅极11的宽度X。
各个标准单元的目标间隔尺寸相同且均为第一间隔尺寸P，其中，目标间隔尺寸为各个标准单元中的多晶硅栅极11的中轴线与虚拟多晶硅栅极12的中轴线之间的距离，第一间隔尺寸P由第一标准单元中的多晶硅栅极的中轴线与第一标准单元中的虚拟多晶硅栅极的中轴线之间的距离确定，第一标准单元为上述若干个标准单元中沟道长度最大的标准单元。
本申请实施例中提供的集成电路，集成电路中各个标准单元中的多晶硅栅极的中轴线与虚拟多晶硅栅极的中轴线之间的距离均相同，即各个标准单元的所占用的空间大小不受沟道长度的影响，有效降低了集成电路生产过程中关键图形尺寸的误差，提升了集成电路的性能。
在一种可行的实施方式中，可以参照图4，各个标准单元还均包括接触结构13与有源区14，各个标准单元中的接触结构与多晶硅栅极之间的第一间隔距离，以及各个标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离，均可以根据上述第一间隔尺寸与各个标准单元的沟道长度来确定。
在一种可行的实施方式中，各个标准单元中的接触结构与多晶硅栅极之间的第一间隔距离，可以根据上述第一间隔尺寸、各个标准单元的沟道长度与接触结构的宽度来确定；各个标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离，可以根据上述第一间隔尺寸、各个标准单元的沟道长度、接触结构的宽度以及接触结构至有源区边界的距离来确定。
示例性的，第i个标准单元中的接触结构与多晶硅栅极之间的第一间隔距离Yi由以下方式确定：
Figure GDA0003502216020000151
第i个标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离Zi由以下方式确定：
Figure GDA0003502216020000152
其中，P表示所述第一间隔尺寸，Xi表示第i个所述标准单元的沟道长度，Bi表示第i个所述标准单元的接触结构的宽度，Ci表示第i个所述标准单元中的接触结构至有源区边界的距离。
在一种可行的实施方式中，上述第一间隔尺寸可以根据第一标准单元的沟道长度、第一标准单元中的接触结构与多晶硅栅极之间的间隔距离、接触结构的宽度、接触结构至有源区边界的距离、虚拟多晶硅栅极与有源区之间的间隔距离以及虚拟多晶硅栅极的宽度来确定。
示例性的，可以参照图5，上述第一间隔尺寸P由以下方式确定：
Figure GDA0003502216020000153
其中，其中，P表示上述第一间隔尺寸，K1表示第一标准单元的沟道长度，K2表示第一标准单元中的接触结构23与多晶硅栅极21之间的间隔距离，K3表示第一标准单元中的接触结构23的宽度，K4表示第一标准单元中的接触结构23至有源区24边界的距离，K5表示第一标准单元中的虚拟多晶硅栅极22与有源区24之间的间隔距离，K6表示第一标准单元中的虚拟多晶硅栅极22的宽度。
本申请实施例所提供的集成电路，通过调整各个标准单元中的多晶硅栅极与虚拟多晶硅栅极之间的距离，使调整后的各个标准单元中的多晶硅栅极的中轴线与虚拟多晶硅栅极的中轴线之间的距离相同，还能够使得各个不同沟道长度的标准单元集成在一起之后，极大的降低集成电路的修改复杂度，节省集成电路布局时间。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (15)

1.一种集成电路的布局方法，其特征在于，所述集成电路包括若干个标准单元，各个所述标准单元均包括多晶硅栅极与虚拟多晶硅栅极，所述若干个标准单元中至少存在两个标准单元的沟道长度不同，所述标准单元的沟道长度为所述标准单元的多晶硅栅极的宽度，所述方法包括：
确定所述若干个标准单元中沟道长度最大的标准单元为第一标准单元，所述第一标准单元中，每个所述虚拟多晶硅栅极的中轴线到相邻的所述多晶硅栅极的中轴线距离相等；
确定所述第一标准单元的第一间隔尺寸，所述第一间隔尺寸为所述第一标准单元中的所述虚拟多晶硅栅极的中轴线与相邻的所述多晶硅栅极的中轴线之间的距离；
根据所述第一间隔尺寸与各个所述标准单元的沟道长度，调整各个所述标准单元中的多晶硅栅极与虚拟多晶硅栅极之间的距离，调整后的各个所述标准单元中的虚拟多晶硅栅极的中轴线与相邻的多晶硅栅极的中轴线之间的距离与所述第一间隔尺寸相同。
2.根据权利要求1所述的方法，其特征在于，各个所述标准单元还均包括接触结构与有源区，所述接触结构位于各个所述标准单元中的多晶硅栅极与虚拟多晶硅栅极之间，且位于所述有源区，所述有源区位于各个所述标准单元中的两个虚拟多晶硅栅极之间；
所述根据所述第一间隔尺寸与各个所述标准单元的沟道长度，调整各个所述标准单元中的多晶硅栅极与虚拟多晶硅栅极之间的距离，包括：
根据所述第一间隔尺寸与各个所述标准单元的沟道长度，确定各个所述标准单元中的接触结构与多晶硅栅极之间的第一间隔距离，以及各个所述标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离；
将各个所述标准单元中的接触结构与多晶硅栅极之间的间隔距离调整为各个所述标准单元对应的第一间隔距离；以及将各个所述标准单元中的虚拟多晶硅栅极与有源区之间的间隔距离调整为各个所述标准单元对应的第二间隔距离。
3.根据权利要求2所述的方法，其特征在于，所述根据所述第一间隔尺寸与各个所述标准单元的沟道长度，确定各个所述标准单元中的接触结构与多晶硅栅极之间的第一间隔距离，以及各个所述标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离，包括：
根据所述第一间隔尺寸、各个所述标准单元的沟道长度与接触结构的宽度，确定各个所述标准单元中的接触结构与多晶硅栅极之间的第一间隔距离；
根据所述第一间隔尺寸、各个所述标准单元的沟道长度、接触结构的宽度以及接触结构至有源区边界的距离，确定各个所述标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离。
4.根据权利要求3所述的方法，其特征在于，所述根据所述第一间隔尺寸、各个所述标准单元的沟道长度与接触结构的宽度，确定各个所述标准单元中的接触结构与多晶硅栅极之间的第一间隔距离，包括：
利用以下方式计算第i个所述标准单元中的接触结构与多晶硅栅极之间的第一间隔距离Yi：
Figure FDA0003502216010000021
其中，P表示所述第一间隔尺寸，Xi表示第i个所述标准单元的沟道长度，Bi表示第i个所述标准单元的接触结构的宽度。
5.根据权利要求3所述的方法，其特征在于，所述根据所述第一间隔尺寸、各个所述标准单元的沟道长度、接触结构的宽度以及接触结构至有源区边界的距离，确定各个所述标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离，包括：
利用以下方式计算第i个所述标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离Zi：
Figure FDA0003502216010000022
其中，P表示所述第一间隔尺寸，Xi表示第i个所述标准单元的沟道长度，Bi表示第i个所述标准单元的接触结构的宽度，Ci表示第i个所述标准单元中的接触结构至有源区边界的距离。
6.根据权利要求1所述的方法，其特征在于，各个所述标准单元还均包括接触结构与有源区，所述接触结构位于各个所述标准单元中的多晶硅栅极与虚拟多晶硅栅极之间，且位于所述有源区，所述有源区位于各个所述标准单元中的两个虚拟多晶硅栅极之间；
所述确定所述第一标准单元的第一间隔尺寸，包括：
根据所述第一标准单元的沟道长度、所述第一标准单元中的接触结构与多晶硅栅极之间的间隔距离、接触结构的宽度、接触结构至有源区边界的距离、虚拟多晶硅栅极与有源区之间的间隔距离以及虚拟多晶硅栅极的宽度，确定所述第一间隔尺寸。
7.根据权利要求6所述的方法，其特征在于，所述根据所述第一标准单元的沟道长度、所述第一标准单元中的接触结构与多晶硅栅极之间的间隔距离、接触结构的宽度、接触结构至有源区边界的距离、虚拟多晶硅栅极与有源区之间的间隔距离以及虚拟多晶硅栅极的宽度，确定所述第一间隔尺寸，包括：
按照以下方式确定所述第一间隔尺寸：
Figure FDA0003502216010000031
其中，P表示所述第一间隔尺寸，K1表示所述第一标准单元的沟道长度，K2表示所述第一标准单元中的接触结构与多晶硅栅极之间的间隔距离，K3表示所述第一标准单元中的接触结构的宽度，K4表示所述第一标准单元中的接触结构至有源区边界的距离，K5表示所述第一标准单元中的虚拟多晶硅栅极与有源区之间的间隔距离，K6表示所述第一标准单元中的虚拟多晶硅栅极的宽度。
8.根据权利要求1至7任一项所述的方法，其特征在于，所述根据所述第一间隔尺寸与各个所述标准单元的沟道长度，调整各个所述标准单元中的多晶硅栅极与虚拟多晶硅栅极之间的距离之后，还包括：
当各个所述标准单元中存在目标标准单元的沟道长度发生变化时，根据变化后的沟道长度，更新所述目标标准单元中的接触结构与多晶硅栅极之间的第一间隔距离，以及更新所述目标标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离；
将所述目标标准单元中的接触结构与多晶硅栅极之间的间隔距离，调整为所述目标标准单元更新后的第一间隔距离，以及将所述目标标准单元中的虚拟多晶硅栅极与有源区之间的间隔距离调整为所述目标标准单元更新后的第二间隔距离。
9.一种集成电路，其特征在于，包括若干个标准单元，各个所述标准单元均包括多晶硅栅极与虚拟多晶硅栅极，所述若干个标准单元中至少存在两个标准单元的沟道长度不同，所述标准单元的沟道长度为所述标准单元的多晶硅栅极的宽度；
各个所述标准单元的目标间隔尺寸相同且均为第一间隔尺寸，所述目标间隔尺寸为各个所述标准单元中的虚拟多晶硅栅极的中轴线与相邻的多晶硅栅极的中轴线之间的距离，所述第一间隔尺寸由第一标准单元中的所述虚拟多晶硅栅极的中轴线与相邻的多晶硅栅极的中轴线之间的距离确定，所述第一标准单元为所述若干个标准单元中沟道长度最大的标准单元，所述第一标准单元中，每个所述虚拟多晶硅栅极的中轴线到相邻的所述多晶硅栅极的中轴线距离相等。
10.根据权利要求9所述的集成电路，其特征在于，各个所述标准单元还均包括接触结构与有源区，所述接触结构位于各个所述标准单元中的多晶硅栅极与虚拟多晶硅栅极之间，且位于所述有源区，所述有源区位于各个所述标准单元中的两个虚拟多晶硅栅极之间；
各个所述标准单元中的接触结构与多晶硅栅极之间的第一间隔距离，以及各个所述标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离，均是根据所述第一间隔尺寸与各个所述标准单元的沟道长度确定的。
11.根据权利要求10所述的集成电路，其特征在于，各个所述标准单元中的接触结构与多晶硅栅极之间的第一间隔距离，是根据所述第一间隔尺寸、各个所述标准单元的沟道长度与接触结构的宽度确定的；
各个所述标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离，是根据所述第一间隔尺寸、各个所述标准单元的沟道长度、接触结构的宽度以及接触结构至有源区边界的距离确定的。
12.根据权利要求11所述的集成电路，其特征在于，第i个所述标准单元中的接触结构与多晶硅栅极之间的第一间隔距离Yi由以下方式确定：
Figure FDA0003502216010000041
其中，P表示所述第一间隔尺寸，Xi表示第i个所述标准单元的沟道长度，Bi表示第i个所述标准单元的接触结构的宽度。
13.根据权利要求11所述的集成电路，其特征在于，第i个所述标准单元中的虚拟多晶硅栅极与有源区之间的第二间隔距离Zi由以下方式确定：
Figure FDA0003502216010000051
其中，P表示所述第一间隔尺寸，Xi表示第i个所述标准单元的沟道长度，Bi表示第i个所述标准单元的接触结构的宽度，Ci表示第i个所述标准单元中的接触结构至有源区边界的距离。
14.根据权利要求9所述的集成电路，其特征在于，各个所述标准单元还均包括接触结构与有源区，所述接触结构位于各个所述标准单元中的多晶硅栅极与虚拟多晶硅栅极之间，且位于所述有源区，所述有源区位于各个所述标准单元中的两个虚拟多晶硅栅极之间；
所述第一间隔尺寸是根据所述第一标准单元的沟道长度、所述第一标准单元中的接触结构与多晶硅栅极之间的间隔距离、接触结构的宽度、接触结构至有源区边界的距离、虚拟多晶硅栅极与有源区之间的间隔距离以及虚拟多晶硅栅极的宽度确定的。
15.根据权利要求14所述的集成电路，其特征在于，所述第一间隔尺寸由以下方式确定：
Figure FDA0003502216010000052
其中，P表示所述第一间隔尺寸，K1表示所述第一标准单元的沟道长度，K2表示所述第一标准单元中的接触结构与多晶硅栅极之间的间隔距离，K3表示所述第一标准单元中的接触结构的宽度，K4表示所述第一标准单元中的接触结构至有源区边界的距离，K5表示所述第一标准单元中的虚拟多晶硅栅极与有源区之间的间隔距离，K6表示所述第一标准单元中的虚拟多晶硅栅极的宽度。
CN202110285294.7A 2021-03-17 2021-03-17 集成电路及其布局方法 Active CN113161346B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202110285294.7A CN113161346B (zh) 2021-03-17 2021-03-17 集成电路及其布局方法
PCT/CN2021/106527 WO2022193503A1 (zh) 2021-03-17 2021-07-15 集成电路及其布局方法
EP21870508.5A EP4086957A4 (en) 2021-03-17 2021-07-15 INTEGRATED CIRCUIT AND ITS IMPLEMENTATION PROCESS
JP2022540869A JP2023522522A (ja) 2021-03-17 2021-07-15 集積回路及びそのレイアウト方法
KR1020227022482A KR20220130681A (ko) 2021-03-17 2021-07-15 집적회로 및 이의 배치 방법
US17/453,893 US11544439B2 (en) 2021-03-17 2021-11-08 Integrated circuit having each standard cell with same target pitch and layout method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110285294.7A CN113161346B (zh) 2021-03-17 2021-03-17 集成电路及其布局方法

Publications (2)

Publication Number Publication Date
CN113161346A CN113161346A (zh) 2021-07-23
CN113161346B true CN113161346B (zh) 2022-04-01

Family

ID=76887433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110285294.7A Active CN113161346B (zh) 2021-03-17 2021-03-17 集成电路及其布局方法

Country Status (2)

Country Link
CN (1) CN113161346B (zh)
WO (1) WO2022193503A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116581121B (zh) * 2023-07-13 2024-02-23 深圳中安辰鸿技术有限公司 一种芯片版图

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123250A (zh) * 2006-08-10 2008-02-13 智原科技股份有限公司 具有高性能及高密度设计的布局架构
CN101752368A (zh) * 2008-12-18 2010-06-23 台湾积体电路制造股份有限公司 具有可变设计规则的标准单元架构和方法
CN101794774A (zh) * 2009-01-23 2010-08-04 索尼公司 半导体集成电路
CN102005451A (zh) * 2009-08-28 2011-04-06 索尼公司 半导体集成电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4778689B2 (ja) * 2004-06-16 2011-09-21 パナソニック株式会社 標準セル、標準セルライブラリおよび半導体集積回路
JP2007012855A (ja) * 2005-06-30 2007-01-18 Matsushita Electric Ind Co Ltd 半導体集積回路、標準セル、標準セルライブラリ、半導体集積回路の設計方法および半導体集積回路の設計装置
KR100826987B1 (ko) * 2007-04-30 2008-05-02 주식회사 하이닉스반도체 Ｍｏｓ 트랜지스터를 포함하는 반도체 장치의 레이아웃방법
KR102175464B1 (ko) * 2014-04-08 2020-11-06 삼성전자주식회사 반도체 집적 회로
CN107978598B (zh) * 2016-10-24 2020-07-07 中芯国际集成电路制造(上海)有限公司 一种标准单元的版图结构及电子装置
CN109524394B (zh) * 2017-09-18 2021-08-10 联华电子股份有限公司 具有虚置标准单元的集成电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123250A (zh) * 2006-08-10 2008-02-13 智原科技股份有限公司 具有高性能及高密度设计的布局架构
CN101752368A (zh) * 2008-12-18 2010-06-23 台湾积体电路制造股份有限公司 具有可变设计规则的标准单元架构和方法
CN101794774A (zh) * 2009-01-23 2010-08-04 索尼公司 半导体集成电路
CN102005451A (zh) * 2009-08-28 2011-04-06 索尼公司 半导体集成电路

Also Published As

Publication number Publication date
CN113161346A (zh) 2021-07-23
WO2022193503A1 (zh) 2022-09-22

Similar Documents

Publication Publication Date Title
KR101904417B1 (ko) 반도체 집적 회로 및 그 설계 방법
US8219965B2 (en) Layout design method of semiconductor integrated circuit including regenerating a cell layout to set first and second distances and generating library data
US9047433B2 (en) Cell and macro placement on fin grid
KR102514044B1 (ko) 집적 회로 및 집적 회로의 설계 방법
US10331838B2 (en) Semiconductor device with fill cells
CN108959666B (zh) 集成电路设计方法及装置、芯片版图分解和着色方法及装置
CN113161346B (zh) 集成电路及其布局方法
US8024680B2 (en) Minimal leakage-power standard cell library
CN115270687A (zh) 芯片布局方法、装置、设备及存储介质
CN111597768A (zh) 用于构建版图图案集的方法、设备和计算机可读存储介质
CN106449628A (zh) 半导体布局结构及其设计方法
US10534884B2 (en) Layout of large block synthesis blocks in integrated circuits
US11544439B2 (en) Integrated circuit having each standard cell with same target pitch and layout method thereof
CN112699631B (zh) 解决布线通道拐角处布线拥塞问题的设计优化方法
US8762922B1 (en) System for reducing leakage power of electronic circuit
US20220171912A1 (en) Poly-bit cells
CN101826123B (zh) 一种增加标准单元通孔提升芯片成品率的方法
CN115048900A (zh) 一种集成电路版图的拐角填充方法、装置及计算机设备
CN113312873A (zh) 一种电路版图设计方法、装置、掩膜板及电子设备
US20230010293A1 (en) Semiconductor integrated circuit design method and apparatus
US20240194683A1 (en) Semiconductor integrated circuit, layout design system, layout designing method, and non-transitory computer-readable storage medium storing program
CN118226702A (zh) 一种光学临近校正方法、装置及计算机可读存储介质
CN114548007A (zh) 一种芯片电路中设置固定电位单元的方法及装置
CN112485973A (zh) 增大铜层工艺窗口的opc方法和opc模块
CN117350235A (zh) 降低时钟网络功耗的布线方法、计算机设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant