CN112485973A - 增大铜层工艺窗口的opc方法和opc模块 - Google Patents
增大铜层工艺窗口的opc方法和opc模块 Download PDFInfo
- Publication number
- CN112485973A CN112485973A CN202011355747.0A CN202011355747A CN112485973A CN 112485973 A CN112485973 A CN 112485973A CN 202011355747 A CN202011355747 A CN 202011355747A CN 112485973 A CN112485973 A CN 112485973A
- Authority
- CN
- China
- Prior art keywords
- jog
- insert
- height
- opc
- copper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
本发明公开了一种增大铜层工艺窗口的OPC方法,包括:在图形选出高度大于第一阈值的Jog;指定第一***Jog的高度H和长度L,计算第一***Jog的数量n;检测选出Jog距离(n‑1)*L范围内有无其他Jog;如有,则将检测到的Jog向远离选出Jog的方向平移(n‑1)*L的距离,n>1的自然数;以选出的Jog的凹角处为起点,将第一***Jog全部逐级***,前(n‑1)级第一***Jog高度为H,使第n级第一***Jog与选出Jog边齐平;对每一级Jog检测MRC,若某一级Jog违反MRC,则在该级Jog凹角前再***一个第二***Jog,使其满足MRC;对该层做OPC操作,获得修正掩模版图形。本发明还公开了一种增大铜层工艺窗口的OPC模块。本发明根据待修正Jog周围环境使Retargeting层在疏密交接区域变换平缓降低铜层Open风险,增大铜层工艺窗口。
Description
技术领域
本发明涉及集成电路生产制造领域,特别是涉及一种增大铜层工艺窗口的OPC方法。本发明还涉及一种增大铜层工艺窗口的OPC模块。
背景技术
在先进半导体工艺中,光学临近修正(Optical Proximity Correction,OPC)已经是不可缺少的流程之一。为了弥补显影后检测(After Development Inspection,ADI)和刻蚀后检测(After Etching Inspection,AEI)图形的差异,OPC会修改原设计图形的线宽(Retargeting),使图形的线宽(CD)和间距(Space)更接近1:1。在后道工序(Back End ofLine,BEOL)中,铜层的环境复杂,单个图形周围有较多疏密交接的情况,因此铜层在此处Retargeting后的CD变化剧烈,有很多Jog会出现。当这类Jog的高度较大,铜层CD变化起伏较剧烈时,Retargeting后铜层的工艺窗口会变小,铜层的ADI图形会有Open的风险。通常解决这种问题的方法是平滑Retargeting层,在大Jog处加入一个或多个小Jog。然而,目前Jog处Retargeting层平滑的流程较为简易,不能对Jog周围的环境进行判断,不能固定已加入小Jog的位置,且不能进行掩模板规则检查(Mask Rule Check,MRC)。因此,疏密交接处的大Jog会引入铜层Open的风险。
发明内容
在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
本发明要解决的技术问题是提供一种能根据待修正Jog周围环境使设计图形线宽改变层(Retargeting)在疏密交接区域变换平缓降低铜层Open风险,增大铜层工艺窗口的OPC方法。
本发明要解决的另一技术问题是提供一种能根据待修正Jog周围环境使Retargeting层在疏密交接区域变换平缓降低铜层Open风险,增大铜层工艺窗口的OPC模块。
为解决上述技术问题,本发明提供的增大铜层工艺窗口的OPC方法,包括以下步骤:
S1,在图形中选出待修正Jog,Jog是图形分段边有高度差的台阶状位置;
S2,指定第一***Jog的高度H和长度L,计算第一***Jog的数量n;
S3,检测选出Jog距离(n-1)*L范围内有无其他Jog;如有,则将检测到的Jog向远离选出Jog的方向平移(n-1)*L的距离,n>1的自然数;
S4,以选出的Jog的凹角处为起点,将第一***Jog全部逐级***,前(n-1)级第一***Jog高度为H,使第n级第一***Jog与选出Jog边齐平;
S5,对每一级Jog检测MRC,若某一级Jog违反MRC,则在该级Jog凹角前再***一个第二***Jog,使其满足MRC;
S6,对该层做OPC操作,获得修正掩模版图形。
可选择的,进一步改进所述增大铜层工艺窗口的OPC方法,所述待修正Jog是边高度大于第一阈值,且该边与两端相邻分段边所形成的角分别为-90度凸角和-270度凹角的Jog。
可选择的,进一步改进所述增大铜层工艺窗口的OPC方法,第一阈值的范围是6~8nm。
可选择的,进一步改进所述增大铜层工艺窗口的OPC方法,第一***Jog的高度H范围是6~8nm,第一***Jog的长度L范围是30~80nm,第二***Jog的高度H范围是0~8nm,第二***Jog的长度L范围是30~80nm。
为解决上述技术问题,本发明提供一种增大铜层工艺窗口的OPC模块,包括:
Jog选取单元,其用于在图形选出待修正Jog,Jog是图形分段边有高度差的台阶状位置;
Jog参数设置单元,其用于指定***Jog的高度和长度;
检测单元,其用于检测选出Jog距离(n-1)*L范围内有无其他Jog;如有,则将检测到的Jog向远离选出Jog的方向平移(n-1)*L的距离,n>1的自然数,L是第一***Jog的长度;
Jog***单元,其用于以选出的Jog的凹角处为起点,将第一***Jog全部逐级***,前(n-1)级第一***Jog高度为H,使第n级第一***Jog与选出Jog边齐平;
检测MRC单元,其用于对每一级Jog检测MRC,若某一级Jog违反MRC,则在该级Jog凹角前再***一个第二***Jog,使其满足MRC;
修正单元,其用于对该层做OPC操作,获得修正掩模版图形。
可选择的,进一步改进所述增大铜层工艺窗口的OPC模块,所述待修正Jog是边高度大于第一阈值,且该边与两端相邻分段边所形成的角分别为-90度凸角和-270度凹角的Jog。
可选择的,进一步改进所述增大铜层工艺窗口的OPC模块,第一阈值的范围是6~8nm。
可选择的,进一步改进所述增大铜层工艺窗口的OPC模块,第一***Jog的高度H范围是6~8nm,第一***Jog的长度L范围是30~80nm,第二***Jog的高度H范围是0~8nm,第二***Jog的长度L范围是30~80nm。
本发明将疏密交接处会引入铜层Open风险:高度大于阈值的大Jog替换为多个小Jog组成的台阶组,使Retargeting层在疏密交接区域变换平缓,从而降低铜层Open的风险,增大铜层的工艺窗口。本发明由于在加入台阶前加入了对周围Jog的判断和处理,所以能避免引起新的大Jog。此外,本发明每级台阶会检查MRC,并且对违反MRC处的Jog只增加台阶数,不会移动之前加入的台阶,进一步避免引起新的大Jog。
附图说明
本发明附图旨在示出根据本发明的特定示例性实施例中所使用的方法、结构和/或材料的一般特性,对说明书中的描述进行补充。然而,本发明附图是未按比例绘制的示意图,因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点,本发明附图不应当被解释为限定或限制由根据本发明的示例性实施例所涵盖的数值或属性的范围。下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1是本发明方法流程示意图。
图2是发明第二实施例示意图一。
图3是发明第二实施例示意图二。
图4是发明第二实施例示意图三。
图5是发明第二实施例示意图四。
图6是发明第二实施例示意图五。
图7是发明第二实施例示意图六。
图8是发明第二实施例示意图七。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式,本领域技术人员可由本说明书所公开的内容充分地了解本发明的其他优点与技术效果。本发明还可以通过不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点加以应用,在没有背离发明总的设计思路下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。本发明下述示例性实施例可以多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的具体实施例。应当理解的是,提供这些实施例是为了使得本发明的公开彻底且完整,并且将这些示例性具体实施例的技术方案充分传达给本领域技术人员。
应当理解的是,当元件被称作“连接”或“结合”到另一元件时,该元件可以直接连接或结合到另一元件,或者可以存在中间元件。不同的是,当元件被称作“直接连接”或“直接结合”到另一元件时,不存在中间元件。在全部附图中,相同的附图标记始终表示相同的元件。此外,还应当理解的是,尽管在这里可以使用术语“第一”、“第二”等来描述不同的元件、参数、组件、区域、层和/或部分,但是这些元件、参数、组件、区域、层和/或部分不应当受这些术语的限制。这些术语仅是用来将一个元件、参数、组件、区域、层或部分与另一个元件、参数、组件、区域、层或部分区分开来。因此,在不脱离根据本发明的示例性实施例的教导的情况下,以下所讨论的第一元件、参数、组件、区域、层或部分也可以被称作第二元件、参数、组件、区域、层或部分。
第一实施例;
如图1所示,本发明提供一种增大铜层工艺窗口的OPC方法,包括以下步骤:
S1,在图形中选出待修正Jog,Jog是图形分段边有高度差的台阶状位置;
S2,指定第一***Jog的高度H和长度L,计算第一***Jog的数量n;
S3,检测选出Jog距离(n-1)*L范围内有无其他Jog;如有,则将检测到的Jog向远离选出Jog的方向平移(n-1)*L的距离,n>1的自然数;
S4,以选出的Jog的凹角处为起点,将第一***Jog全部逐级***,前(n-1)级第一***Jog高度为H,使第n级第一***Jog与选出Jog边齐平;
S5,对每一级Jog检测MRC,若某一级Jog违反MRC,则在该级Jog凹角前再***一个第二***Jog,使其满足MRC;
S6,对该层做OPC操作,获得修正掩模版图形。
其中,所述待修正Jog是边高度大于第一阈值,且该边与两端相邻分段边所形成的角分别为90度凸角和270度凹角的Jog;
可选择的,第一阈值的范围是6nm、7nm或8nm,第一***Jog的高度H范围是6nm、7nm或8nm,第一***Jog的长度L范围是30nm、40nm、50nm、60nm、70nm或80nm,第二***Jog的高度H范围是0nm、1nm、2nm、3nm、5nm、6nm、7nm或8nm,第二***Jog的长度L范围是30nm、40nm、50nm、60nm、70nm或80nm。
第二实施例;
基于上述第一实施例的设计原理,本发明示例性的提供本发明提供一种增大铜层工艺窗口的OPC方法,包括以下步骤:
如图2所示,选出高度大于第一阈值的Jog1,测量Jog1的长度,Jog1的高度为20.5nm。设定***Jog3台阶的高度为7nm,长度为35nm,则需要***3级台阶;
如图3所示,在与Jog1距离35nm处另有Jog2,与待***台阶的位置有冲突,将Jog2向远离Jog1的方向平移70nm;
如图4所示,以Jog1的凹角处为起点,逐级***Jog3,前两个Jog3高度为7nm,第三个Jog3高度为6.5nm,每个Jog3长度为35nm;
图5所示,对***Jog3逐级检查MRC。通常违反的MRC类型为最小宽度或最小包裹等。如在Jog3处Metal包裹Via的距离等于0.5nm。为了保证Metal包裹Via不小于3nm,在Jog3凹角之前的位置,另***一高度为2.5nm,长度为35nm的Jog4,如图6所示;
对***Jog3和Jog4后的Retargeting层做OPC操作,通过Simulation得到Contour,如图7所示,未作平滑操作的Contour如图7所示。可见在***多个小Jog3台阶前后,PW条件下Jog附近的最小CD从30.6nm增大至33.9nm,增幅为3.3nm,减小了铜层Open的风险,也增大了其工艺窗口。
第三实施例;
本发明提供一种增大铜层工艺窗口的OPC模块,其能通过计算机编程技术实现,例如脚本,包括:
Jog选取单元,其用于在图形选出待修正Jog,Jog是图形分段边有高度差的台阶状位置;
Jog参数设置单元,其用于指定***Jog的高度和长度;
检测单元,其用于检测选出Jog距离(n-1)*L范围内有无其他Jog;如有,则将检测到的Jog向远离选出Jog的方向平移(n-1)*L的距离,n>1的自然数,L是第一***Jog的长度;
Jog***单元,其用于以选出的Jog的凹角处为起点,将第一***Jog全部逐级***,前(n-1)级第一***Jog高度为H,使第n级第一***Jog与选出Jog边齐平;
检测MRC单元,其用于对每一级Jog检测MRC,若某一级Jog违反MRC,则在该级Jog凹角前再***一个第二***Jog,使其满足MRC;
修正单元,其用于对该层做OPC操作,获得修正掩模版图形。
其中,所述待修正Jog是边高度大于第一阈值,且该边与两端相邻分段边所形成的角分别为90度凸角和270度凹角的Jog;
可选择的,第一阈值的范围是6nm、7nm或8nm,第一***Jog的高度H范围是6nm、7nm或8nm,第一***Jog的长度L范围是30nm、40nm、50nm、60nm、70nm或80nm,第二***Jog的高度H范围是0nm、1nm、2nm、3nm、5nm、6nm、7nm或8nm,第二***Jog的长度L范围是30nm、40nm、50nm、60nm、70nm或80nm。
除非另有定义,否则这里所使用的全部术语(包括技术术语和科学术语)都具有与本发明所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是,除非这里明确定义,否则诸如在通用字典中定义的术语这类术语应当被解释为具有与它们在相关领域语境中的意思相一致的意思,而不以理想的或过于正式的含义加以解释。
以上通过具体实施方式和实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (8)
1.一种增大铜层工艺窗口的OPC方法,其特征在于,包括以下步骤:
S1,在图形中选出待修正Jog,Jog是图形分段边有高度差的台阶状位置;
S2,指定第一***Jog的高度H和长度L,计算第一***Jog的数量n;
S3,检测选出Jog距离(n-1)*L范围内有无其他Jog;如有,则将检测到的Jog向远离选出Jog的方向平移(n-1)*L的距离,n>1的自然数;
S4,以选出的Jog的凹角处为起点,将第一***Jog全部逐级***,前(n-1)级第一***Jog高度为H,使第n级第一***Jog与选出Jog边齐平;
S5,对每一级Jog检测MRC,若某一级Jog违反MRC,则在该级Jog凹角前再***一个第二***Jog,使其满足MRC;
S6,对该层做OPC操作,获得修正掩模版图形。
2.如权利要求1所述增大铜层工艺窗口的OPC方法,其特征在于:
所述待修正Jog是边高度大于第一阈值,且该边与两端相邻分段边所形成的角分别为90度凸角和270度凹角的Jog。
3.如权利要求2所述增大铜层工艺窗口的OPC方法,其特征在于:第一阈值的范围是6~8nm。
4.如权利要求1所述增大铜层工艺窗口的OPC方法,其特征在于:
第一***Jog的高度H范围是6~8nm,第一***Jog的长度L范围是30~80nm,第二***Jog的高度H范围是0~8nm,第二***Jog的长度L范围是30~80nm。
5.一种增大铜层工艺窗口的OPC模块,其特征在于,包括:
Jog选取单元,其用于在图形中选出待修正Jog,Jog是图形分段边有高度差的台阶状位置;
Jog参数设置单元,其用于指定***Jog的高度和长度;
检测单元,其用于检测选出Jog距离(n-1)*L范围内有无其他Jog;如有,则将检测到的Jog向远离选出Jog的方向平移(n-1)*L的距离,n>1的自然数,L是第一***Jog的长度;
Jog***单元,其用于以选出的Jog的凹角处为起点,将第一***Jog全部逐级***,前(n-1)级第一***Jog高度为H,使第n级第一***Jog与选出Jog边齐平;
检测MRC单元,其用于对每一级Jog检测MRC,若某一级Jog违反MRC,则在该级Jog凹角前再***一个第二***Jog,使其满足MRC;
修正单元,其用于对该层做OPC操作,获得修正掩模版图形。
6.如权利要求5所述增大铜层工艺窗口的OPC模块,其特征在于:
Jog选取单元采用以下方式选取所述待修正Jog,选出边高度大于第一阈值,且该边与两端相邻分段边所形成的角分别为90度凸角和270度凹角的Jog。
7.如权利要求6所述增大铜层工艺窗口的OPC模块,其特征在于:
第一阈值的范围是6~8nm。
8.如权利要求5所述增大铜层工艺窗口的OPC模块,其特征在于:
第一***Jog的高度H范围是6~8nm,第一***Jog的长度L范围是30~80nm,第二***Jog的高度H范围是0~8nm,第二***Jog的长度L范围是30~80nm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011355747.0A CN112485973B (zh) | 2020-11-27 | 2020-11-27 | 增大铜层工艺窗口的opc方法和opc模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011355747.0A CN112485973B (zh) | 2020-11-27 | 2020-11-27 | 增大铜层工艺窗口的opc方法和opc模块 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112485973A true CN112485973A (zh) | 2021-03-12 |
CN112485973B CN112485973B (zh) | 2023-02-03 |
Family
ID=74935896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011355747.0A Active CN112485973B (zh) | 2020-11-27 | 2020-11-27 | 增大铜层工艺窗口的opc方法和opc模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112485973B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050273733A1 (en) * | 2004-06-02 | 2005-12-08 | Lippincott George P | OPC conflict identification and edge priority system |
US20060085773A1 (en) * | 2004-10-15 | 2006-04-20 | Youping Zhang | Creating and applying variable bias rules in rule-based optical proximity correction for reduced complexity |
JP2007220986A (ja) * | 2006-02-17 | 2007-08-30 | Nikon Corp | デバイス製造処理方法 |
CN101349863A (zh) * | 2008-08-19 | 2009-01-21 | 浙江大学 | 用轮廓采样的多边形边动态切分的光学临近效应校正方法 |
US20130268901A1 (en) * | 2012-04-09 | 2013-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and Method for E-Beam Writing |
-
2020
- 2020-11-27 CN CN202011355747.0A patent/CN112485973B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050273733A1 (en) * | 2004-06-02 | 2005-12-08 | Lippincott George P | OPC conflict identification and edge priority system |
US20060085773A1 (en) * | 2004-10-15 | 2006-04-20 | Youping Zhang | Creating and applying variable bias rules in rule-based optical proximity correction for reduced complexity |
JP2007220986A (ja) * | 2006-02-17 | 2007-08-30 | Nikon Corp | デバイス製造処理方法 |
CN101349863A (zh) * | 2008-08-19 | 2009-01-21 | 浙江大学 | 用轮廓采样的多边形边动态切分的光学临近效应校正方法 |
US20130268901A1 (en) * | 2012-04-09 | 2013-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and Method for E-Beam Writing |
Also Published As
Publication number | Publication date |
---|---|
CN112485973B (zh) | 2023-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107479331B (zh) | 一种图形转角的opc修正方法 | |
US20090300574A1 (en) | Methods for Defining and Utilizing Sub-Resolution Features in Linear Topology | |
US7844934B2 (en) | Method for designing a semiconductor integrated circuit layout capable of reducing the processing time for optical proximity effect correction | |
CN105807556B (zh) | 版图的修正方法 | |
US6576147B2 (en) | Method of layout compaction | |
JP3615191B2 (ja) | 半導体集積回路装置の設計方法、設計装置、及び設計プログラム | |
US20100306727A1 (en) | Method and design system for semiconductor integrated circuit | |
US20230266659A1 (en) | OPC Method | |
CN106444273B (zh) | 一种金属线层小尺寸冗余图形的添加和处理方法 | |
US10534884B2 (en) | Layout of large block synthesis blocks in integrated circuits | |
US7698667B2 (en) | Pattern correction apparatus, pattern optimization apparatus, and integrated circuit design apparatus | |
CN117348333B (zh) | 掩膜版、光学临近修正方法、装置及电子设备 | |
CN112485973B (zh) | 增大铜层工艺窗口的opc方法和opc模块 | |
US8221942B2 (en) | Pattern correction method, exposure mask, manufacturing method of exposure mask, and manufacturing method of semiconductor device | |
US6892372B2 (en) | Wiring layout method of integrated circuit | |
CN114609858B (zh) | 光学临近修正方法、装置及电子设备 | |
CN105892223B (zh) | 一种优化opc验证的方法 | |
US20090199153A1 (en) | Exposure condition setting method and program for setting exposure conditions | |
US20100199238A1 (en) | Systematic Method for Variable Layout Shrink | |
KR20220130681A (ko) | 집적회로 및 이의 배치 방법 | |
CN113161346A (zh) | 集成电路及其布局方法 | |
CN112631068A (zh) | 版图Dense-3Bar-Dense结构的修正方法 | |
CN112415864A (zh) | 一种确定opc最小分割长度的方法 | |
US9547742B2 (en) | Systems and methods for via placement | |
CN117950263A (zh) | 一种光学临近校正方法及光学临近校正模型的检查方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |