KR20220130681A - 집적회로 및 이의 배치 방법 - Google Patents

집적회로 및 이의 배치 방법 Download PDF

Info

Publication number
KR20220130681A
KR20220130681A KR1020227022482A KR20227022482A KR20220130681A KR 20220130681 A KR20220130681 A KR 20220130681A KR 1020227022482 A KR1020227022482 A KR 1020227022482A KR 20227022482 A KR20227022482 A KR 20227022482A KR 20220130681 A KR20220130681 A KR 20220130681A
Authority
KR
South Korea
Prior art keywords
polycrystalline silicon
standard
distance
standard unit
contact structure
Prior art date
Application number
KR1020227022482A
Other languages
English (en)
Inventor
메이샹 루
Original Assignee
창신 메모리 테크놀로지즈 아이엔씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202110285294.7A external-priority patent/CN113161346B/zh
Application filed by 창신 메모리 테크놀로지즈 아이엔씨 filed Critical 창신 메모리 테크놀로지즈 아이엔씨
Publication of KR20220130681A publication Critical patent/KR20220130681A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/10—Numerical modelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Architecture (AREA)
  • Ceramic Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 출원의 실시예는 집적회로 및 이의 배치 방법을 제공하며, 우선 집적회로 중의 여러 개의 표준 유닛 중에서 채널 길이가 가장 큰 제1 표준 유닛의 제1 간격 사이즈를 확정하고, 해당 제1 간격 사이즈는 제1 표준 유닛 중 다결정 실리콘 게이트의 중축선과 더미 다결정 실리콘 게이트의 중축선 사이의 거리이고, 그 다음 제1 간격 사이즈 및 각 표준 유닛의 채널 길이를 이용하여, 각 표준 유닛 중 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트 사이의 거리를 조정하고, 조정 후의 각 표준 유닛 중 다결정 실리콘 게이트의 중축선과 더미 다결정 실리콘 게이트의 중축선 사이의 거리는 상술한 제1 간격 사이즈와 동일하며, 이로부터 채널 길이가 다른 각 표준 유닛을 함께 집적한 후, 각 표준 유닛의 점유 공간 크기가 채널 길이의 영향을 받지 않으며, 집적회로 생산 과정 중 관건적인 패턴 사이즈 오차를 효과적으로 감소하고, 집적회로의 성능을 향상시킨다.

Description

집적회로 및 이의 배치 방법
본 출원의 실시예는 집적회로 기술분야에 관한 것으로, 특히는 집적회로 및 이의 배치 방법에 관한 것이다.
본 출원은 2021년 03월 17일 중국 특허국에 출원한 출원 번호가 202110285294.7이고, 출원의 명칭이 "집적회로 및 이의 배치 방법”인 중국 특허 출원의 우선권을 주장하며, 그 모든 내용은 인용을 통해 본 출원에 결합된다.
집적회로는 일반적으로 복수의 표준 유닛들이 함께 집적되어 형성된 것으로, 현재 다양한 전자기기에 광범위하게 적용되고 있다.
집적회로의 디자인 과정에 표준 유닛 라이브러리로부터 복수의 표준 유닛을 선택하고, 복수의 표준 유닛을 대응되는 위치에 배치하고 연결하여 집적회로를 형성하는 바, 현재 집적회로 중의 각 표준 유닛의 채널 길이는 일부 차이가 존재할 수 있고, 이러한 차이는 집적회로의 생산 과정 중에 관건적인 패턴 사이즈의 보다 큰 오차를 일으킬 수 있기에 집적회로의 성능에 영향을 미친다.
본 출원의 실시예는 표준 유닛의 채널 길이에 존재하는 차이로 인한 직접회로의 생산 과정 중에 패턴 사이즈의 보다 큰 오차가 쉽게 나타나는 기술문제를 효과적으로 해결할 수 있는 집적회로 및 이의 배치 방법을 제공한다.
제1 측면에서, 본 출원의 실시예는 집적회로 배치 방법을 제공하는 바, 상기 집적회로는 여러 개의 표준 유닛을 포함하고, 상기 표준 유닛 각각은 모두 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트를 포함하고, 상기 여러 개의 표준 유닛 중 적어도 두 개의 표준 유닛의 채널 길이는 상이하고, 상기 표준 유닛의 채널 길이는 상기 표준 유닛의 다결정 실리콘 게이트의 폭이며, 상기 방법은,
상기 여러 개의 표준 유닛 중에서 채널 길이가 가장 큰 표준 유닛을 제1 표준 유닛으로 확정하는 단계;
상기 제1 표준 유닛의 제1 간격 사이즈를 확정하되, 상기 제1 간격 사이즈는 상기 제1 표준 유닛 중 다결정 실리콘 게이트의 중축선과 상기 제1 표준 유닛 중의 더미 다결정 실리콘 게이트의 중축선 사이의 거리인 단계;
상기 제1 간격 사이즈와 상기 표준 유닛 각각의 채널 길이를 기초로, 상기 표준 유닛 각각의 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트 사이의 거리를 조정하되, 조정 후의 상기 표준 유닛 각각의 다결정 실리콘 게이트의 중축선과 더미 다결정 실리콘 게이트의 중축선 사이의 거리는 상기 제1 간격 사이즈와 동일한 단계를 포함한다.
제2 측면에서, 본 출원의 실시예는 집적회로를 제공하는 바, 여러 개의 표준 유닛을 포함하고, 상기 표준 유닛 각각은 모두 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트를 포함하고, 상기 여러 개의 표준 유닛 중에서 적어도 두 개의 표준 유닛의 채널 길이는 상이하고, 상기 표준 유닛의 채널 길이는 상기 표준 유닛의 다결정 실리콘 게이트의 폭이며;
상기 표준 유닛 각각의 목표 간격 사이즈는 동일하고 모두 제1 간격 사이즈이며, 상기 목표 간격 사이즈는 상기 표준 유닛 각각의 다결정 실리콘 게이트의 중축선과 더미 다결정 실리콘 게이트의 중축선 사이의 거리이고, 상기 제1 간격 사이즈는 제1 표준 유닛 중 다결정 실리콘 게이트의 중축선과 상기 제1 표준 유닛 중의 더미 다결정 실리콘 게이트의 중축선 사이의 거리에 의해 확정되고, 상기 제1 표준 유닛은 상기 여러 개의 표준 유닛 중에서 채널 길이가 가장 큰 표준 유닛이다.
본 출원의 실시예에 따른 집적회로 및 이의 배치 방법은, 우선 집적회로 중의 여러 개의 표준 유닛 중에서 채널 길이가 가장 큰 제1 표준 유닛의 제1 간격 사이즈를 확정하고, 해당 제1 간격 사이즈는 제1 표준 유닛 중 다결정 실리콘 게이트의 중축선과 더미 다결정 실리콘 게이트의 중축선 사이의 거리이고, 그 다음 제1 간격 사이즈 및 각 표준 유닛의 채널 길이를 이용하여, 각 표준 유닛의 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트 사이의 거리를 조정하고, 조정 후의 각 표준 유닛 중의 다결정 실리콘 게이트의 중축선과 더미 다결정 실리콘 게이트의 중축선 사이의 거리는 상술한 제1 간격 사이즈와 동일하며, 이로부터 채널 길이가 다른 각 표준 유닛을 함께 집적한 후, 각 표준 유닛의 점유 공간 크기가 채널 길이의 영향을 받지 않으며, 집적회로 생산 과정 중 관건적인 패턴 사이즈 오차를 효과적으로 감소하고, 집적회로의 성능을 향상시킨다.
본 출원의 실시예 또는 종래기술의 기술 방안을 더욱 명확하게 설명하기 위하여 아래에는 본 출원의 실시예 또는 종래기술의 설명에 사용해야 하는 첨부 도면을 간단히 소개하고자 하는 바, 아래 설명에서 첨부 도면은 단지 본 출원의 일부 실시예일 뿐, 본 분야에서 통상의 지식을 가진 자에게 있어서 진보적인 노력을 들이지 않은 전제 하에서 이러한 도면에 근거하여 기타 도면을 더 얻을 수 있음은 자명한 것이다.
도 1은 본 출원의 실시예에 따른 집적회로의 부분 구조를 나타내는 도면이다.
도 2는 본 출원의 실시예에 따른 표준 유닛의 구조를 나타내는 도면이다.
도 3은 본 출원의 실시예에 따른 집적회로 배치 방법의 흐름도이다.
도4는 본 출원의 실시예에 따른 표준 유닛의 부분 구조를 나타내는 도면이다.
도 5는 본 출원의 실시예에 따른 다른 표준 유닛의 부분 구조를 나타내는 도면이다.
본 출원의 실시예의 목적, 기술방안 및 장점이 더욱 명확하도록, 아래 본 출원의 실시예 중의 도면을 결합하여 본 출원의 실시예의 기술방안에 대해 명확하고 완전하게 설명한다. 물론, 여기서 기술된 실시예는 본 출원의 일부 실시예일 뿐 전부 실시예가 아니다. 본 출원 중의 실시예에 기반하여 본 분야의 통상의 기술자가 창조적 노력을 들이지 않고 얻은 모든 기타 실시예는 모두 본 출원의 보호 범위에 속한다.
본 출원에서 사용되는 용어 "제1", "제2" 등은 유사한 대상을 구분하기 위한 것으로서, 특정 순서 또는 선후 순서를 기재할 필요는 없으며, 이렇게 사용되는 데이터는 적합한 경우에 서로 호환될 수 있는 것으로 이해되어야 한다. 한편, 용어 "포함"과 "구비" 및 이들의 임의의 변형은, 비배타적인 포함을 커버하기 위한 것으로서, 예를 들어, 일련의 단계 또는 유닛을 포함하는 과정, 방법, 시스템, 제품 또는 기기는 명확히 나열된 그들 단계 또는 유닛에 한정될 필요가 없으며, 오히려 명확하게 나열되지 않은 것이거나, 이러한 과정, 방법, 제품 또는 기기의 고유한 기타 단계 또는 유닛을 포함할 수 있다.
집적회로는 복수의 유닛으로 한정될 수 있으며, 복수의 유닛의 특성 정보를 포함하는 유닛 라이브러리를 이용하여 설계될 수 있다. 유닛 라이브러리는 유닛의 명칭, 사이즈, 게이트 폭, 핀, 지연 특성, 누설 전류, 임계 전압, 기능 등이 한정될 수 있다. 전형적인 유닛 라이브러리 세트는 앤드(AND), 오어(OR), 노어(NOR) 또는 인버터(INVERTER)와 같은 기본 유닛 및 OAI(오어/앤드/인버터(OR/AND/INVERTER)) 및 AOI (앤드/오어/인버터(AND/OR/INVERTER))와 같은 복합 유닛 및 단순 마스터-슬레이브 트리거 또는 래치와 같은 저장 요소를 포함할 수 있다.
상술한 유닛 라이브러리는 표준 유닛 라이브러리일 수 있고, 표준 유닛 라이브러리는 디지털 집적회로 디자인 자동화 프로세스를 지원하는 기초 데이터 중의 하나이고, 표준 유닛 라이브러리는 프론트 엔드 기능 시뮬레이션에서 백엔드 레이아웃 구현까지 전반적인 집적회로 자동화 디자인 프로세스를 구성한다. 여기서, 표준 유닛 라이브러리는 일반적으로 여러 개의 미리 설계된 표준 유닛을 포함하고, 소자의 레이아웃 패턴 및 면적, 회로 출력, 시간 순서와 구동 능력 등 회로 성능값을 포함하며, 표준 유닛은 일반적인 인터페이스 구현과 규칙 구조를 구비하고, 집적회로 설계자 또는 종합툴은 설계 요구를 기초로, 표준 유닛 라이브러리에서 필요한 표준 유닛을 호출하여 집적회로의 레이아웃 배치 설계를 완성한다. 표준 유닛 라이브러리의 집적회로 설계를 기초로 회로 설계의 효율을 대폭 향상시킬 수 있다.
종래의 집적회로 중의 각 표준 유닛 사이의 채널 길이는 일부 차이가 존재할 수 있으며, 따라서, 각 표준 유닛이 함께 연결된 후, 각 표준 유닛이 차지하는 공간의 크기도 차이가 존재할 것이며, 공정 생산 과정에서 쉽게 집적회로의 관건적인 패턴 사이즈에 보다 큰 오차를 일으켜 집적회로의 성능에 영향을 미친다.
상술한 기술문제를 해결하기 위하여, 본 출원의 실시예는 집적회로 배치 방법을 제공하는 바, 우선 집적회로 중의 여러 개의 표준 유닛 중에서 채널 길이가 가장 큰 제1 표준 유닛의 제1 간격 사이즈를 확정하고, 해당 제1 간격 사이즈는 제1 표준 유닛의 다결정 실리콘 게이트의 중축선과 더미 다결정 실리콘 게이트의 중축선 사이의 거리이고, 그 다음 제1 간격 사이즈 및 각 표준 유닛의 채널 길이를 이용하여, 각 표준 유닛의 크기를 조정하고, 조정 후의 각 표준 유닛의 다결정 실리콘 게이트의 중축선과 더미 다결정 실리콘 게이트의 중축선 사이의 거리는 상술한 제1 간격 사이즈와 동일하며, 이로부터 채널 길이가 다른 각 표준 유닛을 함께 집적한 후, 각 표준 유닛이 차지하는 공간 크기가 일치하도록 할 수 있으며, 이로부터 공정 생산 과정 중 집적회로의 관건적인 패턴 사이즈의 오차를 효과적으로 줄이고, 집적회로의 성능을 향상시킨다.
상술한 집적회로 배치 방법은 임의의 논리회로 레이아웃의 설계에 응용할 수 있고, 아래에는 상세한 실시예를 사용하여 구체적으로 설명한다.
도 1을 참조하면, 도 1은 본 출원의 실시예에 따른 집적회로의 부분 구조를 나타내는 도면이고, 본 출원의 실시예에서, 상술한 집적회로는 여러 개의 표준 유닛(10)을 포함한다.
가능한 실시 방식에서, 상술한 여러 개의 표준 유닛(10) 중에서 적어도 두 개의 표준 유닛의 채널 길이(gate length)는 상이하다.
도 1에 도시된 바와 같이, 위에서 아래로 세번 째 표준 유닛의 채널 길이는 기타 3개 표준 유닛의 채널 길이보다 크다.
도 2를 참조하면, 도 2는 본 출원의 실시예에 따른 표준 유닛의 구조를 나타내는 도면이고, 본 출원의 실시예에서, 상술한 각 표준 유닛(10)은 모두 다결정 실리콘 게이트(11)와 더미 다결정 실리콘 게이트(12)를 포함한다.
일 가능한 실시 방식에서, 각 표준 유닛의 채널 길이(X)는 각 표준 유닛의 다결정 실리콘 게이트(11)의 폭이다. 각 표준 유닛의 다결정 실리콘 게이트(11)의 폭은 더미 다결정 실리콘 게이트(12)의 폭과 같다.
도 3을 참조하면, 도 3은 본 출원의 실시예에 따른 집적회로 배치 방법의 흐름도이다. 해당 집적회로 배치 방법은 아래의 단계를 포함한다.
S301, 집적회로의 여러 개의 표준 유닛 중에서 채널 길이가 가장 큰 표준 유닛을 제1 표준 유닛으로 확정한다.
본 출원의 실시예에서, 집적회로 중의 각 표준 유닛의 채널 길이를 확정하고, 채널 길이가 가장 큰 표준 유닛을 제1 표준 유닛으로 선택한다. 예를 들어, 채널 길이가 다른 3개 표준 유닛 STD1, STD2, STD3이 있고, 이에 대응하는 채널 길이가 각각 x1, x2, x3이며, x1<x2<x3이라고 가정하면, 본 출원의 실시예에서는 표준 유닛 STD3을 제1 표준 유닛으로 할 수 있다.
S302, 제1 표준 유닛의 제1 간격 사이즈를 확정하고, 해당 제1 간격 사이즈는 제1 표준 유닛의 다결정 실리콘 게이트의 중축선과 제1 표준 유닛 중의 더미 다결정 실리콘 게이트의 중축선 사이의 거리이다.
본 출원의 실시예를 더욱 잘 이해하기 위하여, 도 2를 참조하면, 다결정 실리콘 게이트(11)의 중축선과 더미 다결정 실리콘 게이트(12)의 중축선 사이의 거리는 제1 간격 사이즈(P)로 표시할 수 있다.
S303, 제1 간격 사이즈와 각 표준 유닛의 채널 길이를 기초로, 각 표준 유닛 중 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트 사이의 거리를 조정하고, 조정 후의 각 표준 유닛 중의 다결정 실리콘 게이트의 중축선과 더미 다결정 실리콘 게이트의 중축선 사이의 거리는 제1 간격 사이즈와 동일하다.
본 출원의 실시예에서, 상술한 제1 간격 사이즈를 확정한 후, 해당 제1 간격 사이즈를 각 표준 유닛 중 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트 사이의 기준 간격 사이즈로 하고, 그 다음 각 표준 유닛의 채널 길이를 기초로, 각 표준 유닛 중 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트 사이의 거리를 조정하여, 조정 후의 각 표준 유닛의 다결정 실리콘 게이트의 중축선과 더미 다결정 실리콘 게이트의 중축선 사이의 거리가 모두 상술한 제1 간격 사이즈와 동일하도록 한다.
이해할 수 있는 것은, 기존의 기술방안에서, 표준 유닛 라이브러리 중의 각 표준 유닛의 경우, 아무런 조정을 하기 전에, 각 표준 유닛 중 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트 사이의 간격 사이즈는 다결정 실리콘 게이트의 채널 길이와 정 상관되며, 따라서, 채널 길이가 보다 큰 표준 유닛의 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트 사이의 간격 사이즈는 채널 길이가 보다 작은 표준 유닛보다 클 것이다.
따라서 본 출원의 실시예는 상술한 제1 간격 사이즈와 각 표준 유닛의 채널 길이를 기초로, 각 표준 유닛 중 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트 사이의 거리를 조정하고, 이로부터 각 표준 유닛 중 다결정 실리콘 게이트의 중축선과 더미 다결정 실리콘 게이트의 중축선 사이의 거리가 일치하도록 한다.
본 출원의 실시예에 따른 집적회로 배치 방법은, 상술한 제1 간격 사이즈 및 각 표준 유닛의 채널 길이를 이용하여, 각 표준 유닛의 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트 사이의 거리를 조정하고, 조정 후의 각 표준 유닛의 다결정 실리콘 게이트의 중축선과 더미 다결정 실리콘 게이트의 중축선 사이의 거리는 모두 상술한 제1 간격 사이즈와 동일하고, 이로부터 채널 길이가 다른 각 표준 유닛을 함께 집적한 후, 각 표준 유닛의 점유 공간 크기가 채널 길이의 영향을 받지 않으며, 집적회로 생산 과정 중 관건적인 패턴 사이즈 오차를 효과적으로 감소하고, 집적회로의 성능을 향상시킨다.
상술한 실시예에서 설명된 내용을 바탕으로, 본 출원의 일 실시예의 가능한 실시 방식에서, 도 4를 참조하면, 도 4는 본 출원의 실시예에 따른 표준 유닛의 부분 구조를 나타내는 도면이고, 본 출원의 실시예에서, 각 표준 유닛(10)은 모두 접촉 구조(13)와 엑티브 영역(14)을 더 포함한다.
여기서, 접촉 구조(13)는 표준 유닛 중 다결정 실리콘 게이트(11)와 더미 다결정 실리콘 게이트(12) 사이에 위치하고, 엑티브 영역(14) 내에 위치하며, 엑티브 영역(14)은 표준 유닛 중 두 개의 더미 다결정 실리콘 게이트(12) 사이에 위치한다.
본 출원의 가능한 실시 방식에서, 상술한 단계(S303)에서 설명된 제1 간격 사이즈와 각 표준 유닛의 채널 길이를 기초로, 각 표준 유닛의 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트 사이의 거리를 조정하는 것은, 구체적으로 아래의 단계를 포함한다.
단계 1, 제1 간격 사이즈와 각 표준 유닛의 채널 길이를 기초로, 각 표준 유닛 중의 접촉 구조와 다결정 실리콘 게이트 사이의 제1 간격 거리, 및 각 표준 유닛 중의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 제2 간격 거리를 확정한다.
본 출원의 실시예를 더욱 잘 이해하기 위하여, 도4를 참조하면, 임의의 표준 유닛의 접촉 구조(13)와 다결정 실리콘 게이트(11) 사이의 제1 간격 거리는 거리(Y)이고, 그 더미 다결정 실리콘 게이트(12)와 엑티브 영역(14) 사이의 제2 간격 거리는 거리(Z)이다.
가능한 실시 방식에서, 상술한 제1 간격 사이즈(P), 각 표준 유닛의 채널 길이와 접촉 구조의 폭을 기초로, 각 표준 유닛 중의 접촉 구조와 다결정 실리콘 게이트 사이의 제1 간격 거리를 확정할 수 있다.
선택적으로, 아래의 방식으로 각 표준 유닛 중의 접촉 구조와 다결정 실리콘 게이트 사이의 제1 간격 거리를 계산할 수 있다.
Figure pct00001
여기서, Yi는 제i 번째 표준 유닛 중의 접촉 구조와 다결정 실리콘 게이트 사이의 제1 간격 거리(Yi)를 표시하고, P는 상술한 제1 간격 사이즈를 표시하고, Xi-는 는 제i 번째 표준 유닛의 채널 길이를 표시하고, Bi는 제i 번째 표준 유닛의 접촉 구조의 폭을 표시한다.
본 출원의 실시예를 더욱 잘 이해하기 위하여, 도 4를 참조하면, 각 표준 유닛의 접촉 구조의 폭은 도4에 도시된 거리(B)로 표시할 수 있다.
가능한 실시 방식에서, 상술한 제1 간격 사이즈(P), 각 표준 유닛의 채널 길이, 접촉 구조의 폭 및 접촉 구조에서 엑티브 영역 에지까지의 거리를 기초로, 각 표준 유닛 중의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 제2 간격 거리를 확정할 수 있다.
선택적으로, 아래의 방식으로 각 표준 유닛 중의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 제2 간격 거리를 계산할 수 있다.
Figure pct00002
여기서, Zi는 제i 번째 표준 유닛 중의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 제2 간격 거리를 표시하고, P는 상술한 제1 간격 사이즈를 표시하고, Xi는 제i 번째 표준 유닛의 채널 길이를 표시하고, Bi는 제i 번째 표준 유닛의 접촉 구조의 폭을 표시하고, Ci는 제i 번째 표준 유닛 중의 접촉 구조에서 엑티브 영역 에지까지의 거리를 표시한다.
본 출원의 실시예를 더욱 잘 이해하기 위하여, 도 4를 참조하면, 표준 유닛 중의 접촉 구조에서 엑티브 영역 에지까지의 거리는 도4에 도시된 거리(C)에 의해 확정될 수 있다.
단계 2, 각 표준 유닛 중의 접촉 구조와 다결정 실리콘 게이트 사이의 제1 간격 거리를 기초로, 각 표준 유닛 중의 접촉 구조와 다결정 실리콘 게이트 사이의 간격 거리를 조정하여, 각 표준 유닛 중의 접촉 구조와 다결정 실리콘 게이트 사이의 간격 거리가 각 표준 유닛에 대응되는 제1 간격 거리와 동일하도록 한다.
단계 3, 각 표준 유닛 중의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 제2 간격 거리를 기초로, 각 표준 유닛 중의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 간격 거리를 조정하여, 각 표준 유닛 중의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 간격 거리가 각 표준 유닛에 대응되는 제2 간격 거리와 동일하도록 한다.
설명해야 할 바로는, 상술한 단계 2와 단계 3은 선후 실행 순서가 없으며, 즉, 단계 2와 단계 3은 동시에 실행할 수 있고, 단계 2를 실행한 후에 단계 3을 실행할 수도 있으며, 또는 단계 3을 먼저 실행하고 단계 2를 실행할 수도 있다.
본 출원의 실시예에서, 상술한 확정된 제1 간격 거리(Yi)와 제2 간격 거리(Zi)를 기초로 각 표준 유닛 중의 접촉 구조와 다결정 실리콘 게이트 사이의 간격 거리, 및 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 간격 거리를 조정하여, 조정 후의 각 표준 유닛 중 다결정 실리콘 게이트의 중축선과 더미 다결정 실리콘 게이트의 중축선 사이의 거리가 모두 상술한 제1 간격 사이즈(P)와 동일하도록 한다.
본 출원의 실시예의 일 가능한 실시방식에서, 도 4를 참조하면, 각 표준 유닛(10)은 모두 금속층(15)을 더 포함한다. 여기서, 금속층(15)은 각 표준 유닛의 다결정 실리콘 게이트(11)와 더미 다결정 실리콘 게이트(12) 사이에 위치하고, 접촉 구조(13)는 금속층(15) 내에 위치하고, 엑티브 영역(14)의 에지와 금속층(15)의 에지는 겹친다.
일부 실시예에서, 다결정 실리콘 게이트의 폭과 더미 다결정 실리콘 게이트의 폭은 동일하다. 금속층(15)은 표준 유닛의 다결정 실리콘 게이트(11)와 더미 다결정 실리콘 게이트(12)의 정중앙에 위치하며, 금속층(15)의 중축선에서 다결정 실리콘 게이트(11) 또는 더미 다결정 실리콘 게이트(12)의 중축선까지의 이격 거리는 1/2P이기에, 두 개의 금속층의 중축선 사이의 거리도 P이다. 이로부터 각 표준 유닛에 대응되는 제1 간격 사이즈(P)가 동일할 때, 각 표준 유닛 중의 두 금속층의 중축선 사이의 거리도 동일할 것이다.
즉, 본 출원의 실시예에 따른 집적회로 배치 방법은, 각 표준 유닛 중 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트 사이의 거리를 조정하여, 조정 후의 각 표준 유닛 중 다결정 실리콘 게이트의 중축선과 더미 다결정 실리콘 게이트의 중축선 사이의 거리가 모두 상술한 제1 간격 사이즈와 동일하도록 하고, 또한 서로 다른 채널 길이의 다양한 표준 유닛을 함께 집적한 후, 각 표준 유닛의 금속층 사이의 간격도 거리가 일치하게 유지하도록 할 수 있으며, 집적회로 생산 과정 중 관건적인 패턴 사이즈의 오차를 추가적으로 감소한다.
상술한 실시예에 설명된 내용을 바탕으로, 본 출원의 실시예의 일 가능한 실시 방식에서, 상술한 제1 표준 유닛의 제1 간격 사이즈는 제1 표준 유닛의 채널 길이, 제1 표준 유닛 중의 접촉 구조와 다결정 실리콘 게이트 사이의 간격 거리, 접촉 구조의 폭, 접촉 구조에서 엑티브 영역 에지까지의 거리, 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 간격 거리 및 더미 다결정 실리콘 게이트의 폭을 기초로 확정할 수 있다.
선택적으로, 도 5를 참조하면, 도 5는 본 출원의 실시예에 따른 다른 표준 유닛의 부분 구조를 나타내는 도면이며, 해당 표준 유닛은 상술한 실시예에서 설명된 제1 표준 유닛이다. 가능한 실시 방식에서, 아래의 방식으로 상술한 제1 간격 사이즈를 확정할 수 있다.
Figure pct00003
;
여기서, P는 상술한 제1 간격 사이즈를 표시하고, K1은 제1 표준 유닛의 채널 길이를 표시하고, K2는 제1 표준 유닛 중의 접촉 구조(23)와 다결정 실리콘 게이트(21) 사이의 간격 거리를 표시하고, K3은 제1 표준 유닛 중의 접촉 구조(23)의 폭을 표시하고, K4는 제1 표준 유닛 중의 접촉 구조(23)에서 엑티브 영역(24) 에지까지의 거리를 표시하고, K5는 제1 표준 유닛 중의 더미 다결정 실리콘 게이트(22)와 엑티브 영역(24) 사이의 간격 거리를 표시하고, K6은 제1 표준 유닛 중의 더미 다결정 실리콘 게이트(22)의 폭을 표시한다.
상술한 실시예에 설명된 내용을 바탕으로, 본 출원의 실시예의 다른 가능한 실시 방식에서, 상술한 제1 간격 사이즈는 또한 제1 표준 유닛 중 다결정 실리콘 게이트의 중축선과 더미 다결정 실리콘 게이트의 중축선 사이의 거리를 직접 측정하여 확정할 수 있다.
상술한 실시예에 설명된 내용을 바탕으로, 본 출원의 실시예의 일 가능한 실시 방식에서, 각 표준 유닛 중 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트 사이의 거리를 조정한 후, 각 표준 유닛 중에서 목표 표준 유닛의 채널 길이의 변화가 발생할 때, 변화 후의 채널 길이에 기초하여, 목표 표준 유닛 중의 접촉 구조와 다결정 실리콘 게이트 사이의 제1 간격 거리를 업데이트하고, 목표 표준 유닛 중의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 제2 간격 거리를 업데이트 한 후, 목표 표준 유닛 중의 접촉 구조와 다결정 실리콘 게이트 사이의 업데이트 한 후의 제1 간격 거리를 기초로, 목표 표준 유닛 중의 접촉 구조와 다결정 실리콘 게이트 사이의 간격 거리를 재조정하고, 목표 표준 유닛 중의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 업데이트 한 후의 제2 간격 거리를 기초로, 목표 표준 유닛 중의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 간격 거리를 재조정할 수 있다.
예를 들어, 채널 길이가 다른 세가지 표준 유닛 STD1, STD2, STD3이 있고, 상응하는 채널 길이 크기가 각각 x1, x2, x3이고, x1<x2<x3이라고 가정하면, 표준 유닛 STD2의 채널 길이를 표준 유닛 STD3과 동일한 채널 길이로 변경해야 할 때, 단지 회로도에서 표준 유닛 STD2의 채널 길이 파라미터를 조정하면 가능하며, 표준 유닛 STD2의 채널 길이 파라미터를 조정한 후, 레이아웃 중의 표준 유닛 STD2 중 접촉 구조와 다결정 실리콘 게이트 사이의 간격 거리, 및 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 간격 거리는 조절 후의 표준 유닛 STD2의 채널 길이에 따라 자동으로 업데이트 될 것이다.
업데이트 한 후의 표준 유닛 STD2의 다결정 실리콘 게이트의 중축선과 더미 다결정 실리콘 게이트의 중축선 사이의 거리는 상술한 제1 간격 사이즈를 유지하며 불변하기에, 본 출원의 실시예는 표준 유닛 STD2의 채널 길이를 조절한 후에, 기타 표준 유닛에 대해 영향을 미치지 않을 것이며, 기타 표준 유닛에 대해 아무런 변경도 필요하지 않는다. 또한, 본 출원은 다결정 실리콘층(poly층)에 대해 조정하기만 하면 설계에 대한 수정이 완료되며, 이렇게 조정한 후에, 생산 과정에 다결정 실리콘층의 이미지에만 변화가 발생하고, 기타 패턴 층의 위치 크기는 모두 변하지 않는다.
본 출원의 실시예에 따른 집적회로 배치 방법은, 각 표준 유닛 중 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트 사이의 거리를 조정하여, 조정 후의 각 표준 유닛의 다결정 실리콘 게이트의 중축선과 더미 다결정 실리콘 게이트의 중축선 사이의 거리가 동일하도록 하고, 또한 채널 길이가 다른 각 표준 유닛을 함께 집적한 후, 집적회로의 수정 복잡도를 대폭 감소하여 집적회로의 배치 시간을 절략할 수 있다.
본 분야의 통상의 지식을 가진 자라면, 상술한 각 방법 실시예의 전부 또는 부분 단계가 프로그램 명령과 관련된 하드웨어에 의해 완성될 수 있다는 것을 이해할 수 있을 것이다. 전술한 프로그램은 컴퓨터 판독 가능 저장 매체에 저장될 수 있다. 해당 프로그램이 실행될 때, 상술한 각 방법 실시예를 포함하는 단계를 실행하고; 전술한 저장매체는, 정적 랜덤 액세스 메모리(SRAM), 전기적 소거 가능 프로그래머블 판독 전용 메모리(EEPROM), 소거 가능 프로그래머블 판독 전용 메모리(EPROM), 프로그래머블 판독 전용 메모리(PROM), 판독 전용 메모리(ROM), 자기 메모리, 플래시 메모리, 자기 디스크 또는 광 디스크 등 프로그램 코드를 저장할 수 있는 다양한 매체를 포함한다.
상술한 실시예에서 설명된 집적회로 배치 방법을 바탕으로, 본 출원의 실시예는 집적회로를 더 제공하며, 도 1 및 도 2를 참조할 수 있는 바, 해당 집적회로는 여러 개의 표준 유닛(10)을 포함하고, 각 표준 유닛은 모두 다결정 실리콘 게이트(11)와 더미 다결정 실리콘 게이트(12)를 포함하며, 이러한 여러 개의 표준 유닛 중에서 적어도 두 개의 표준 유닛의 채널 길이는 상이하고, 여기서, 표준 유닛의 채널 길이는 표준 유닛의 다결정 실리콘 게이트(11)의 폭(X)이다.
각 표준 유닛의 목표 간격 사이즈는 동일하고 모두 제1 간격 사이즈(P)이며, 여기서, 목표 간격 사이즈는 각 표준 유닛의 다결정 실리콘 게이트(11)의 중축선과 더미 다결정 실리콘 게이트(12)의 중축선 사이의 거리이고, 제1 간격 사이즈(P)는 제1 표준 유닛의 다결정 실리콘 게이트 중 중축선과 제1 표준 유닛 중의 더미 다결정 실리콘 게이트의 중축선 사이의 거리에 의해 확정되고, 제1 표준 유닛은 상술한 여러 개의 표준 유닛 중에서 채널 길이가 가장 큰 표준 유닛이다.
본 출원의 실시예에 따른 집적회로는, 집적회로 중 각 표준 유닛 중 다결정 실리콘 게이트의 중축선과 더미 다결정 실리콘 게이트의 중축선 사이의 거리가 모두 동일하고, 다시 말하면 각 표준 유닛의 점유 공간 크기가 채널 길이의 영향을 받지 않으며, 집적회로의 생산 과정 중 관건적인 패턴 사이즈의 오차를 효과적으로 감소하고, 집적회로의 성능을 향상시킨다.
가능한 실시 방식에서, 도 4를 참조할 수 있으며, 각 표준 유닛은 모두 접촉 구조(13)와 엑티브 영역(14)을 더 포함하고, 각 표준 유닛 중의 접촉 구조와 다결정 실리콘 게이트 사이의 제1 간격 거리, 및 각 표준 유닛 중의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 제2 간격 거리는, 모두 상술한 제1 간격 사이즈와 각 표준 유닛의 채널 길이에 기초하여 확정될 수 있다.
가능한 실시 방식에서, 각 표준 유닛 중의 접촉 구조와 다결정 실리콘 게이트 사이의 제1 간격 거리는, 상술한 제1 간격 사이즈, 각 표준 유닛의 채널 길이와 접촉 구조의 폭을 기초로 확정될 수 있으며; 각 표준 유닛 중의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 제2 간격 거리는, 상술한 제1 간격 사이즈, 각 표준 유닛의 채널 길이, 접촉 구조의 폭 및 접촉 구조에서 엑티브 영역 에지까지의 거리를 기초로 확정될 수 있다.
예시적으로, 제i 번째 표준 유닛 중의 접촉 구조와 다결정 실리콘 게이트 사이의 제1 간격 거리(Yi)는 아래의 방식으로 확정된다.
Figure pct00004
제i 번째 표준 유닛 중의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 제2 간격 거리(Zi)는 아래의 방식으로 확정된다.
Figure pct00005
여기서, P는 상기 제1 간격 사이즈를 표시하고, Xi는 제i 번째 상기 표준 유닛의 채널 길이를 표시하고, Bi는 제i 번째 상기 표준 유닛의 접촉 구조의 폭을 표시하고, Ci는 제i 번째 상기 표준 유닛 중 접촉 구조에서 엑티브 영역 에지까지의 거리를 표시한다.
가능한 일 실시 방식에서, 상술한 제1 간격 사이즈는 제1 표준 유닛의 채널 길이, 제1 표준 유닛 중의 접촉 구조와 다결정 실리콘 게이트 사이의 간격 거리, 접촉 구조의 폭, 접촉 구조에서 엑티브 영역 에지까지의 거리, 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 간격 거리 및 더미 다결정 실리콘 게이트의 폭을 기초로 확정될 수 있다.
예시적으로, 도 5를 참조할 수 있으며, 상술한 제1 간격 사이즈(P)는 아래의 방식으로 확정될 수 있다.
Figure pct00006
;
여기서, P는 상술한 제1 간격 사이즈를 표시하고, K1은 제1 표준 유닛의 채널 길이를 표시하고, K2는 제1 표준 유닛 중의 접촉 구조(23)와 다결정 실리콘 게이트(21) 사이의 간격 거리를 표시하고, K3은 제1 표준 유닛 중의 접촉 구조(23)의 폭을 표시하고, K4는 제1 표준 유닛 중의 접촉 구조(23)에서 엑티브 영역(24) 에지까지의 거리를 표시하고, K5는 제1 표준 유닛 중의 더미 다결정 실리콘 게이트(22)와 엑티브 영역(24) 사이의 간격 거리를 표시하고, K6은 제1 표준 유닛 중의 더미 다결정 실리콘 게이트(22)의 폭을 표시한다.
본 출원의 실시예에 따른 집적회로는, 각 표준 유닛 중 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트 사이의 거리를 조정하여, 조정 후의 각 표준 유닛의 다결정 실리콘 게이트의 중축선과 더미 다결정 실리콘 게이트의 중축선 사이의 거리가 동일하도록 하고, 또한 채널 길이가 다른 각 표준 유닛이 함께 집적된 후, 집적회로의 수정 복잡도를 대폭 감소하고, 집적회로의 배치 시간을 절략할 수 있다.
마지막으로, 상술한 각 실시예는 본 출원의 기술 방안을 설명하기 위한 것으로서, 이에 대해 한정하지 않는다. 비록 상술한 각 실시예를 참조하여 본 출원을 상세하게 설명하였지만, 본 분야의 통상의 지식을 가진 자라면 여전히 상술한 각 실시예에 기재된 기술 방안에 대해 수정을 진행할 수 있거나, 또는 그 중 부분 또는 전부의 기술 방안에 대해 동등한 치환을 진행할 수 있으나, 이러한 수정 또는 치환에 의해 상응한 기술 방안의 본질이 본 출원의 각 실시예에 따른 기술 방안의 범위를 벗어나는 것은 아니다.

Claims (15)

  1. 집적회로 배치 방법에 있어서,
    상기 집적회로는 여러 개의 표준 유닛을 포함하고, 상기 표준 유닛 각각은 모두 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트를 포함하고, 상기 여러 개의 표준 유닛 중에서 적어도 두 개의 표준 유닛의 채널 길이는 상이하고, 상기 표준 유닛의 채널 길이는 상기 표준 유닛의 다결정 실리콘 게이트의 폭이며, 상기 방법은,
    상기 여러 개의 표준 유닛 중에서 채널 길이가 가장 큰 표준 유닛을 제1 표준 유닛으로 확정하는 단계;
    상기 제1 표준 유닛의 제1 간격 사이즈를 확정하되, 상기 제1 간격 사이즈는 상기 제1 표준 유닛 중 다결정 실리콘 게이트의 중축선과 상기 제1 표준 유닛 중의 더미 다결정 실리콘 게이트의 중축선 사이의 거리인 단계;
    상기 제1 간격 사이즈와 상기 표준 유닛 각각의 채널 길이를 기초로, 상기 표준 유닛 각각의 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트 사이의 거리를 조정하되, 조정 후의 상기 표준 유닛 각각의 다결정 실리콘 게이트의 중축선과 더미 다결정 실리콘 게이트의 중축선 사이의 거리는 상기 제1 간격 사이즈와 동일한 단계를 포함하는 집적회로 배치 방법.
  2. 제1항에 있어서, 상기 표준 유닛 각각은 접촉 구조와 엑티브 영역을 더 포함하고, 상기 접촉 구조는 상기 표준 유닛 각각의 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트 사이에 위치하고 상기 엑티브 영역에 위치하며, 상기 엑티브 영역은 상기 표준 유닛 각각의 두 개의 더미 다결정 실리콘 게이트 사이에 위치하고;
    상기 제1 간격 사이즈와 상기 표준 유닛 각각의 채널 길이를 기초로, 상기 표준 유닛 각각의 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트 사이의 거리를 조정하는 상기 단계는,
    상기 제1 간격 사이즈와 상기 표준 유닛 각각의 채널 길이를 기초로, 상기 표준 유닛 각각의 접촉 구조와 다결정 실리콘 게이트 사이의 제1 간격 거리를 확정하고, 상기 표준 유닛 각각의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 제2 간격 거리를 확정하는 단계;
    상기 표준 유닛 각각의 접촉 구조와 다결정 실리콘 게이트 사이의 간격 거리를 상기 표준 유닛 각각에 대응되는 제1 간격 거리로 조정하고; 상기 표준 유닛 각각의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 간격 거리를 상기 표준 유닛 각각에 대응되는 제2 간격 거리로 조정하는 단계를 포함하는 방법.
  3. 제2항에 있어서, 상기 제1 간격 사이즈와 상기 표준 유닛 각각의 채널 길이를 기초로, 상기 표준 유닛 각각의 접촉 구조와 다결정 실리콘 게이트 사이의 제1 간격 거리를 확정하고, 상기 표준 유닛 각각의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 제2 간격 거리를 확정하는 상기 단계는,
    상기 제1 간격 사이즈, 상기 표준 유닛 각각의 채널 길이와 접촉 구조의 폭을 기초로, 상기 표준 유닛 각각의 접촉 구조와 다결정 실리콘 게이트 사이의 제1 간격 거리를 확정하는 단계;
    상기 제1 간격 사이즈, 상기 표준 유닛 각각의 채널 길이, 접촉 구조의 폭 및 접촉 구조에서 엑티브 영역 에지까지의 거리를 기초로, 상기 표준 유닛 각각의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 제2 간격 거리를 확정하는 단계를 포함하는 방법.
  4. 제3항에 있어서, 상기 제1 간격 사이즈, 상기 표준 유닛 각각의 채널 길이와 접촉 구조의 폭을 기초로, 상기 표준 유닛 각각의 접촉 구조와 다결정 실리콘 게이트 사이의 제1 간격 거리를 확정하는 상기 단계는,
    아래의 방식으로 제 i 번째 상기 표준 유닛의 접촉 구조와 다결정 실리콘 게이트 사이의 제1 간격 거리(Yi)를 계산하는 단계를 포함하고,
    Figure pct00007

    여기서, P는 상기 제1 간격 사이즈를 표시하고, Xi-는 제i 번째 상기 표준 유닛의 채널 길이를 표시하고, Bi는 제i 번째 상기 표준 유닛의 접촉 구조의 폭을 표시하는 방법.
  5. 제3항에 있어서, 상기 제1 간격 사이즈, 상기 표준 유닛 각각의 채널 길이, 접촉 구조의 폭 및 접촉 구조에서 엑티브 영역 에지까지의 거리를 기초로, 상기 표준 유닛 각각의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 제2 간격 거리를 확정하는 상기 단계는,
    아래의 방식으로 제i 번째 상기 표준 유닛 중의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 제2 간격 거리(Zi)를 계산하는 단계를 포함하고,
    Figure pct00008

    여기서, P는 상기 제1 간격 사이즈를 표시하고, Xi는 제i 번째 상기 표준 유닛의 채널 길이를 표시하고, Bi는 제i 번째 상기 표준 유닛의 접촉 구조의 폭을 표시하고, Ci는 제i 번째 상기 표준 유닛의 접촉 구조에서 엑티브 영역 에지까지의 거리를 표시하는 방법.
  6. 제1항에 있어서, 상기 표준 유닛 각각은 접촉 구조와 엑티브 영역을 더 포함하고, 상기 접촉 구조는 상기 표준 유닛 각각의 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트 사이에 위치하고 상기 엑티브 영역에 위치하며, 상기 엑티브 영역은 상기 표준 유닛 각각의 두 개의 더미 다결정 실리콘 게이트 사이에 위치하며;
    상기 제1 표준 유닛의 제1 간격 사이즈를 확정하는 상기 단계는,
    상기 제1 표준 유닛의 채널 길이, 상기 제1 표준 유닛 중의 접촉 구조와 다결정 실리콘 게이트 사이의 간격 거리, 접촉 구조의 폭, 접촉 구조에서 엑티브 영역 에지까지의 거리, 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 간격 거리 및 더미 다결정 실리콘 게이트의 폭을 기초로, 상기 제1 간격 사이즈를 확정하는 단계를 포함하는 방법.
  7. 제6항에 있어서, 상기 제1 표준 유닛의 채널 길이, 상기 제1 표준 유닛 중의 접촉 구조와 다결정 실리콘 게이트 사이의 간격 거리, 접촉 구조의 폭, 접촉 구조에서 엑티브 영역 에지까지의 거리, 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 간격 거리 및 더미 다결정 실리콘 게이트의 폭을 기초로, 상기 제1 간격 사이즈를 확정하는 상기 단계는,
    아래의 방식에 따라 상기 제1 간격 사이즈를 확정하는 단계를 포함하고,
    Figure pct00009
    ;
    여기서, P는 상기 제1 간격 사이즈를 표시하고, K1은 상기 제1 표준 유닛의 채널 길이를 표시하고, K2는 상기 제1 표준 유닛 중의 접촉 구조와 다결정 실리콘 게이트 사이의 간격 거리를 표시하고, K3은 상기 제1 표준 유닛 중의 접촉 구조의 폭을 표시하고, K4는 상기 제1 표준 유닛 중의 접촉 구조에서 엑티브 영역 에지까지의 거리를 표시하고, K5는 상기 제1 표준 유닛 중의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 간격 거리를 표시하고, K6은 상기 제1 표준 유닛 중의 더미 다결정 실리콘 게이트의 폭을 표시하는 방법.
  8. 제1항에 있어서, 상기 제1 간격 사이즈와 상기 표준 유닛 각각의 채널 길이를 기초로, 상기 표준 유닛 각각의 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트 사이의 거리를 조정하는 상기 단계는,
    상기 표준 유닛 각각에 목표 표준 유닛의 채널 길이의 변화가 존재할 때, 변화 후의 채널 길이에 기초하여, 상기 목표 표준 유닛 중의 접촉 구조와 다결정 실리콘 게이트 사이의 제1 간격 거리를 업데이트하고, 상기 목표 표준 유닛 중의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 제2 간격 거리를 업데이트하는 단계;
    상기 목표 표준 유닛 중 접촉 구조와 다결정 실리콘 게이트 사이의 간격 거리를, 상기 목표 표준 유닛의 업데이트 한 후의 제1 간격 거리로 조정하고, 상기 목표 표준 유닛 중의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 간격 거리를 상기 목표 표준 유닛의 업데이트 한 후의 제2 간격 거리로 조정하는 단계를 더 포함하는 방법.
  9. 집적회로에 있어서,
    여러 개의 표준 유닛을 포함하고, 상기 표준 유닛 각각은 모두 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트를 포함하고, 상기 여러 개의 표준 유닛 중에서 적어도 두 개의 표준 유닛의 채널 길이는 상이하고, 상기 표준 유닛의 채널 길이는 상기 표준 유닛의 다결정 실리콘 게이트의 폭이며;
    상기 표준 유닛 각각의 목표 간격 사이즈는 동일하고 모두 제1 간격 사이즈이며, 상기 목표 간격 사이즈는 상기 표준 유닛 각각의 다결정 실리콘 게이트의 중축선과 더미 다결정 실리콘 게이트의 중축선 사이의 거리이고, 상기 제1 간격 사이즈는 제1 표준 유닛의 다결정 실리콘 게이트의 중축선과 상기 제1 표준 유닛 중의 더미 다결정 실리콘 게이트의 중축선 사이의 거리에 의해 확정되고, 상기 제1 표준 유닛은 상기 여러 개의 표준 유닛 중에서 채널 길이가 가장 큰 표준 유닛인 집적회로.
  10. 제9항에 있어서, 상기 표준 유닛 각각은 접촉 구조와 엑티브 영역을 더 포함하고, 상기 접촉 구조는 상기 표준 유닛 각각의 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트 사이에 위치하고 상기 엑티브 영역에 위치하며, 상기 엑티브 영역은 상기 표준 유닛 각각의 두 개의 더미 다결정 실리콘 게이트 사이에 위치하며;
    상기 표준 유닛 각각의 접촉 구조와 다결정 실리콘 게이트 사이의 제1 간격 거리 및 상기 표준 유닛 각각의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 제2 간격 거리는, 모두 상기 제1 간격 사이즈와 상기 표준 유닛 각각의 채널 길이를 기초로 확정되는 집적회로.
  11. 제10항에 있어서, 상기 표준 유닛 각각의 접촉 구조와 다결정 실리콘 게이트 사이의 제1 간격 거리는, 상기 제1 간격 사이즈, 상기 표준 유닛 각각의 채널 길이와 접촉 구조의 폭을 기초로 확정되고;
    상기 표준 유닛 각각의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 제2 간격 거리는, 상기 제1 간격 사이즈, 상기 표준 유닛 각각의 채널 길이, 접촉 구조의 폭 및 접촉 구조에서 엑티브 영역 에지까지의 거리를 기초로 확정되는 집적회로.
  12. 제11항에 있어서, 제i 번째 상기 표준 유닛 중의 접촉 구조와 다결정 실리콘 게이트 사이의 제1 간격 거리(Yi)는 아래의 방식으로 확정되고,
    Figure pct00010

    여기서, P는 상기 제1 간격 사이즈를 표시하고, Xi는 제i 번째 상기 표준 유닛의 채널 길이를 표시하고, Bi는 제i 번째 상기 표준 유닛의 접촉 구조의 폭을 표시하는 집적회로.
  13. 제11항에 있어서, 제i 번째 상기 표준 유닛 중의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 제2 간격 거리(Zi)는 아래의 방식으로 확정되고,
    Figure pct00011

    여기서, P는 상기 제1 간격 사이즈를 표시하고, Xi는 제i 번째 상기 표준 유닛의 채널 길이를 표시하고, Bi는 제i 번째 상기 표준 유닛의 접촉 구조의 폭을 표시하고, Ci는 제i 번째 상기 표준 유닛 중 접촉 구조에서 엑티브 영역 에지까지의 거리를 표시하는 집적회로.
  14. 제9항에 있어서, 상기 표준 유닛 각각은 접촉 구조와 엑티브 영역을 더 포함하고, 상기 접촉 구조는 상기 표준 유닛 각각의 다결정 실리콘 게이트와 더미 다결정 실리콘 게이트 사이에 위치하고 상기 엑티브 영역에 위치하며, 상기 엑티브 영역은 상기 표준 유닛 각각의 두 개의 더미 다결정 실리콘 게이트 사이에 위치하며;
    상기 제1 간격 사이즈는 상기 제1 표준 유닛의 채널 길이, 상기 제1 표준 유닛 중의 접촉 구조와 다결정 실리콘 게이트 사이의 간격 거리, 접촉 구조의 폭, 접촉 구조에서 엑티브 영역 에지까지의 거리, 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 간격 거리 및 더미 다결정 실리콘 게이트의 폭에 기초하여 확정되는 집적회로.
  15. 제14항에 있어서, 상기 제1 간격 사이즈는 아래의 방식으로 확정되고,
    Figure pct00012

    여기서, P는 상기 제1 간격 사이즈를 표시하고, K1은 상기 제1 표준 유닛의 채널 길이를 표시하고, K2는 상기 제1 표준 유닛 중의 접촉 구조와 다결정 실리콘 게이트 사이의 간격 거리를 표시하고, K3은 상기 제1 표준 유닛 중의 접촉 구조의 폭을 표시하고, K4는 상기 제1 표준 유닛 중의 접촉 구조에서 엑티브 영역 에지까지의 거리를 표시하고, K5는 상기 제1 표준 유닛 중의 더미 다결정 실리콘 게이트와 엑티브 영역 사이의 간격 거리를 표시하고, K6은 상기 제1 표준 유닛 중의 더미 다결정 실리콘 게이트의 폭을 표시하는 직접회로.
KR1020227022482A 2021-03-17 2021-07-15 집적회로 및 이의 배치 방법 KR20220130681A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202110285294.7A CN113161346B (zh) 2021-03-17 2021-03-17 集成电路及其布局方法
CN202110285294.7 2021-03-17
PCT/CN2021/106527 WO2022193503A1 (zh) 2021-03-17 2021-07-15 集成电路及其布局方法

Publications (1)

Publication Number Publication Date
KR20220130681A true KR20220130681A (ko) 2022-09-27

Family

ID=83284991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227022482A KR20220130681A (ko) 2021-03-17 2021-07-15 집적회로 및 이의 배치 방법

Country Status (4)

Country Link
US (1) US11544439B2 (ko)
EP (1) EP4086957A4 (ko)
JP (1) JP2023522522A (ko)
KR (1) KR20220130681A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416296B (zh) * 2018-04-26 2021-03-26 苏州能讯高能半导体有限公司 半导体器件、半导体芯片及半导体器件制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311244B2 (ja) * 1996-07-15 2002-08-05 株式会社東芝 基本セルライブラリ及びその形成方法
US20050009312A1 (en) * 2003-06-26 2005-01-13 International Business Machines Corporation Gate length proximity corrected device
JP4778689B2 (ja) * 2004-06-16 2011-09-21 パナソニック株式会社 標準セル、標準セルライブラリおよび半導体集積回路
JP2007043049A (ja) * 2004-12-20 2007-02-15 Matsushita Electric Ind Co Ltd セル、スタンダードセル、スタンダードセル配置方法、スタンダードセルライブラリ、ならびに半導体集積回路
JP4634849B2 (ja) 2005-04-12 2011-02-16 株式会社東芝 集積回路のパターンレイアウト、フォトマスク、半導体装置の製造方法、及びデータ作成方法
JP2006332348A (ja) * 2005-05-26 2006-12-07 Matsushita Electric Ind Co Ltd 半導体集積回路の設計方法およびライブラリの設計方法
US8053346B2 (en) 2007-04-30 2011-11-08 Hynix Semiconductor Inc. Semiconductor device and method of forming gate and metal line thereof with dummy pattern and auxiliary pattern
KR100826987B1 (ko) 2007-04-30 2008-05-02 주식회사 하이닉스반도체 Ｍｏｓ 트랜지스터를 포함하는 반도체 장치의 레이아웃방법
US8993389B2 (en) * 2013-01-04 2015-03-31 International Business Machines Corporation Dummy gate interconnect for semiconductor device
KR102175464B1 (ko) 2014-04-08 2020-11-06 삼성전자주식회사 반도체 집적 회로
JP6889380B2 (ja) * 2016-05-06 2021-06-18 株式会社ソシオネクスト 半導体集積回路装置
CN109314080B (zh) * 2016-07-01 2022-09-30 株式会社索思未来 半导体集成电路装置
CN107978598B (zh) 2016-10-24 2020-07-07 中芯国际集成电路制造(上海)有限公司 一种标准单元的版图结构及电子装置
CN109524394B (zh) 2017-09-18 2021-08-10 联华电子股份有限公司 具有虚置标准单元的集成电路

Also Published As

Publication number Publication date
US20220300691A1 (en) 2022-09-22
EP4086957A4 (en) 2023-06-14
JP2023522522A (ja) 2023-05-31
EP4086957A1 (en) 2022-11-09
US11544439B2 (en) 2023-01-03

Similar Documents

Publication Publication Date Title
KR101937851B1 (ko) 반도체 집적 회로, 그 설계 방법 및 제조방법
US9634001B2 (en) System and methods for converting planar design to FinFET design
US8875076B2 (en) System and methods for converting planar design to FinFET design
US8799833B2 (en) System and methods for converting planar design to FinFET design
US6954918B2 (en) Integrated circuit cells
US8219965B2 (en) Layout design method of semiconductor integrated circuit including regenerating a cell layout to set first and second distances and generating library data
US20100162193A1 (en) Method and process for design of integrated circuits using regular geometry patterns to obtain geometrically consistent component features
US9141751B2 (en) Method of forming a pattern
JPH1032253A (ja) 半導体装置及びその製造方法、基本セルライブラリ及びその形成方法、マスク
KR20220130681A (ko) 집적회로 및 이의 배치 방법
US7178122B2 (en) Semiconductor integrated circuit, method of designing semiconductor integrated circuit, and device for designing the same
KR20160105263A (ko) 시스템 온 칩 및 이의 레이아웃 설계 방법
JP2022016402A (ja) パワートリム用混合ポリピッチ設計解
US10534884B2 (en) Layout of large block synthesis blocks in integrated circuits
WO2022193503A1 (zh) 集成电路及其布局方法
JP2005093563A (ja) 半導体集積回路およびその設計方法
US8221942B2 (en) Pattern correction method, exposure mask, manufacturing method of exposure mask, and manufacturing method of semiconductor device
US20110298138A1 (en) Standard cell and semiconductor device including the same
US20230010293A1 (en) Semiconductor integrated circuit design method and apparatus
CN112485973B (zh) 增大铜层工艺窗口的opc方法和opc模块
WO2024077892A1 (zh) 模型设计方法、装置、设备及计算机可读存储介质
CN118226702A (zh) 一种光学临近校正方法、装置及计算机可读存储介质
CN112820727A (zh) 包含备用单元的芯片及其相关方法
KR20030071199A (ko) 디램 셀 트랜지스터 제조방법
JPH1187517A (ja) マスクレイアウト設計方法