CN112666447A - 一种应用于双冗余架构设备的板位识别电路 - Google Patents

一种应用于双冗余架构设备的板位识别电路 Download PDF

Info

Publication number
CN112666447A
CN112666447A CN202011511707.0A CN202011511707A CN112666447A CN 112666447 A CN112666447 A CN 112666447A CN 202011511707 A CN202011511707 A CN 202011511707A CN 112666447 A CN112666447 A CN 112666447A
Authority
CN
China
Prior art keywords
board
position identification
board position
daughter
identification signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011511707.0A
Other languages
English (en)
Other versions
CN112666447B (zh
Inventor
王士锋
方建林
杨诚
段硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Aerospace Automatic Control Research Institute
Original Assignee
Beijing Aerospace Automatic Control Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Aerospace Automatic Control Research Institute filed Critical Beijing Aerospace Automatic Control Research Institute
Priority to CN202011511707.0A priority Critical patent/CN112666447B/zh
Publication of CN112666447A publication Critical patent/CN112666447A/zh
Application granted granted Critical
Publication of CN112666447B publication Critical patent/CN112666447B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Hardware Redundancy (AREA)

Abstract

本发明涉及一种应用于双冗余架构设备的板位识别电路，所述双冗余架构设备包括母板和N个子板，子板采用双冗余架构，母板上设有2N个板位识别子电路，N大于等于子板数量；每个板位识别子电路包括M个点位，2M大于等于N，每个点位保留连接至上拉电路和连接下拉电路，输出一个板位识别信号，M个板位识别信号共同组成板位识别信号总线，板位识别信号总线连接至子板槽位的接口上，每两个板位识别子电路互为双冗余备份，连接至同一个子板槽位；焊装母板时，根据预设的板位识别信号总线值编排，选择为板位识别子电路中每个点位焊接上拉电阻或下拉电阻，输出唯一的板位识别信号总线值；***母板上的子板读取板位识别信号总线值，得到该子板对应的板位。

Description

一种应用于双冗余架构设备的板位识别电路
技术领域
本发明为一种应用于双冗余架构的设备的产品化板卡板位识别电路，本方案在设计中不存在单点，保证设备在一度故障情况下可以正常工作，可应用于对可靠性要求较高的航天设备。
背景技术
在由通用板卡组成的设备中，多数是由母板和不同功能子板构成。其中母板上有较多的连接器作为子板的卡槽，并且母板与机箱固定；根据需求选择不同功能子板，插接到母板卡槽中，组成不同功能的设备。对于选用多块同一种子板的情况，需要区分子板的位置。一般采用以下两种方案：
第一种方案是通过子板上设置拨码开关，通过拨码开关来区分设置不同的子板。这种方案的缺点是不可靠，在设备的调试或使用过程中，拨码开关的位置容易被误改变；而且每次更改配置都需要重新上电，不支持热插拔；
第二种方案是对不同的子板配置不同的软件。这种方案的缺点是软件产品化水平较低，不同的子板之间软件不同，软件的更改和管理需要大量人力资源；另外，由于软件的状态不同，导致子板之间不可以通用；且在生产或装配的过程中，需要区分和记录硬件状态相同、软件状态不同的子板，避免安装位置错误。
发明内容
本发明解决的技术问题是：克服现有技术的不足，提出一种应用于双冗余架构设备的板位识别电路，通过硬件的电路连接配置子板的ID号，区分子板在模板上的位置，避免安装位置错误。
本发明解决技术的方案是：一种应用于双冗余架构设备的板位识别电路，所述双冗余架构设备包括母板和N个子板，N个子板采用插拔的方式***在母板上，子板采用双冗余架构，该电路母板上设有2N个板位识别子电路，N大于等于子板数量；
每个板位识别子电路包括M个点位，2M大于等于N，每个点位保留连接至VCC的上拉电路和连接至GND的下拉电路，输出一个板位识别信号，M个板位识别信号共同组成板位识别信号总线，板位识别信号总线连接至子板槽位的接口上，每两个板位识别子电路互为双冗余备份，连接至同一个子板槽位；焊装母板时，根据预设的板位识别信号总线值编排，选择为板位识别子电路中每个点位焊接上拉电阻或下拉电阻，输出唯一的板位识别信号总线值；
***母板上的子板读取板位识别信号总线值，得到该子板对应的板位。
所述***母板上的子板包括第一板位识别匹配电路、第二板位识别匹配电路；第一板位识别匹配电路和第二板位识别匹配电路互为备份，均包括驱动芯片和M/2个电阻，电阻一端并联连接两个板位识别信号，电阻另一端连接至驱动芯片，驱动芯片提高板位识别信号的驱动能力，将其转发至CPU通用IO接口，由CPU读取板位识别信号为高电平或者低电平，从而确定板位识别信号总线值。
所述电阻取值范围是100Ω-10kΩ。
所述预设的板位识别信号总线值采用偶校验方式进行编排，保证任意两个不同板位对应的板位识别信号总线中至少有两个板位识别信号电平不同，以确保因故障有一个板位识别信号翻转时，不会被识别为其他板位，而产生误动作。
所述上拉电阻为3kΩ～10kΩ。
所述下拉电阻为3kΩ～10kΩ。
本发明与现有技术相比的有益效果是：
(1)、本发明通过在母板上配置板位识别电阻，并且板位识别电阻在母板上采用焊接方式，电阻焊接之后，对应信号线上为固定电平，避免可更改的拨码方式；
(2)、本发明保证了子板的硬件和软件状态完全一致，增加了软件产品化水平，保证了各个子板之间可以完全通用互换，而且避免由于软件单独配置带来的人力资源浪费和重复性劳动。
附图说明
图1为本发明实施例母板槽位示意图；
图2为本发明实施例执行机构冗余方案；
图3为本发明实施例板位识别硬件电路。
具体实施方式
下面结合实施例对本发明作进一步阐述。
本发明提供了一种应用于双冗余架构设备的板位识别电路，所述双冗余架构设备包括母板和N个子板，N个子板采用插拔的方式***在母板上，子板采用双冗余架构，该设备母板上设有2N个板位识别子电路，N大于等于子板数量；
每个板位识别子电路包括M个点位，2M大于等于N，每个点位保留连接至VCC的上拉电路和连接至GND的下拉电路，输出一个板位识别信号，M个板位识别信号共同组成板位识别信号总线，板位识别信号总线连接至子板槽位的接口上，每两个板位识别子电路互为双冗余备份，连接至同一个子板槽位；焊装母板时，根据预设的板位识别信号总线值编排，选择为板位识别子电路中每个点位焊接上拉电阻或下拉电阻，输出唯一的板位识别信号总线值；
***母板上的子板读取板位识别信号总线值，得到该子板对应的板位。
所述***母板上的子板包括第一板位识别匹配电路、第二板位识别匹配电路；第一板位识别匹配电路和第二板位识别匹配电路互为备份，均包括驱动芯片和M/2个电阻，电阻一端并联连接两个板位识别信号，电阻另一端连接至驱动芯片，驱动芯片提高板位识别信号的驱动能力，将其转发至CPU通用IO接口，由CPU读取板位识别信号为高电平或者低电平，从而确定板位识别信号总线值。
优选地，所述电阻取值范围是100Ω-10kΩ。
优选地，所述预设的板位识别信号总线值采用偶校验方式进行编排，保证任意两个不同板位对应的板位识别信号总线中至少有两个板位识别信号电平不同，以确保因故障有一个板位识别信号翻转时，不会被识别为其他板位，而产生误动作。
优选地，所述上拉电阻为3kΩ～10kΩ。
优选地，所述下拉电阻为3kΩ～10kΩ。
实施例
本实施例为一种应用于双冗余的架构高可靠性板位识别电路，详细描述了该板位识别的具体方法，并对设备工作过程中各类故障模式进行了分析，该方案可在一度故障的情况下，保证设备可靠工作，同时保证设备的安全性，不会误动作。
如图1所示，冗余方案如下：该板位识别方案是建立在双冗余、插板式结构之上，子板跟据功能划分为控制、通信、开关量输入、开关量输出、模拟量输入、模拟量输出等不同种类板卡，每一个子板具有一个独特的ID号进行区分。板间通过高速串行总线进行通信，保证通信的快速、实时性。如图2所示，为保证可靠性，子板采用双冗余架构，子板中两个CPU控制四个执行端，执行端冗余方式为并串联，两个CPU中有一个CPU发出执行指令，子板即发出执行指令。
板位识别方案如下：为保证板卡的软硬件完全相同，板位识别电路分布在母板上，以板位识别信号总线为10位宽为例，则子板接插件上分布10个板位识别的点号，网络名定义为ID_M[9..0]，其中板位识别信号线两两相连，即有5个用于板位识别的网络，如图3所示，网络名定义为ID_Z[4..0]，对应关系如下表。
表1板位识别网络连接关系
ID_M[9..8] ID_Z[4]
ID_M[7..6] ID_Z[3]
ID_M[5..4] ID_Z[2]
ID_M[3..2] ID_Z[1]
ID_M[1..0] ID_Z[0]
每个点通过电阻上拉至VCC或者下拉至GND，印制板电路设计时上下拉电路都保留，装机时根据板位的编排，选择只焊接上拉电阻或下拉电阻。在子板上通过串联1kΩ电阻至驱动芯片，再连接至CPU。
板位编排采用偶校验方式，保证任意两个不同ID至少有两个板位识别网络逻辑不同，以确保因故障有一位翻转时，该节点不会被识别为其他节点而产生误动作。
表2板位识别网络与节点号的对应关系
ID_Z[4..0] 节点号(NODE)
00000 1
00011 2
00101 3
00110 4
01001 5
01010 6
01100 7
01111 8
10001 9
10010 10
10100 11
10111 12
11000 13
11011 14
11101 15
11110 16
其他 未定义
综上所述，本发明具备如下优点：
(1)、本发明通过在母板上配置板位识别电阻，子板可通过读取、锁存母板上的板位识别信号总线来判定自身ID，使多个子板的硬件和软件状态完全相同。相比于只有硬件实现产品化，软件需要根据子板不同ID号单独配置的情况，本方法大大提高软件的产品化程度，减少由于软件更改带来的技术风险、管理成本、人力资源成本。
(2)、本发明电路简单，上下拉电阻为双冗余，板间连接器信号为双点双线，具有较高的可靠性和较低的成本。通过简单的电路、双冗余的方案，实现了低沉本、高可靠的板位识别方案，经分析，所有故障模式下的一度故障都不影响设备正常工作。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (6)

1.一种应用于双冗余架构设备的板位识别电路，所述双冗余架构设备包括母板和N个子板，N个子板采用插拔的方式***在母板上，子板采用双冗余架构，其特征在于母板上设有2N个板位识别子电路，N大于等于子板数量；
每个板位识别子电路包括M个点位，2M大于等于N，每个点位保留连接至VCC的上拉电路和连接至GND的下拉电路，输出一个板位识别信号，M个板位识别信号共同组成板位识别信号总线，板位识别信号总线连接至子板槽位的接口上，每两个板位识别子电路互为双冗余备份，连接至同一个子板槽位；焊装母板时，根据预设的板位识别信号总线值编排，选择为板位识别子电路中每个点位焊接上拉电阻或下拉电阻，输出唯一的板位识别信号总线值；
***母板上的子板读取板位识别信号总线值，得到该子板对应的板位。
2.根据权利要求1所述的一种应用于双冗余架构设备的板位识别电路，其特征在于所述***母板上的子板包括第一板位识别匹配电路、第二板位识别匹配电路；第一板位识别匹配电路和第二板位识别匹配电路互为备份，均包括驱动芯片和M/2个电阻，电阻一端并联连接两个板位识别信号，电阻另一端连接至驱动芯片，驱动芯片提高板位识别信号的驱动能力，将其转发至CPU通用IO接口，由CPU读取板位识别信号为高电平或者低电平，从而确定板位识别信号总线值。
3.根据权利要求2所述的一种应用于双冗余架构设备的板位识别电路，其特征在于所述电阻取值范围是100Ω-10kΩ。
4.根据权利要求1所述的一种应用于双冗余架构设备的板位识别电路，其特征在于所述预设的板位识别信号总线值采用偶校验方式进行编排，保证任意两个不同板位对应的板位识别信号总线中至少有两个板位识别信号电平不同，以确保因故障有一个板位识别信号翻转时，不会被识别为其他板位，而产生误动作。
5.根据权利要求1所述的一种应用于双冗余架构设备的板位识别电路，其特征在于所述上拉电阻为3kΩ～10kΩ。
6.根据权利要求1所述的一种应用于双冗余架构设备的板位识别电路，其特征在于所述下拉电阻为3kΩ～10kΩ。
CN202011511707.0A 2020-12-18 2020-12-18 一种应用于双冗余架构设备的板位识别电路 Active CN112666447B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011511707.0A CN112666447B (zh) 2020-12-18 2020-12-18 一种应用于双冗余架构设备的板位识别电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011511707.0A CN112666447B (zh) 2020-12-18 2020-12-18 一种应用于双冗余架构设备的板位识别电路

Publications (2)

Publication Number Publication Date
CN112666447A true CN112666447A (zh) 2021-04-16
CN112666447B CN112666447B (zh) 2023-05-12

Family

ID=75407219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011511707.0A Active CN112666447B (zh) 2020-12-18 2020-12-18 一种应用于双冗余架构设备的板位识别电路

Country Status (1)

Country Link
CN (1) CN112666447B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5987548A (en) * 1997-07-07 1999-11-16 International Business Machines Corporation Method and apparatus for determining system identification number system using system data bus and pull-up resistors in combination with a sensing circuitry
WO2004077260A2 (en) * 2003-02-21 2004-09-10 University Of South Florida Method and apparatus for creating circuit redundancy in programmable logic devices
CN1690895A (zh) * 2004-04-21 2005-11-02 华为技术有限公司 一种识别单板冗余供电的***
CN102970029A (zh) * 2012-11-06 2013-03-13 北京广利核***工程有限公司 一种高安全性数字量信号采集电路
CN103118482A (zh) * 2012-12-28 2013-05-22 威力盟电子(苏州)有限公司 具有质量辨识标记的电路板及其辨识方法
CN103716200A (zh) * 2013-12-13 2014-04-09 上海斐讯数据通信技术有限公司 盒式光线路终端设备多无源光纤网络卡的芯片号识别方法
CN104571040A (zh) * 2014-12-31 2015-04-29 重庆川仪自动化股份有限公司 控制***冗余构架的构建方法
US20160132063A1 (en) * 2014-11-05 2016-05-12 Shenzhen China Star Optoelectronics Technology Co. Ltd. Feedback separated circuit and method for detecting an arrangement of mother board and daughter board
CN106252325A (zh) * 2015-06-11 2016-12-21 阿尔特拉公司 用于多芯片封装件中管芯间互连的混合冗余方案
CN107505883A (zh) * 2017-07-31 2017-12-22 北京航天自动控制研究所 一种基于微控制器的高可靠双冗余集成控制模块
CN109857684A (zh) * 2019-01-04 2019-06-07 烽火通信科技股份有限公司 通信设备板卡槽位地址和类型识别的装置、方法和***
CN110673989A (zh) * 2019-08-27 2020-01-10 国网浙江省电力有限公司电力科学研究院 一种背板***的子板卡识别装置与方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5987548A (en) * 1997-07-07 1999-11-16 International Business Machines Corporation Method and apparatus for determining system identification number system using system data bus and pull-up resistors in combination with a sensing circuitry
WO2004077260A2 (en) * 2003-02-21 2004-09-10 University Of South Florida Method and apparatus for creating circuit redundancy in programmable logic devices
CN1690895A (zh) * 2004-04-21 2005-11-02 华为技术有限公司 一种识别单板冗余供电的***
CN102970029A (zh) * 2012-11-06 2013-03-13 北京广利核***工程有限公司 一种高安全性数字量信号采集电路
CN103118482A (zh) * 2012-12-28 2013-05-22 威力盟电子(苏州)有限公司 具有质量辨识标记的电路板及其辨识方法
CN103716200A (zh) * 2013-12-13 2014-04-09 上海斐讯数据通信技术有限公司 盒式光线路终端设备多无源光纤网络卡的芯片号识别方法
US20160132063A1 (en) * 2014-11-05 2016-05-12 Shenzhen China Star Optoelectronics Technology Co. Ltd. Feedback separated circuit and method for detecting an arrangement of mother board and daughter board
CN104571040A (zh) * 2014-12-31 2015-04-29 重庆川仪自动化股份有限公司 控制***冗余构架的构建方法
CN106252325A (zh) * 2015-06-11 2016-12-21 阿尔特拉公司 用于多芯片封装件中管芯间互连的混合冗余方案
CN107505883A (zh) * 2017-07-31 2017-12-22 北京航天自动控制研究所 一种基于微控制器的高可靠双冗余集成控制模块
CN109857684A (zh) * 2019-01-04 2019-06-07 烽火通信科技股份有限公司 通信设备板卡槽位地址和类型识别的装置、方法和***
CN110673989A (zh) * 2019-08-27 2020-01-10 国网浙江省电力有限公司电力科学研究院 一种背板***的子板卡识别装置与方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
朱春鸯等: "地铁车辆车载设备火灾状态识别报警网络***", 《计算机工程与设计》 *

Also Published As

Publication number Publication date
CN112666447B (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
US9143338B2 (en) Position discovery by detecting irregularities in a network topology
CN112486305B (zh) 外接设备时序控制方法、计算机及其主板、主机
CN111176913A (zh) 一种检测服务器中Cable Port的电路和方法
CN101267350B (zh) 调试方法和调试***
US20040168008A1 (en) High speed multiple ported bus interface port state identification system
CN111949464A (zh) 一种cpu网络接口适配性测试板卡、测试***及测试方法
CN112666447B (zh) 一种应用于双冗余架构设备的板位识别电路
CN109085489B (zh) 一种背板功能测试***、设计方法及测试方法
CN113328887B (zh) 一种基于m-lvds总线的负载板测试***及方法
CN115729872A (zh) 一种计算设备及pcie线缆连接的检测方法
CN213365511U (zh) 一种主机板及服务器
CN216388068U (zh) 一种pcie接口验证板及测试***
CN110968540A (zh) 一种基于vpx双星型冗余高速背板
CN114265731A (zh) 一种pcie接口验证板、测试***及测试方法
CN111984486A (zh) 一种cpu网络接口性能测试板卡、测试***及测试方法
CN114138354A (zh) 一种支持multihost的板载OCP网卡***及服务器
CN116028409B (zh) 转接卡、主板、计算机、数据传输方法、设备和介质
CN100523841C (zh) 板间连接故障检测方法及单板与背板的插座结构
EP3104555B1 (en) Method and associated apparatus for managing a storage system
CN219811002U (zh) 一种用于u.2双端口电子盘测试工装
CN114138540B (zh) 一种多个相同板卡共用时的区分结构及方法
CN213092297U (zh) 一种cpu网络接口性能测试板卡及测试***
CN213276628U (zh) 一种cpu网络接口适配性测试板卡及测试***
CN114817104B (zh) 一种iic上拉电压切换电路及切换方法
CN215867065U (zh) 一种测试各种连接线的装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant