CN112486305B - 外接设备时序控制方法、计算机及其主板、主机 - Google Patents

Abstract

本发明公开一种外接设备时序控制方法、计算机及其主板、主机，其中，计算机主板包括所述可插拔设备接口、外接设备检测电路以及处理器；外接设备检测电路在检测到外接设备在位时，检测外接设备是否上电完成，并在检测到外接设备上电完成时，输出外接设备状态OK信号至处理器，处理器在接收到外接设备状态OK信号时，输出解复位信号，并通过所述可插拔设备接口将解复位信号输出至外接设备，控制外接设备解复位；本发明实现了外接设备的解复位和上电之间的时序控制，避免外接设备因为解复位和上电时序异常而无法工作。

Description

外接设备时序控制方法、计算机及其主板、主机

技术领域

本发明涉及电子技术领域，特别涉及外接设备时序控制方法、计算机及其主板、主机。

背景技术

随着计算机技术的不断发展，单纯的服务器的性能越来越不能满足各种数据处理业务的需要，所以通过在服务器上外接各类设备来增强服务器的数据处理能力就成为一种可行的方案，被用于各类数据处理业务中。

在实际应用中，外接设备接入服务器时，计算机主板会将解复位信号延迟一个延时时间送出，以给外接设备充足的时间上电，再将外接设备进行解复位，例如，计算机主板以计算机主板上的所有设备以及外接设备中，以上电完成所需的最长时间作为延时时间，这样做会保证上电复位时序，但是在更换不同的外接设备后，需要重新调整延迟时间，如不调整会出现延时时间小于外接设备所需的上电完成时间，导致解复位信号提前输出至外接设备，进而导致外接设备上电和解复位的时序异常，继而导致外接设备初始化异常而无法正常工作。

发明内容

本发明的主要目的是提供一种外接设备时序控制方法、计算机及其主板、主机，旨在解决与计算机主板连接的外接设备的上电和解复位的时序不准确的问题。

为实现上述目的，本发明提出一种计算机主板，所述计算机主板包括：

电路板；

可插拔设备接口，设置在所述电路板上，与外接设备可插拔电连接；

外接设备检测电路，设置在所述电路板上，与所述可插拔设备接口电连接，所述外接设备检测电路的第一检测端和第二检测端分别与所述可插拔设备接口电连接；在检测到所述外接设备在位时，所述外接设备检测电路检测所述外接设备是否上电完成，并在检测到所述外接设备上电完成时，输出外接设备状态OK信号；

处理器，输入端与所述外接设备检测电路连接，所述处理器的输出端与所述可插拔设备接口连接；所述处理器用于在接收到所述外接设备状态OK信号时，通过所述可插拔设备接口输出解复位信号至所述外接设备，以控制所述外接设备解复位。

可选地，所述外接设备检测电路在检测到所述外接设备不在位时，输出所述外接设备状态OK信号。

可选地，所述外接设备检测电路包括：

或门逻辑电路，所述或门逻辑电路的第一输入端为所述外接设备检测电路的第一检测端，所述或门逻辑电路的第二输入端为所述外接设备检测电路的第二检测端，所述或门逻辑电路的输出端与所述处理器连接。

可选地，所述外接设备检测电路还包括：

与门逻辑电路，所述与门逻辑电路的第一输入端与所述或门逻辑电路的输出端连接，所述与门逻辑电路的第二输入端与计算机主板的上电完成检测端连接；所述与门逻辑电路的输出端与所述处理器连接。

可选地，所述可插拔设备接口为插槽；和/或，所述可插拔设备接口为背板自定义连接器。

本发明还提出一种外接设备时序控制方法，应用于上述的计算机主板中，所述计算机主板包括电路板及设置在所述电路板上的所述可插拔设备接口；所述外接设备时序控制方法包括以下步骤：

在通过所述可插拔设备接口检测到所述外接设备在位，并在检测到所述外接设备上电完成时，输出外接设备状态OK信号；

在接收到所述外接设备状态OK信号时，通过所述可插拔设备接口输出解复位信号至所述外接设备，以控制所述外接设备解复位。

本发明还提出一种计算机主机，所述计算机主机包括上述的计算机主板。

本发明还提出一种计算机，包括外接设备以及上述的计算机主板或者计算机主机。

可选地，所述外接设备具有插卡，所述外接设备通过所述插卡可插拔的插接至所述计算机主板上；

或者，所述外接设备具有连接端子，所述连接端子通过导电件可插拔的插接至所述计算机主板上。

本发明的计算机主板通过设置外接设备检测电路检测外接设备是否在位以及外接设备是否上电完成，在检测到所述外接设备在位时，外接设备检测电路检测外接设备是否上电完成，并在检测到所述外接设备上电完成时，输出外接设备状态OK信号至处理器，处理器在接收到外接设备状态OK信号时，输出解复位信号至外接设备，以将外接设备解复位；从而解决了处理器提前送出解复位信号至外接设备，导致外接设备在上电和解复位时序不正确的问题。并且该计算机主板不会因为外接设备不在位时影响计算机主板正常工作，同样能送出解复位信号以给计算机主板的其他电路模块解复位。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明计算机主板一实施例的方案框图；

图2为本发明计算机主板另一实施例的电路图；

图3为本发明计算机主板又一实施例的电路图；

图4为本发明外接设备时序逻辑控制方法一实施例的流程图。

附图标号说明：

标号	名称	标号	名称
				10	电路板	50	外接设备
20	处理器	60	计算机主板的上电完成检测端
				30	外接设备检测电路	31	与门逻辑电路
40	所述可插拔设备接口	32	或门逻辑电路

本发明目的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，本发明实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，全文中出现的“和/或”的含义，包括三个并列的方案，以“A和/或B”为例，包括A方案、或B方案、或A和B同时满足的方案。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

本发明提出一种计算机主板，该计算机主板可以用于各种计算机，例如服务器，以控制与计算机连接的外接设备50的上电和解复位时序，使得外接设备50上电和解复位的时序正确，同时还能在外接设备50不在位时，计算机主板能正常工作。

参照图1，在一实施例中，所述计算机主板包括：

电路板10；

所述可插拔设备接口40，设置在所述电路板10上，与外接设备50可插拔电连接；

外接设备检测电路30，设置在所述电路板10上，与所述可插拔设备接口40电连接，所述外接设备检测电路30的第一检测端和第二检测端分别与所述可插拔设备接口40电连接；在检测到所述外接设备50在位时，所述外接设备检测电路30检测所述外接设备50是否上电完成，并在检测到所述外接设备50上电完成时，输出外接设备状态OK信号；

处理器20，输入端与所述外接设备检测电路的输出端连接，所述处理器20的输出端与所述可插拔设备接口40连接；所述处理器20用于在接收到所述外接设备状态OK信号时，通过所述可插拔设备接口40输出解复位信号至所述外接设备50，以控制所述外接设备50解复位。

需要说明的是，本文所述的外接设备状态OK信号指的是外接设备准备就绪，可以进行解复位操作，解复位指的是输出信号指设备，以使设备解除复位状态，进入正常工作模式。

其中，所述电路板10可以是PCB电路板；所述外接设备50可以为PCIE（PERIPHERALCOMPONENT INTERCONNECT EXPRESS，高速串行计算机扩展总线标准）设备或者其它外接设备50；所述可插拔设备接口40可以是插槽或者自定义背板连接器等连接接口。

所述外接设备检测电路30可以采用数字逻辑电路或者模拟逻辑电路实现。该逻辑电路的逻辑可以是在外接设备50在位，且上电完成时输出外接设备状态OK信号。具体的逻辑电路的逻辑选择可以根据外接设备的在位指示信号和上电完成指示信号的对应电平确定，例如，当在位指示信号为低电平时指示外接设备50在位，上电完成指示信号为高电平时指示外接设备50上电完成，所述外接设备检测电路30可以采用或门逻辑电路实现。在所述在位指示信号和上电完成指示信号的电平为其它情况时，所述外接设备检测电路30也可以是其它逻辑电路。

可以理解的是，每一种外接设备50都具有自身的上电与解复位的时序关系的要求，例如，对于PCIE设备来说，解复位信号一般要求在PCIE设备上电完成后100ms以后到来。上电与解复位的时序关系不满足时序关系会导致外接设备50初始化异常而无法正常工作。

但是，由于不同的外接设备50上电完成所需的时间不同，处理器20无法确定外接设备50是否上电完成，也就无法确定何时送出解复位信号，传统的方式将解复位信号延迟（软件或者硬件延时）送出，例如，处理器20以计算机主板上所有功能模块以及外接设备50中，上电完成所需时间最长的功能模块的上电完成所需时间作为延迟时间，在延时时间到达后，处理器20默认计算机主板上的所有设备以及外接设备50均上电完成，从而输出解复位信号至计算机主板上的所有设备以及外接设备50；这样做会保证外接设备50的上电及解复位时序，但是更换不同的外接设备50后，不同的外接设备50上电完成所需时间不同，因此又需要重新调整所述延迟时间，如不调整会出现所述延时时间小于外接设备50所需的上电完成时间，导致解复位信号提前输出至外接设备50，导致外接设备50上电和解复位时序不满足外接设备50的要求，从而导致外接设备50初始化异常。因此，为了使所述外接设备50上电和解复位时序正常而可以正常工作，在每一次更换外接设备50时，需要根据外接设备重新估算延时时间，可以理解的是，外接设备50不同于计算机主板上的固定设备，在很多应用场合，需要经常更换拔插各种不同的外接设备50，需要多次拔插外接设备50。

如此，在每一次更换外接设备50，处理器20都需要根据外接设备50来重新估算延迟时间，首先外接设备50种类繁多，上电完成时间各不相同，导致重新估算延迟时间的难度大，会给软硬件设计带来大量的工作量，其次，还会出现估算的延迟时间小于外接设备50所需的上电完成时间，导致解复位信号提前输出至外接设备50，继而导致外接设备50上电和解复位时序异常而无法工作。或者为了确保外接设备50的上电和解复位时序正常，处理器20估算的延迟时间远远大于计算机主板上的设备和外接设备50上电完成所需时间，这会导致更换外接设备50后，***的启动速度变慢，极大的影响工作效率。

同时，需要理解的是，在实际应用中，外接设备50与所述可插拔设备接口40之间设置有连接检测电路，具体地，可以是在所述可插拔设备接口40设置上拉电阻，上拉电阻的第一端与电源连接，上拉电阻的第二端为在位指示信号输出端，可输出在位指示信号，在外接设备50上设置阻值远小于上拉电阻的下拉电阻或者直接接地；如此，在所述外接设备50与所述可插拔设备接口40连接之前，所述电源将上拉电阻第二端的电平拉高，使得上拉电阻的第二端输出高电平，以表示外接设备50不在位，在所述外接设备50与所述可插拔设备接口40连接之后，上拉电阻和下拉电阻组成分压电路，下拉电阻的阻值远小于上拉电阻，因此上拉电阻的第二端输出低电平，以表示外接设备50在位。同时，外接设备50可以具有多个电源，每个电源的电压达到稳定状态后，会输出电源电压达到稳定状态的上电完成指示信号，同时，外接设备50多个电源是按照一定的顺序上电并到达稳定状态，在外接设备50最后一个电源电压达到稳定状态时，即外接设备50的所有电源都达到稳定状态，因此，所述外接设备50的最后一个上电的电源的上电完成指示信号输出端可以作为外接设备50的上电完成指示信号输出端。

为了解决上述问题，本发明通过在处理器20和所述可插拔设备接口40之间设置外接设备检测电路30，外接设备检测电路30的第一检测端与所述可插拔设备接口40连接，并通过所述可插拔设备接口40与所述在位指示信号输出端连接，以检测外接设备50是否在位，外接设备检测电路30的第二检测端与所述可插拔设备接口40电连接，并通过所述可插拔设备接口40与所述外接设备50的上电完成指示信号输出端连接，以检测外接设备50的是否上电完成，在检测到所述外接设备50在位时，外接设备检测电路30检测外接设备50是否上电完成，此时，若检测到外接设备50已上电完成，则外接设备检测电路30输出外接设备状态OK信号至处理器20，从而所述处理器20可以获知外接设备50状态OK，并在计算机主板上的其它设备上电完成时，输出解复位信号至计算机主板上的设备，并通过所述可插拔设备接口40将解复位信号输出至外接设备50，控制外接设备50解复位。

本实施例中，外接设备检测电路30在检测到所述外接设备50在位且上电完成后，输出外接设备状态OK信号，从而所述处理器20可以获知外接设备50状态OK，在计算机主板上的其它设备上电完成时，处理器输出解复位信号，并将解复位信号通过所述可插拔设备接口40输出至外接设备50；从而外接设备50的上电完成和解复位之间有着先后逻辑关系，从而解决了外接设备50上电和解复位时序不正确的问题，避免了外接设备50因为上电和解复位时序不正确导致无法正常工作。

此外，在每一次更换外接设备50后，外接设备检测电路30重新检测外接设备50的在位情况，检测外接设备50是否上电完成，并在检测到所述外接设备50在位且上电完成时，输出外接设备状态OK信号，供所述处理器20获知外接设备50在位且上电完成。其中外接设备50的在位和上电情况检测过程完成由硬件完成，处理器20无需估计外接设备50上电完成所需时间，也就不存在延迟时间估计的问题，从而解决了每次更换外接设备50后，需要重新估计输出解复位信号的延迟时间的问题，从而大大减少了估算延迟时间所耗费的软硬件设计时间，对于需要频繁更换外接设备50的场合具有非常重大的意义。同时，由于不需要处理器20估计外接设备50的上电完成所需时间，同时也避免了延迟时间估算时间远远大于实际所需的延迟时间，导致的***启动速度变慢，从而可以大大的提升更换外接设备50后，***的启动速度，减少等待时间，从而提高工作效率。

进一步地，所述外接设备检测电路30在检测到所述外接设备50在位，并检测到所述外接设备50上电未完成时，不输出外接设备状态OK信号，

处理器20需要在接收到所述外接设备状态OK信号，并在计算机主板上的设备上电完成时，才会输出解复位信号，以使计算机主板设备和外接设备解复位。

在所述外接设备50在位且上电未完成时，外接设备检测电路30不输出外接设备状态OK信号，此时处理器20由于没有接收到外接设备状态OK信号而无法输出解复位信号，导致计算机主工作异板***一直处于复位状态，从而处理器20可以此及时判断出外接设备50常，以进行下一步的操作，例如停止工作并将故障反馈给用户维修或者更换外接设备50。本实施例解决了外接设备作为必选部件的时候无法发现外接设备故障的弊端。避免外接设备50一直处于复位状态而可能损坏，同时可能影响计算机主板上的其它设备的正常工作。

进一步地，所述外接设备检测电路30在检测到所述外接设备50不在位时，输出外接设备状态OK信号，可以理解的是，此时计算机***不扩展增加外接设备，但是计算机主板本身仍然要能独立工作，因此，此时外接设备检测电路30在外接设备不在位时，也要输出外接设备状态OK信号，以使计算机能在没有外接设备的情况下，也正常工作。

本实施例中，当外接设备50不在位时（可以是在计算机主板工作前就没有接入，或者是在计算机主板工作过程中被拔下），此时外接设备50不作为计算机主板的必选部件，因此，所述外接设备不在位时，为了使主板能正常工作，外接设备检测电路30可以判断将外接设备不在位为外接设备状态OK。具体地，所述外接设备检测电路30检测到外接设备50没有与所述可插拔设备接口40连接，无论所述外接设备50上电是否完成，外接设备检测电路30输出外接设备状态OK信号；从而处理器20可以在接收到外接设备状态OK信号后，根据计算机主板上的设备上电完成时情况确定是否输出解复位信号，在计算机主板上的设备上电完成时，输出解复位信号，使得计算机主板不因为外接设备不在位而影响计算机主板自身的正常工作。

也就是说，在本实施例中，当外接设备50不在位时，计算机主板能正常的上下电工作而不受外接设备50的影响；本实施例实现了在不***外接设备50或者在计算机主板工作时插拔外接设备50，也即外接设备50不在位时，计算机主板也能正常的工作，从而解决了外接设备50不在位时，处理器20接收不到外接设备状态OK信号，导致无法输出解复位信号，继而导致计算机主板无法正常工作的问题。

参照图2，在一实施例中，所述外接设备检测电路30包括或门逻辑电路32，所述或门逻辑电路32的第一输入端为所述外接设备检测电路30的第一检测端，所述或门逻辑电路32的第二输入端为所述外接设备检测电路30的第二检测端，所述或门逻辑电路32的输出端与处理器20连接。

具体地，所述或门逻辑电路32的第一输入端和第二输入端与所述可插拔设备接口40连接，所述或门逻辑电路32的输出端与所述处理器20连接；所述处理器20的输出端与所述可插拔设备接口40连接。

所述可插拔设备接口40上至少具有三个端：或门逻辑电路32的第一输入端、第二输入端以及处理器20的输出端。所述或门逻辑电路32的第一输入端、第二输入端以及处理器20的输出端通过所述可插拔设备接口40分别与外接设备在位指示信号输出端、外接设备上电完成指示输出端以及外接设备50的解复位信号接收端一一对应连接。其中，所述或门逻辑电路32可以用或门芯片或者模拟电路实现，本实施例可选为采用两端或门集成芯片。

在实际应用中，所述计算机主板上还包括计算机主板的上电完成检测端60，所述计算机主板的上电完成检测端60与所述处理器20的另一输入端连接，以供所述处理器20检测计算机主板上的设备是否上电完成。

具体地，所述计算机主板的上电完成检测端60可以在所述计算机主板上的设备上电完成时，输出计算机主板上电完成指示信号，以表示计算机主板上的设备上电完成；在计算机主板上的设备上电异常时输出计算机主板上电异常指示信号，以表示计算机主板上的设备上电异常；本实施例中，以所述计算机主板上电完成指示信号为高电平信号，所述计算机主板上电异常指示信号为低电平信号进行解释，但是实际应用中，可以根据实际情况调节，例如如果所述计算机主板上电完成指示信号为低电平信号，所述计算机主板上电异常指示信号为高电平信号，则可以增加反相器，将上电完成指示信号进行反相，或者调节逻辑电路的逻辑。

其中，所述外接设备在位指示信号输出端可以外接设备50在位时，输出低电平信号，在所述外接设备50不在位时，输出高电平信号；所述外接设备上电完成指示信号输出端可以外接设备50上电完成时，输出高电平信号，在所述外接设备50上电未完成时，输出低电平信号。所述外接设备检测电路30输出的高电平信号为外接设备状态OK信号；处理器20在接收到外接设备检测电路30输出的高电平信号时，可以在计算机主板的上电完成检测端60也输出高电平信号时，输出解复位信号，处理器20未接收到外接设备50状态OK信号时，不输出解复位信号。

本实施例中的外接设备检测电路30可达成以下功能：

首先，在所述外接设备50不在位时，所述或门逻辑电路32的第一输入端检测到高电平信号，此时，从而无论或门逻辑电路32的第二输入端输入何种电平的信号，所述或门逻辑电路32输出高电平信号至处理器20，此时处理器20可以在接收到计算机主板的上电完成检测端60输出的高电平信号时，输出解复位信号至计算机主板上的其它设备，使得计算机主板正常工作。从而实现外接设备50不在位时，计算机主板也能正常工作，从而保证在时空控制的前提下，在计算机主板工作过程中，插拔外接设备50也不会导致计算机主板掉电。

其次，在所述外接设备50在位且上电完成时，所述或门逻辑电路32的第一输入端检测到低电平信号，所述或门逻辑电路32的第二输入端检测到高电平信号，所述或门逻辑电路32输出高电平信号至处理器20，此时处理器20可以在接收到计算机主板的上电完成检测端60输出的高电平信号时，输出解复位信号至计算机主板上的设备，并通过所述可插拔设备接口40将解复位信号输出至外接设备50，使得计算机主板上的设备与外接设备50均正常工作。实现计算机主板上的设备和外接设备50在上电完成和接收到解复位信号之间有先后逻辑关系，使得计算机主板上的设备和外接设备50上电与复位时序正确而正常工作。

再次，在所述外接设备50在位且上电未完成时，所述或门逻辑电路32的第一输入端和第二输入端都检测到低电平信号，从而所述或门逻辑电路32不会输出高电平信号（不输出外接设备状态OK信号），从而此时所述处理器20没有接收到外接设备状态OK信号，不会输出解复位信号，继而使得计算机主板上的设备和外接设备50一直处于复位状态，此时处理器20可以以此判断出外接设备50工作异常，能够及时发现外接设备50工作异常。这样处理器20能及时发现外接设备50故障，以进行下一步的操作，例如停止工作并将故障反馈给用户维修或者更换外接设备50。

本实施例技术方案使用简单的或门逻辑电路32即可实现外接设备50的上电和解复位的时序控制；使得外接设备50的上电完成和解复位之间有着电路上的先后逻辑关系，确保外接设备50的上电和解复位时序正确，从而***工作更稳定，同时，外接设备检测电路30的器件少，从而电路结构简单，电路布局简单，调试工作量少，电路工作稳定。此外，或门逻辑电路32由硬件电路或者芯片实现，在所述外接设备50异常或者上电完成时，或门逻辑电路32均能迅速将信号反馈给处理器20，使得处理器20不需要估算外接设备50上电完成时间，大大减少估算所述外接设备50上电完成所需时间带来的工作量以及延迟时间估算错误带来的上电和解复位时序异常、***启动慢等问题。同时本实施例的或门逻辑电路32还实现了在外接设备50在位且上电异常时报障，在外接设备50不在位时，输出外接设备状态OK信号，以使计算机主板自己能正常工作。

参照图3，进一步地，所述外接设备检测电路30还包括与门逻辑电路31；所述与门逻辑电路31的第一输入端与所述或门逻辑电路32的输出端连接，所述与门逻辑电路31的第二输入端与计算机主板的上电完成检测端60连接；所述与门逻辑电路31的输出端为所述外接设备检测电路30的输出端，与所述处理器20连接。

本实施例中，所述外接设备检测电路30包括与门逻辑电路31和或门逻辑电路32，所述计算机主板上还包括计算机主板的上电完成检测端60。

本实施例中，所述或门逻辑电路32的第一输入端和第二输入端与所述可插拔设备接口40连接，所述或门逻辑电路32的输出端与所述与门逻辑电路31的第一输入端连接，所述与门逻辑电路31的第二输入端与所述计算机主板的上电完成检测端60连接，所述与门逻辑电路31的输出端与所述处理器20连接；所处处理器20的输出端与所述可插拔设备接口40连接；所述可插拔设备接口40至少具有三个端：或门逻辑电路32的第一输入端、第二输入端以及处理器20的输出端。所述或门逻辑电路32的第一输入端、第二输入端以及处理器20的输出端通过所述可插拔设备接口40分别与外接设备在位指示信号输出端、外接设备上电完成指示输出端以及外接设备50的解复位信号接收端一一对应连接。

其中，在本实施例中，所述外接设备在位指示信号输出端可以外接设备50在位时，输出低电平信号，在所述外接设备50不在位时，输出高电平信号；所述外接设备上电完成指示信号输出端可以外接设备50上电完成时，输出高电平信号，在所述外接设备50上电未完成时，输出低电平信号。所述计算机主板的上电完成检测端60可以在计算机主板上的设备上电完成时，输出高电平信号，所述计算机主板的上电完成检测端60可以在计算机主板上的设备上电异常时，输出低电平信号。

需要注意的是，所述或门逻辑电路32输出的高电平信号为外接设备状态OK信号；所述计算机主板的上电完成检测端60输出的高电平信号表示在计算机主板上的设备上电完成。所述外接设备50状态OK且计算机主板上的设备上电完成时，所述与门逻辑电路31输出的高电平信号表征计算机主板上电正常且外接设备50状态OK，即所述与门逻辑电路31输出的高电平信号为***状态OK信号。

处理器20在接收到外接设备检测电路30输出的高电平时，可以获知计算机主板上的设备上电完成，且外接设备50的状态OK，处理器20输出解复位信号至计算机主板上的设备并通过所述可插拔设备接口40输出至外接设备50；处理器20没有接收到高电平信号时，不输出解复位信号。

本实施例中的外接设备检测电路30可达成以下功能：

首先，计算机主板上的设备上电异常时，所述计算机主板的上电完成检测端60输出低电平信号至所述与门逻辑电路31的第二输入端，此时，无论或门逻辑电路32输出何种电平信号，所述与门逻辑电路31都不会输出高电平信号，从而使得所述计算机主板无法输出解复位信号，导致计算机主板上的各个设备一直处于复位状态，所述处理器20以此及时判断计算机主板上电异常，以进行下一步的操作，例如停止工作并将故障反馈给用户维修或者重启。

其次，在所述计算机主板上的设备上电完成时，所述计算机主板的上电完成检测端60输出高电平信号至所述与门逻辑电路31的第二输入端，此时所述与门逻辑电路31的输出端输出电平取决于或门逻辑电路32的输出电平，在所述或门逻辑电路32输出高电平时，表示外接设备50状态OK，则所述与门逻辑电路31输出高电平，表示***状态OK；所述或门逻辑电路32输出低电平时，表示外接设备50状态不OK，所述与门逻辑电路31输出低电平，也即不输出***状态OK信号。

则在所述计算机主板上的设备上电完成时，有以下几种效果：

首先，在所述外接设备50不在位时，所述或门逻辑电路32的第一输入端检测到高电平信号，此时，从而无论或门逻辑电路32的第二输入端输入何种电平的信号，所述或门逻辑电路32输出高电平信号至与门逻辑电路第一输入端；并且此时计算机主板设备上电完成时，所述与门逻辑电路输出高电平信号至所述处理器20，处理器20输出解复位信号至计算机主板上的其它设备，使得计算机主板正常工作。从而实现外接设备50不在位时，计算机主板也能正常工作，从而保证时空控制的前提下，在计算机主板工作中，插拔外接设备50或者不接入外接设备也不会导致计算机主板掉电。

其次，在所述外接设备50在位且上电完成时，所述或门逻辑电路32的第一输入端检测到低电平信号，所述或门逻辑电路32的第二输入端检测到高电平信号，所述或门逻辑电路32输出高电平信号至与门逻辑电路的第一输入端；并且此时计算机主板设备上电完成，从而与门逻辑电路31输出高电平信号至所述处理器20，此时处理器20输出解复位信号至计算机主板上的其它设备，并通过所述可插拔设备接口40将解复位信号输出至外接设备50，使得计算机主板和外接设备50均正常工作。实现计算机主板上的设备和外接设备50在上电完成和接收到解复位信号之间有先后关系，使得计算机主板上的设备和外接设备50的上电与解复位时序正确而正常工作。

再次，在所述外接设备50在位且上电未完成时，所述或门逻辑电路32的第一输入端和第二输入端都检测到低电平信号，从而所述或门逻辑电路32输出低电平信号至所述与门逻辑的电路的第一输入端，此时，所述与门逻辑电路31输出低电平信号；从而使得所述计算机主板无法输出解复位信号，导致计算机主板上的各个设备一直处于复位状态，所述处理器20以此判断计算机主板上电异常，以进行下一步的操作，例如停止工作并将故障反馈给用户维修或者重启。

本实施例技术方案使用简单的与门逻辑电路31与或门逻辑电路32结合，实现了在计算机主板上的设备上电异常时，或者外接设备50在位且上电异常时，所述处理器20不输出解复位信号，使得计算机主板***处于复位状态，所述处理器20以此及时判断计算机主板上电或者外接设备异常，以进行下一步的操作。

在所述外接设备不在位时，且所述计算机主板上的设备上电正常时，所述处理器能正常输出解复位信号至计算机主板上的设备，实现计算机主板在没有外接设备时的正常工作。

在计算机主板上的设备上电正常时，且所述外接设备在位且上电完成时，处理器20输出解复位信号，使得外接设备50和计算机主板上的设备的上电完成和解复位之间有着电路上的先后逻辑关系，确保外接设备50和计算机主板上的设备的上电和解复位时序正确，从而***工作更稳定。无需估计外接设备50的上电完成时间，大大减少估算所述外接设备50上电完成所需时间带来的工作量以及延迟时间估算错误带来的上电和解复位时序异常、***启动慢等问题。

在一实施例中，所述可插拔设备接口40为插槽；和/或，所述可插拔设备接口40为背板自定义连接器。

在所述可插拔设备接口40为插槽时，外接设备50具有插卡，所述外接设备50通过所述插卡可插拔的插接至所述计算机主板上，其中，所述外接设备50上可以有用以输出上电完成信号PIN脚。

所述自定义连接器可以是PCIE连接器或者其它自定义的连接器。所述外接设备50可以为载板，载板上具有与自定义连接器匹配的接口以及上电完成检测电路，载板上的接口可以直接插接至所述背板自定义连接器，或者通过通信传输线缆与所述背板自定义连接器可插拔连接。

参照图4，本发明还提出一种外接设备50时序控制方法，应用于上述的计算机主板中，所述计算机主板包括电路板10及设置在所述电路板10上的所述可插拔设备接口40；所述外接设备50时序控制方法包括以下步骤：

步骤S100、在通过所述可插拔设备接口40检测到所述外接设备50在位，并在检测到所述外接设备50上电完成时，输出外接设备状态OK信号；

步骤S200、在接收到所述外接设备状态OK信号时，通过所述可插拔设备接口40输出解复位至所述外接设备50，以控制所述外接设备50进入正常工作状态。

本实施例中，所述计算机主板上可以设置有外接设备检测电路30、处理器20、可插拔设备接口40以及计算机主板的上电完成检测端60；所述外接设备检测电路30可以包括与门逻辑电路31和或门逻辑电路32；所述与门逻辑电路31的输出端与处理器20连接；所述与门逻辑电路31的第二输入端与计算机主板的上电完成检测端60连接；所述与门逻辑电路的第一输入端与或门逻辑电路的输出端连接，所述或门逻辑电路的第一输入端通过所述可插拔设备接口40与外接设备在位指示信号输出端连接，或门逻辑电路的第二输入端通过所述可插拔设备接口40与外接设备上电完成指示信号输出端连接。

其中，所处所述可插拔设备接口40可以设置有连接检测电路，所述连接检测电路的输出端为外接设备在位指示信号输出端，所述外接设备50的最后一个电源上电完成指示信号输出端为外接设备50的上电完成指示信号输出端。

所述外接设备检测电路30在通过所述可插拔设备接口40检测到所述外接设备50在位且外接设备50上电完成，同时检测到所述计算机主板上的设备上电完成时，输出***状态OK信号至处理器20，处理器20在接收到所述***状态OK信号时，输出解复位信号至计算机主板上的设备，并将解复位信号通过所述可插拔设备接口40输出解复位至所述外接设备50，以控制计算机主板上的设备和所述外接设备50进入正常工作状态。

所述外接设备检测电路30在通过所述可插拔设备接口40检测到所述外接设备50在位且外接设备50上电未完成时，不输出***状态OK信号至处理器20，处理器20在无法接收到所述外接设备状态OK信号时，不输出解复位信号至计算机主板上的设备和外接设备50，从而计算机主板上的设备和外接设备一直处于复位状态，处理器20可以此判断外接设备50状态异常。

所述外接设备检测电路30在通过所述可插拔设备接口40检测到所述外接设备50不在位时，同时检测到所述计算机主板上的设备上电完成时，输出***状态OK信号至处理器20，处理器20在接收到所述***状态OK信号时，输出解复位信号至计算机主板上的设备，以使计算机主板在没有外接设备50时候也能正常工作。

本发明还提出一种计算机主机，所述计算机主机包括上述的计算机主板。该计算机主板的具体结构参照上述实施例，由于本计算机主机采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

本发明还提出一种计算机，包括外接设备50、上述的计算机主板或者上述的计算机主机。该计算机主板或者计算机主机的具体结构参照上述实施例，由于本计算机采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

在一实施例中，所述外接设备50具有插卡，例如金手指，所述外接设备50通过所述插卡可插拔的插接至所述计算机主板上；

或者，所述外接设备50具有连接端子，所述连接端子通过导电件可插拔的插接至所述计算机主板上，具体地，所述外接设备50可以包括载板、功能模块（例如PCIE设备）以及上电完成检测电路，其中功能模块可以是固定连接于载板上，或者载板上具有插槽，功能模块为板卡设计，可插拔的与载板连接，以兼容板卡式外接设备50。所述外接设备50通过连接端子和导电件，实现功能模块与计算机主板的连接，以及上电完成检测电路与计算机主板的可插拔连接。

以上所述仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (9)

1.一种计算机主板，其特征在于，所述计算机主板包括：

电路板；

可插拔设备接口，设置在所述电路板上，与外接设备可插拔电连接；

外接设备检测电路，设置在所述电路板上，与所述可插拔设备接口电连接，所述外接设备检测电路的第一检测端和第二检测端分别与所述可插拔设备接口电连接；在通过检测外接设备的输出电平确认所述外接设备在位时，所述外接设备检测电路通过检测外接设备的电源输出的上电完成指示信号检测所述外接设备是否上电完成，并在检测到所述外接设备上电完成时，输出外接设备状态OK信号；

处理器，输入端与所述外接设备检测电路连接，所述处理器的输出端与所述可插拔设备接口连接；所述处理器用于在接收到所述外接设备状态OK信号时，通过所述可插拔设备接口输出解复位信号至所述外接设备，以控制所述外接设备解复位。

2.如权利要求1所述的计算机主板，其特征在于，所述外接设备检测电路在检测到所述外接设备不在位时，输出所述外接设备状态OK信号。

3.如权利要求1所述的计算机主板，其特征在于，所述外接设备检测电路包括：

或门逻辑电路，所述或门逻辑电路的第一输入端为所述外接设备检测电路的第一检测端，所述或门逻辑电路的第二输入端为所述外接设备检测电路的第二检测端，所述或门逻辑电路的输出端与所述处理器连接。

4.如权利要求3所述的计算机主板，其特征在于，所述外接设备检测电路还包括：

与门逻辑电路，所述与门逻辑电路的第一输入端与所述或门逻辑电路的输出端连接，所述与门逻辑电路的第二输入端与计算机主板的上电完成检测端连接；所述与门逻辑电路的输出端与所述处理器连接。

5.如权利要求1至4任意一项所述的计算机主板，其特征在于，所述可插拔设备接口为插槽；和/或，所述可插拔设备接口为背板自定义连接器。

6.一种外接设备时序控制方法，应用于如权利要求1至5任意一项所述的计算机主板中，所述计算机主板包括电路板及设置在所述电路板上的所述可插拔设备接口；其特征在于，所述外接设备时序控制方法包括以下步骤：

在通过所述可插拔设备接口检测到所述外接设备在位，并在检测到所述外接设备上电完成时，输出外接设备状态OK信号；

在接收到所述外接设备状态OK信号时，通过所述可插拔设备接口输出解复位信号至所述外接设备，以控制所述外接设备解复位。

7.一种计算机主机，其特征在于，所述计算机主机包括如权利要求1-5任意一项所述的计算机主板。

8.一种计算机，其特征在于，包括外接设备以及如权利要求1-5任意一项的权利要求所述的计算机主板，或者如权利要求7所述的计算机主机。

9.如权利要求8所述的计算机，其特征在于，所述外接设备具有插卡，所述外接设备通过所述插卡可插拔的插接至所述计算机主板上；

或者，所述外接设备具有连接端子，所述连接端子通过导电件可插拔的插接至所述计算机主板上。

Images