CN111949464A - 一种cpu网络接口适配性测试板卡、测试***及测试方法 - Google Patents

Abstract

本申请的实施例公开一种CPU网络接口适配性测试板卡、测试***及测试方法，涉及板卡技术领域，为便于降低CPU网络接口与物理层网络芯片适配性的测试成本而发明。所述CPU网络接口适配性测试板卡，包括印制电路板，在所述印制电路板上设有第一物理层网络芯片、第一金手指和第一组网络接口；其中，所述第一金手指与所述第一物理层网络芯片相连，所述第一物理层网络芯片与所述第一组网络接口相连。本申请适用于测试CPU网络接口与物理层网络芯片适配性。

Description

一种CPU网络接口适配性测试板卡、测试***及测试方法

技术领域

本申请涉及CPU测试技术领域，尤其涉及一种CPU网络接口适配性测试板卡、测试***及测试方法。

背景技术

随着CPU芯片设计的技术发展，CPU的高速接口可以通过软件配置成不同的协议类型，实现不同的接口功能，即同一接口，可以配置成PCIE接口，也可以配置成网络接口，还可以配置成SATA存储接口等。

为使CPU准确接收和发送网络数据，CPU网络接口与物理层网络芯片之间的适配在其中起着犹为重要的作用。现有技术中，需要将物理层网络芯片集成在主板上进行相关测试。而测试不同厂商、不同型号的物理层网络芯片时，就需要重新设计主板，而重新设计主板的成本较高，使得测试CPU网络接口与物理层网络芯片适配性的成本较高。

发明内容

有鉴于此，本申请实施例提供一种CPU网络接口适配性测试板卡、测试***及测试方法，便于降低CPU网络接口与物理层网络芯片适配性的测试成本。

本申请实施例提供一种CPU网络接口适配性测试板卡，包括：印制电路板，在所述印制电路板上设有第一物理层网络芯片、第一金手指和第一组网络接口；其中，所述第一金手指与所述第一物理层网络芯片相连，所述第一物理层网络芯片与所述第一组网络接口相连。

根据本申请实施例的一种具体实现方式，在所述印制电路板还设有第一***管理总线，所述第一物理层网络芯片与所述第一***管理总线相连；所述第一***管理总线上还连有第一转换芯片，所述第一转换芯片与将所述第一***管理总线分为N路后，分别与所述第一组网络接口中的各网络接口对应相连。

根据本申请实施例的一种具体实现方式，所述第一***管理总线上还连有第一转I/O接口芯片和第二转I/O接口芯片；所述第一转I/O接口芯片的I/O接口与所述第一组网络接口的在位信号端、发射使能控制信号端、发射失败指示信号端、和/或接收丢失指示信号端相连；所述第二转I/O接口芯片的I/O接口与LED指示灯相连。

根据本申请实施例的一种具体实现方式，所述第一物理层网络芯片与所述第一组网络接口的在位信号端、发射使能控制信号端、发射失败指示信号端、和/或接收丢失指示信号端相连。

根据本申请实施例的一种具体实现方式，在所述印制电路板上还设有第一物理层网络芯片配置单元，所述物理层网络芯片配置单元分别与所述第一***管理总线和所述物理层网络芯片相连。

根据本申请实施例的一种具体实现方式，所述第一***管理总线靠近所述第一金手指的一端与第一跳帽可选连接器相连；在所述印制电路板上，与所述第一跳帽可选连接器相邻设置有第二跳帽可选连接器和第三跳帽可选连接器；其中，所述第二跳帽可选连接器与所述第一金手指的第一引脚相连，所述第三跳帽可选连接器与所述第一金手指的第二引脚相连，所述第一金手指的所述第一引脚用于连接到主板上的基板管理控制器，所述第一金手指的所述第二引脚用于连接到主板上的CPU。

根据本申请实施例的一种具体实现方式，在所述印制电路板上设有第二物理层网络芯片、第二金手指和第二组网络接口；其中，所述第二金手指与所述第二物理层网络芯片相连，所述第二物理层网络芯片与所述第二组网络接口相连。

根据本申请实施例的一种具体实现方式，在所述印制电路板还设有第二***管理总线，所述第二物理层网络芯片与所述第二***管理总线相连；所述第二***管理总线上还连有第二转换芯片，所述第二转换芯片与将所述第二***管理总线分为N路后，分别与所述第二组网络接口中的各网络接口对应相连。

根据本申请实施例的一种具体实现方式，所述第二***管理总线上还连有第三转I/O接口芯片和第四转I/O接口芯片；所述第三转I/O接口芯片的I/O接口与所述第二组网络接口的在位信号端、发射使能控制信号端、发射失败指示信号端、和/或接收丢失指示信号端相连；所述第四转I/O接口芯片的I/O接口与LED指示灯相连。

根据本申请实施例的一种具体实现方式，所述第二***管理总线靠近所述第二金手指的一端与第四跳帽可选连接器相连；在所述印制电路板上，与所述第四跳帽可选连接器相邻设置有第五跳帽可选连接器和第六跳帽可选连接器；其中，所述第五跳帽可选连接器与所述第二金手指的第一引脚相连，所述第六跳帽可选连接器与所述第二金手指的第二引脚相连，所述第二金手指的第一引脚用于连接到主板上的基板管理控制器，所述第二金手指的第二引脚用于连接到主板上的CPU。

根据本申请实施例的一种具体实现方式，所述第一组网络接口和所述第二组网络接口，分别为并排设置的多个SFP+光模块连接器。

本申请还提供一种CPU网络接口适配性测试***，包括：主板和CPU网络接口适配性测试板卡，所述主板上设有CPU芯片和与所述CPU芯片相连的PCIE插槽，所述CPU网络接口适配性测试板卡插设在所述PCIE插槽中，其中，所述CPU网络接口适配性测试板卡为前述任一实现方式所述的CPU网络接口适配性测试板卡。

本申请还提供一种CPU网络接口适配性测试方法，包括：主板上的CPU网络接口向插设在所述主板上的PCIE插槽中的测试板卡发送网络测试数据；其中，所述测试板卡为前述任一实现方式所述的CPU网络接口适配性测试板卡；所述测试板卡上的第一物理层网络芯片或第二物理层网络芯片接收所述网络测试数据，并将所述网络测试数据进行转换，得到第一转换网络测试数据，并将所述第一转换网络测试数据向所述第一组网络接口或所述第二网络接口发送；所述第一物理层网络芯片或第二物理层网络芯片，接收从所述第一组网络接口或所述第二组网络接口返回的网络测试数据，并将返回的网络测试数据进行转换，得到第二转换网络测试数据；所述物理层网络芯片向所述CPU网络接口发送所述第二转换网络测试数据；所述CPU网络接口接收第二转换网络测试数据，并根据所发送的网络测试数据和所述第二转换网络测试数据，确定所述CPU网络接口与所述第一物理层网络芯片或第二物理层网络芯片的适配性。

根据本申请实施例的一种具体实现方式，还包括：监控所述第一组网络接口或所述第二网络接口的状态信息。

本申请实施例提供的一种CPU网络接口适配性测试板卡、测试***及测试方法，通过在所述印制电路板上设有第一物理层网络芯片、第一金手指和第一组网络接口；其中，所述第一金手指与所述第一物理层网络芯片相连，所述第一物理层网络芯片与所述第一组网络接口相连，通过本实施例的测试板卡与主板上对应的引脚相连，即可实现CPU和物理层网络芯片适配性测试，对于不同的物理层网络芯片，可根据本实施例的结构，重新设计制造板卡，即可实现不同型号物理层网络芯片的测试，无需重新设计主板，避免了现有技术中针对不同的物理层网络芯片与CPU测试时，需要重新设计主板，而重新设计主板的成本相对于本实施例的重新设计测试板卡的成本要高很多，从而造成测试CPU网络端口和物理层网络芯片适配性时导致的成本较高的问题，通过本实施例的测试板卡的应用，便于降低CPU网络接口与物理层网络芯片适配性的测试成本。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本申请一实施例的CPU网络接口适配性测试板卡的结构示意图；

图2为本申请一实施例的测试板卡中的SMBus链路拓扑图；

图3为本申请又一实施例的测试板卡中的SMBus链路拓扑图；

图4为本申请一实施例的CPU网络接口适配性测试测试方法的流程示意图。

具体实施方式

下面结合附图对本申请实施例进行详细描述。

应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

参见图1、图2和图3，本实施例的CPU网络接口适配性测试板卡，可以包括：印制电路板1，在印制电路板1上设有第一物理层网络芯片2、第一金手指3和第一组网络接口4；其中，第一金手指3与第一物理层网络芯片2相连，第一物理层网络芯片2与第一组网络接口4相连。

印制电路板1(PCB板，Printed circuit boards)，又称印刷电路板，是电子元器件电气连接的提供者。通常说的印刷电路板可指裸板，即没有安装元器件的电路板。

第一物理层网络芯片2，为物理层网络芯片(PHY芯片，Port Physical Laye)，可连接一个数据链路层的设备(MAC)到一个物理媒介，如光纤或铜缆线；PHY芯片2可将符合一个协议的数据转换为符合另一种协议的数据。

第一金手指3，可由众多金黄色的导电触片组成，因其表面镀金而且导电触片排列如手指状，所以称为“金手指”或Finger，其中的导电触片也可称为引脚。金手指的大小及形状可根据实际情况确定，在一个例子中，金手指3为是标准PCIE Finger金手指形态。

第一金手指3上的导电触片也可设置成网络引脚，可传输高速的网络数据，在一个例子中，金手指3上的网络引脚可为XGBE引脚。网络引脚4的个数可为1个，也可为2个、4个、7个等等，具体可根据实际需要确定。

第一组网络接口用于将通过第一PHY芯片2转换后的数据传输给外部设备，或者接收外部设备发送的数据，也可用于将PHY芯片2转换后的数据再传入本实施例的测试板卡中。第一组网络接口可包括一个或两个以上的网络接口。

可将CPU网络接口配置成相应的网络协议，如KR、SFI协议；可通过网络性能来确定CPU网络接口与PHY芯片的适配性。具体可分以下几种情况进行：1、可进行一个CPU的一个网络接口收、发数据时的适配性测试；2、还可进行一个CPU的两个网络接口之间的收、发数据时的适配性测试，可以理解的是，要进行该测试，本实施例的测试板卡上至少有两个网络接口，这两个网络接口分别与CPU的两个网络端口对应连接；3、还可进行一个CPU的一个网络接口发数据、另一个CPU的一个网络接口接收数据时的适配性测试。

本实施例，通过在所述印制电路板上设有第一PHY芯片、第一金手指和第一组网络接口；其中，所述第一金手指与所述第一PHY芯片相连，所述第一PHY芯片与所述第一组网络接口相连，通过本实施例的测试板卡与主板上对应的引脚相连，即可实现CPU和PHY芯片适配性测试，对于不同的PHY芯片，可根据本实施例的结构，重新设计制造板卡，即可实现不同型号PHY芯片的测试，无需重新设计主板，避免了现有技术中针对不同的PHY芯片与CPU测试时，需要重新设计主板，而重新设计主板的成本相对于本实施例的重新设计测试板卡的成本要高很多，从而造成测试CPU网络端口和PHY芯片适配性时导致的成本较高的问题，通过本实施例的测试板卡的应用，便于降低CPU网络接口与PHY芯片适配性的测试成本。

为了方便、灵活地对第一PHY芯片进行配置，本申请又一实施例，与上述实施例基本相同，不同之处在于，本实施例的测试板卡，在印制电路板1还设有第一***管理总线，第一PHY芯片2与第一***管理总线相连；第一***管理总线上还连有第一转换芯片5，第一转换芯片5与将第一***管理总线分为N路后，分别与第一组网络接口4中的各网络接口对应相连。

第一***管理总线(SMBus，System Management Bus)为***和电源管理任务提供了一条控制总线，使用SMBus的***，设备之间发送和接收消息都是通过SMBus，而不是使用单独的控制线，这样可以节省设备的管脚数。此外，使用SMBus，设备还可以提供它的生产信息，告诉***它的型号，部件号等，针对挂起事件保存它的状态，报告不同类别的错误，接收控制参数，并返回它的状态等。

本实施例中，第一PHY芯片2与第一***管理总线相连，能够便于通过第一***管理总线对第一PHY芯片2进行配置。

第一转换芯片5，可将第一***管理总线分为N路，其中N大于等于2；分成N路后与分别与第一组网络接口4中的各网络接口对应相连，这样，在使用时，可方便获取各网络接口的内部数据，如网络接口的工作温度等信息。

在一个例子中，第一转换芯片可为***管理总线扩展芯片，具体型号可为9546。

为了便于监控第一网络接口的状态以及便于直观地了解测试板卡的状态，本申请的再一实施例，与上述实施例基本相同，不同之处在于，本实施例的测试板卡中，第一***管理总线上还连有第一转I/O接口芯片6和第二转I/O接口芯片7；第一转I/O接口芯片6的I/O接口与第一组网络接口4的在位信号端、发射使能控制信号端、发射失败指示信号端、和/或接收丢失指示信号端相连；第二转I/O接口芯片7的I/O接口与LED指示灯8相连。

第一转I/O接口芯片6可为具有输入输出扩展功能的芯片，具体可为9555芯片，可将第一转I/O接口芯片的IO接口接到第一组网络接口4的在位(MODABS)、发射使能控制(TXDIS)、发射失败指示(TXFAULT)和接收丢失指示(RXLOS)信号引脚上，用来监控第一组网络接口4状态。

第二转I/O接口芯片7可为具有输入输出扩展功能的芯片，具体可为9555芯片；第二转I/O接口芯片7的I/O接口与LED指示灯8相连，可通过一个LED指示灯的亮灭、颜色或两个以上LED指示灯的亮灭、颜色及其不同的组合状态表示测试板的工作状态，如板卡是否工作正常以及出现故障时出现的是什么故障，可将这些状态与指示灯的状态相关联，如工作正常时，可显示绿色，出现异常时，可显示红色，或可通过闪烁的方式表示正常，不闪烁时表示不正常。

为了便于第一PHY芯片获取第一组网络接口的状态，本申请又一实施例中，第一PHY芯片2与第一组网络接口4的在位信号端、发射使能控制信号端、发射失败指示信号端、和/或接收丢失指示信号端相连。

为了方便、灵活地对第一PHY芯片进行配置，本申请又一实施例，与上述实施例基本相同，不同之处在于，本实施例的测试板卡，在印制电路板1上还设有PHY芯片配置单元9，PHY芯片配置单元9分别与第一***管理总线和第一PHY芯片相连。

PHY芯片配置单元9可为微控制单元(MCU，Microcontroller Unit、)，也可为带电可擦可编程只读存储器(EEPROM，Electrically Erasable Programmable read onlymemory)，其中，EEPROM是一种掉电后数据不丢失的存储芯片，可将测试数据存储于EEPROM中，以便读取测试信息；PHY芯片配置单元9可对第一PHY芯片2的工作模式进行配置，以实现不同协议数据之间的转换，如可将KR协议的数据转换为SFI协议的数据。当使用MCU进行配置时，可通过MDC/MDIO接口与第一PHY芯片相连，以对第一PHY芯片配置。使用EEPROM对第一PHY芯片进行配置时，在EEPROM中存储第一PHY的配置信息，测试板卡上电后，自动配置第一PHY芯片。

为了灵活地选择是CPU或基板管理控制器对第一***管理总线上连接的设备进行配置管理，第一***管理总线靠近第一金手指3的一端与第一跳帽可选连接器10相连；在印制电路板1上，与第一跳帽可选连接器10相邻设置有第二跳帽可选连接器11和第三跳帽可选连接器12；其中，第二跳帽可选连接器11与第一金手指3的第一引脚相连，第三跳帽可选连接器12与第一金手指3的第二引脚相连，第一金手指3的第一引脚30用于连接到主板上的基板管理控制器，第一金手指3的第二引脚32用于连接到主板上的CPU。

PCIE Finger标准定义上只有一组SMBUS信号，这组信号可连接到CPU上，也可连接到BMC上。PCIE Finger上还有多个已保留(RSVD，Reserved)的、但未定义的pin，有的主板把部分RSVD pin定义为SMBUS。在一个例子中，本实施例的测试板卡上的第一引脚和第二引脚为将金手指上的RSVD pin定义为SMBUS信号引脚。

第一跳帽可选连接器10、第二跳帽可选连接器11和/或第二跳帽可选连接器12可为3pin插针连接器。

基板管理控制器(Baseboard Manager Controller，简称BMC)，具有监视和控制功能，操作的对象是***硬件，比如通过监视***的温度，电压，风扇、电源等等，并做相应的调节工作，以保证***处于健康的状态。还可记录各种硬件的信息和日志记录，用于提示用户和后续问题的定位；BMC是一个独立的***，它不依赖与***上的其它硬件(比如CPU、内存等)，也不依赖与BIOS、OS等(但是BMC可以与BIOS和OS交互，这样可以起到更好的平台管理作用，OS下有***管理软件可以与BMC协同工作以达到更好的管理效果)。

本实施例的测试板卡可为PCIE插卡形态，为了方便应用到标准机箱内部，本实施例的测试板卡可按照标准PCIE卡尺寸设计，如与标准PCIE全高半长卡尺寸相同，进一步地，为了节约成本，可在一块测试板卡上进行两款PHY芯片与CPU网络端口的适配性测试，参见图1，本申请一实施例，与上述实施例基本相同，不同之处在于，在所述印制电路板上设有第二PHY芯片13、第二金手指14和第二组网络接口15；其中，第二金手指14与第二PHY芯片13相连，第二PHY芯片13与第二组网络接口15相连。第一组网络接口4和第二组网络接口15，分别为并排设置的多个SFP+光模块连接器。

SFP+光模块可为增强型小型可插拔收发光模块，SFP+光模块上具有插接光缆的接口，可在该接口上***光缆以进行CPU端口和PHY芯片适配性测试。

第一金手指3和第二金手指14可为同一金手指，在这种情况下，金手指于第一PHY芯片2之间，以及金手指与第二PHY芯片13之间设有跳帽可选连接器。

为了方便、灵活地对第二PHY芯片13进行配置，本申请又一实施例，与上述实施例基本相同，不同之处在于，本实施例的测试板卡，在所述印制电路板1还设有第二***管理总线，所述第二PHY芯片13与所述第二***管理总线相连；

所述第二***管理总线上还连有第二转换芯片16，所述第二转换芯片16与将所述第二***管理总线分为N路后，分别与所述第二组网络接口中的各网络接口对应相连。

第二***管理总线(SMBus，System Management Bus)为***和电源管理任务提供了一条控制总线，使用SMBus的***，设备之间发送和接收消息都是通过SMBus，而不是使用单独的控制线，这样可以节省设备的管脚数。此外，使用SMBus，设备还可以提供它的生产信息，告诉***它的型号，部件号等，针对挂起事件保存它的状态，报告不同类别的错误，接收控制参数，并返回它的状态等。

本实施例中，第二PHY芯片13与第二***管理总线相连，能够便于通过第二***管理总线对第一PHY芯片2进行配置。

第二转换芯片16，可将第二***管理总线分为N路，其中N大于等于2；分成N路后与分别与第二组网络接口15中的各网络接口对应相连，这样，在使用时，可方便获取各网络接口的内部数据，如网络接口的工作温度等信息。

在一个例子中，第二转换芯片16可为***管理总线扩展芯片，具体型号可为9546。

为了便于监控第一网络接口的状态以及便于直观地了解测试板卡的状态，本申请的再一实施例，与上述实施例基本相同，不同之处在于，本实施例的测试板卡中，第二***管理总线上还连有第三转I/O接口芯片17和第四转I/O接口芯片18；第三转I/O接口芯片17的I/O接口与第二组网络接口15的在位信号端、发射使能控制信号端、发射失败指示信号端、和/或接收丢失指示信号端相连；第四转I/O接口芯片18的I/O接口与LED指示灯19相连。

第三转I/O接口芯片17可为具有输入输出扩展功能的芯片，具体可为9555芯片，可将第三转I/O接口芯片17的IO接口接到第二组网络接口15的在位(MODABS)、发射使能控制(TXDIS)、发射失败指示(TXFAULT)和接收丢失指示(RXLOS)信号引脚上，用来监控第二组网络接口15状态。

第四转I/O接口芯片18可为具有输入输出扩展功能的芯片，具体可为9555芯片；第四转I/O接口芯片18的I/O接口与LED指示灯19相连，可通过一个LED指示灯的亮灭、颜色或两个以上LED指示灯的亮灭、颜色及其不同的组合状态表示测试板的工作状态，如板卡是否工作正常以及出现故障时出现的是什么故障，可将这些状态与指示灯的状态相关联，如工作正常时，可显示绿色，出现异常时，可显示红色，或可通过闪烁的方式表示正常，不闪烁时表示不正常。

为了灵活地选择是CPU或基板管理控制器对第二***管理总线上连接的设备进行配置管理，第二***管理总线靠近第二金手指14的一端与第四跳帽可选连接器20相连；在印制电路板1上，与第四跳帽可选连接器20相邻设置有第五跳帽可选连接器21和第六跳帽可选连接器22；其中，第五跳帽可选连接器21与第二金手指14的第一引脚140相连，第六跳帽可选连接器22与第二金手指14的第二引脚142相连，第二金手指14的第一引脚140用于连接到主板上的基板管理控制器，第二金手指14的第二引脚142用于连接到主板上的CPU。

第四跳帽可选连接器20、第五跳帽可选连接器21和/或第六跳帽可选连接器22可为3pin插针连接器。

参见图1，本申请实施例还提供一种CPU网络接口适配性测试***，包括：主板和CPU网络接口适配性测试板卡，主板上设有CPU芯片和与所述CPU芯片相连的PCIE插槽，CPU网络接口适配性测试板卡插设在所述PCIE插槽中，其中，所述CPU网络接口适配性测试板卡为前述实施例中的所述的CPU网络接口适配性测试板卡。

主板又叫主机板(mainboard)、***板(systemboard)、或母板(motherboard)，主板一般为矩形电路板，上面安装了组成计算机的主要电路***，一般有BIOS芯片、I/O控制芯片、键盘和面板控制开关接口、指示灯插接件、扩充插槽、主板及插卡的直流电源供电接插件以及CPU芯片插座等元件；CPU安装于CPU芯片插座中。

在一个例子中，主板上的PCIE插槽具有可配置成XGBE网络接口。

本实施例，通过主板上设有CPU芯片和与所述CPU芯片相连的PCIE插槽，所述CPU网络接口适配性测试板卡插设在所述PCIE插槽中，其中，所述CPU网络接口适配性测试板卡为前述权利要求1-11任一项所述的CPU网络接口适配性测试板卡，可进行主板上的CPU网络接口与测试板卡上PHY芯片的测试，可以使用现有的主板，当测试不同的PHY芯片时，无需重新设计主板，避免了现有技术中针对不同的PHY芯片与CPU测试时，需要重新设计主板，而重新设计主板的成本相对于本实施例的重新设计测试板卡的成本要高很多，从而造成测试CPU网络端口和PHY芯片适配性时导致的成本较高的问题，通过本实施例的测试板卡的应用，可降低CPU网络端口和PHY芯片适配性测试的成本。

参见图4，本申请实施例还提供一种CPU网络接口适配性测试方法，包括：

步骤101、主板上的CPU网络接口向插设在所述主板上的PCIE插槽中的测试板卡发送网络测试数据；其中，所述测试板卡为前述实施例中的CPU网络接口适配性测试板卡。

CPU网络接口可为配置了网络协议的CPU端口；网络测试数据，可包括多个数据包；本实施例的CPU网络接口发送的网络测试数据可为以一定速率发送的数据，如可为XGBE，如1G、10G等等。

步骤102、测试板卡上的第一物理层网络芯片接收所述网络测试数据，并将所述网络测试数据进行转换，得到第一转换网络测试数据，并将所述第一转换网络测试数据向所述第一组网络接口发送。

第一物理层网络芯片，为物理层网络芯片(PHY芯片，Port Physical Laye)，可连接一个数据链路层的设备(MAC)到一个物理媒介，如光纤或铜缆线；PHY芯片可将符合一个协议的数据转换为符合另一种协议的数据。如CPU网络接口发送符合KR协议的数据，通过PHY芯片可转换为符合另一协议的数据，以便将数据向外部设备传输。

步骤103、第一PHY芯片接收从所述第一组网络接口返回的网络测试数据，并将返回的网络测试数据进行转换，得到第二转换网络测试数据。

步骤104、第一PHY芯片向所述CPU网络接口发送所述第二转换网络测试数据。

步骤105、CPU网络接口接收第二转换网络测试数据，并根据所发送的网络测试数据和所述第二转换网络测试数据，确定所述CPU网络接口与所述第一PHY芯片的适配性。

可根据所发送的网络测试数据和所述第二转换网络测试数据，确定网络性能指标，如误码率、时延和/或丢包率等等，再根据网络性能指标确定CPU网络接口与所述第一PHY芯片的适配性。

在一个例子中，通过CPU发送的网络测试数据和第二转换网络测试数据，可计算误码率和/或丢包率以确定CPU网络接口与所述第一PHY芯片的适配性，具体地，如果丢包率小于一定阈值，则CPU网络接口和第一PHY芯片适配，如果丢包率大于一定阈值，则CPU网络接口和第一物理层网络芯片适配性较差，可能的原因是第一PHY芯片性能较低；或者，如果误码率小于一定阈值，则CPU网络接口和第一物理层网络芯片适配；如果误码率大于一定阈值，则CPU网络接口和第一PHY芯片适配性较差，可能的原因是第一PHY芯片性能较低。

本申请又一实施例，与上述实施例基本相同，不同之处在于，本实施例的方法，在主板上的CPU网络接口向插设在所述主板上的PCIE插槽中的测试板卡发送网络测试数据之后，还包括：记录所述主板上的CPU网络接口向插设在所述主板上的PCIE插槽中的测试板卡发送网络测试数据的第一时刻；

在CPU网络接口接收第二转换网络测试数据之后，还包括：记录所述CPU网络接口接收第二转换网络测试数据的第二时刻。

根据所述第一时刻和第二时刻，确定所述CPU网络接口与所述第一PHY芯片的适配性。

为了在进行CPU网络接口与PHY芯片适配性试验时，对网络接口进行监控，本实施例的方法，还包括：监控所述第一组网络接口或所述第二网络接口的状态信息。

以上以第一PHY芯片、第一组网络接口为例，对CPU网络接口与第一PHY芯片的适配性测试进行说明，可以理解的是，上述方法同样适用于第二PHY芯片、第二组网络接口对CPU网络接口与第二PHY芯片的适配性测试。

可对第一组网络接口或所述第二网络接口的在位信号端、发射使能控制信号端、发射失败指示信号端、和/或接收丢失指示信号端进行监控，也可对第一组网络接口或所述第二网络接口内部状态进行监控；具体可通过第一PHY芯片或第二PHY芯片进行监控，也可通过第一转换芯片或第二转换芯片进行监控。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (14)

1.一种CPU网络接口适配性测试板卡，其特征在于，包括：印制电路板，在所述印制电路板上设有第一物理层网络芯片、第一金手指和第一组网络接口；其中，所述第一金手指与所述第一物理层网络芯片相连，所述第一物理层网络芯片与所述第一组网络接口相连。

2.根据权利要求1所述的测试板卡，其特征在于，在所述印制电路板还设有第一***管理总线，所述第一物理层网络芯片与所述第一***管理总线相连；

所述第一***管理总线上还连有第一转换芯片，所述第一转换芯片与将所述第一***管理总线分为N路后，分别与所述第一组网络接口中的各网络接口对应相连。

3.根据权利要求2所述的测试板卡，其特征在于，所述第一***管理总线上还连有第一转I/O接口芯片和第二转I/O接口芯片；

所述第一转I/O接口芯片的I/O接口与所述第一组网络接口的在位信号端、发射使能控制信号端、发射失败指示信号端、和/或接收丢失指示信号端相连；

所述第二转I/O接口芯片的I/O接口与LED指示灯相连。

4.根据权利要求2所述的测试板卡，其特征在于，所述第一物理层网络芯片与所述第一组网络接口的在位信号端、发射使能控制信号端、发射失败指示信号端、和/或接收丢失指示信号端相连。

5.根据权利要求2所述的测试板卡，其特征在于，在所述印制电路板上还设有第一物理层网络芯片配置单元，所述物理层网络芯片配置单元分别与所述第一***管理总线和所述物理层网络芯片相连。

6.根据权利要求2所述的测试板卡，其特征在于，所述第一***管理总线靠近所述第一金手指的一端与第一跳帽可选连接器相连；

在所述印制电路板上，与所述第一跳帽可选连接器相邻设置有第二跳帽可选连接器和第三跳帽可选连接器；其中，所述第二跳帽可选连接器与所述第一金手指的第一引脚相连，所述第三跳帽可选连接器与所述第一金手指的第二引脚相连，所述第一金手指的所述第一引脚用于连接到主板上的基板管理控制器，所述第一金手指的所述第二引脚用于连接到主板上的CPU。

7.根据权利要求1所述的测试板卡，其特征在于，在所述印制电路板上设有第二物理层网络芯片、第二金手指和第二组网络接口；其中，所述第二金手指与所述第二物理层网络芯片相连，所述第二物理层网络芯片与所述第二组网络接口相连。

8.根据权利要求7所述的测试板卡，其特征在于，在所述印制电路板还设有第二***管理总线，所述第二物理层网络芯片与所述第二***管理总线相连；

所述第二***管理总线上还连有第二转换芯片，所述第二转换芯片与将所述第二***管理总线分为N路后，分别与所述第二组网络接口中的各网络接口对应相连。

9.根据权利要求8所述的测试板卡，其特征在于，所述第二***管理总线上还连有第三转I/O接口芯片和第四转I/O接口芯片；

所述第三转I/O接口芯片的I/O接口与所述第二组网络接口的在位信号端、发射使能控制信号端、发射失败指示信号端、和/或接收丢失指示信号端相连；

所述第四转I/O接口芯片的I/O接口与LED指示灯相连。

10.根据权利要求2所述的测试板卡，其特征在于，所述第二***管理总线靠近所述第二金手指的一端与第四跳帽可选连接器相连；

在所述印制电路板上，与所述第四跳帽可选连接器相邻设置有第五跳帽可选连接器和第六跳帽可选连接器；其中，所述第五跳帽可选连接器与所述第二金手指的第一引脚相连，所述第六跳帽可选连接器与所述第二金手指的第二引脚相连，所述第二金手指的第一引脚用于连接到主板上的基板管理控制器，所述第二金手指的第二引脚用于连接到主板上的CPU。

11.根据权利要求7所述的测试板卡，其特征在于，所述第一组网络接口和所述第二组网络接口，分别为并排设置的多个SFP+光模块连接器。

12.一种CPU网络接口适配性测试***，其特征在于，包括：主板和CPU网络接口适配性测试板卡，所述主板上设有CPU芯片和与所述CPU芯片相连的PCIE插槽，所述CPU网络接口适配性测试板卡插设在所述PCIE插槽中，其中，所述CPU网络接口适配性测试板卡为前述权利要求1-11任一项所述的CPU网络接口适配性测试板卡。

13.一种CPU网络接口适配性测试方法，其特征在于，包括：

主板上的CPU网络接口向插设在所述主板上的PCIE插槽中的测试板卡发送网络测试数据；其中，所述测试板卡为前述权利要求1-11任一项所述的CPU网络接口适配性测试板卡；

所述测试板卡上的第一物理层网络芯片或第二物理层网络芯片接收所述网络测试数据，并将所述网络测试数据进行转换，得到第一转换网络测试数据，并将所述第一转换网络测试数据向所述第一组网络接口或所述第二网络接口发送；

所述第一物理层网络芯片或第二物理层网络芯片，接收从所述第一组网络接口或所述第二组网络接口返回的网络测试数据，并将返回的网络测试数据进行转换，得到第二转换网络测试数据；

所述第一物理层网络芯片或第二物理层网络芯片向所述CPU网络接口发送所述第二转换网络测试数据；

所述CPU网络接口接收第二转换网络测试数据，并根据所发送的网络测试数据和所述第二转换网络测试数据，确定所述CPU网络接口与所述第一物理层网络芯片或第二物理层网络芯片的适配性。

14.根据权利要求13所述的测试方法，其特征在于，还包括：监控所述第一组网络接口或所述第二网络接口的状态信息。

Images