CN1126154C - 有源矩阵型显示装置 - Google Patents

有源矩阵型显示装置 Download PDF

Info

Publication number
CN1126154C
CN1126154C CN95120071A CN95120071A CN1126154C CN 1126154 C CN1126154 C CN 1126154C CN 95120071 A CN95120071 A CN 95120071A CN 95120071 A CN95120071 A CN 95120071A CN 1126154 C CN1126154 C CN 1126154C
Authority
CN
China
Prior art keywords
film
active matrix
matrix type
semiconductor film
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN95120071A
Other languages
English (en)
Other versions
CN1134036A (zh
Inventor
山元良高
须泽英臣
粟根克昶
船田文明
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1134036A publication Critical patent/CN1134036A/zh
Application granted granted Critical
Publication of CN1126154C publication Critical patent/CN1126154C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本发明涉及一种形成TFT的有源层的方法，该方法不会对有源层的侧面造成等离子体损坏。首先在玻璃衬底上形成结晶硅膜。然后将保护掩模放在该硅膜上。用主要包括囟族氟化物气体的蚀刻剂气体蚀刻该硅膜，于是形成有源层。在该过程中，蚀刻剂气体不变成等离子体，以便避免有源层侧面被等离子体损坏。ClF3可以用作卤族氟化物气体。

Description

有源矩阵型显示装置
本发明涉及通过摹制形成半导体器件的有源层的方法，更具体地说涉及通过蚀刻形成薄膜晶体管(TFT)的有源层的方法。
近些年来，有源矩阵液晶显示器已经引起了人们的注意。这种显示器件具有排成行和列的几百乘以几百的像素电极。采用硅薄膜的TFT被用于这些像素电极。由相应的TFT控制将在每个像素被保持的电荷。
从原理上讲，液晶显示器必须透光，因此衬底的材料需要透射可见光。透光材料例子包括石英和玻璃。它们之中石英衬底昂贵，从经济的观点来看是不希望的。因此，玻璃衬底已经被广泛地接受了。在这种情况下，问题是如何在玻璃衬底上制造高性能的TFT。
通过提高采用的硅薄膜的结晶度可以最有效地改进TFT的特性。然而，由于采用了玻璃衬底，所以要想得到单晶硅膜或结晶度能够与单晶硅膜相比的硅薄膜是很困难的。通常生产的硅薄膜是呈现一种不完整晶体状态的多晶体或微晶体。
当制造TFT时，采用多晶体或微晶体状态的硅薄膜，截止电流特性是一个需要解决的很大的技术问题。通常当制造TFT时，采用多晶体或微晶体状态的硅薄膜，截止电流将变大。截止电流是在TFT处于截止状态时源极和漏极之间流动的电流。
现在假定排列在一个像素中的TFT的源极与源极线相连，漏极与像素电极相连。当TFT被驱动导通时，给定的电荷量通过TFT从源极线流入像素电极。当TFT截止时，电荷保留在该像素电极中。如果TFT的截止电流相当大，那么电荷逐渐从该像素电极泄漏。当然，给定的电荷不能在一段给定的时间内保持在像素电极中。因此，不能提供所要求的显示。
考虑到截止电流的问题是由这样的事实引起的，即载流子通过晶体的晶粒界面流动。例如，在N沟道TFT的情况下，当栅极电极被施加正电势时，沟道成为N型，TFT导通。当栅极电极被施加负电势时，沟道成为P型，TFT截止。
当TFT以这种方式截止时，源极/漏极是N型，沟道变成P型。因此，在源极和漏极之间形成NPN结构。从原理上讲，在源极和漏极之间无电流流过。然而，形成有源层的硅薄膜具有单晶结构是一种理想的情况。实际上，载流子通过存在于晶粒界面的陷阱能级迁移。这种迁移导致了截止电流。
如上所述，在玻璃衬底上形成的结晶硅薄膜半导体具有多晶体或微晶体的形式。这就是说，在膜中存在无数的晶粒。在这些晶粒界面存在大量的陷阱能级。
在施加高电场的区域载流子通过陷阱能级移动的现象特别严重。这一现象在沟道—漏极界面和该界面附近特别引人注意。因此，已知通过形成场缓解区来抑制载流子通过陷阱能级移动。为此，在沟道区和漏区之间形成轻掺杂区或补偿区(也称为补偿栅区)。这些结构分别称为轻掺杂漏极(LDD)结构和补偿栅结构。
当在玻璃衬底上形成结晶硅薄膜并且利用该硅薄膜实际制造TFT时，上述LDD结构或补偿结构是有用的，能够在某种程度上抑制截止电流。然而，要想得到满意的低截止电流还是很困难的。
通常按照以下顺序形成有源层。通过光刻将保护层摹制成所要求的形式。将这一保护层图案作为掩模，采用等离子体进行干法蚀刻。
在对上述有关TFT的截止特性进行了认真的调查之后，本发明人得出了以下结论。
当进行干法蚀刻以便形成上述有源层时，该有源层的侧面被等离子体损坏。结果，在有源层的侧面以高密度形成了陷阱能级。
在以高密度存在陷阱能级的多晶体或微结晶硅膜中，这一现象尤为严重。因此，在有源层的侧面以高密度形成了陷阱能级。
如果由于等离子体的损坏在有源层的侧面形成许多陷阱能级，那么载流子通过陷阱能级的移动将变得很显著。这就是说截止电流变大。在多晶硅或微晶硅的情况下，该膜包含无数晶粒界面，这一问题尤为严重。这时因为陷阱能级将位于晶粒界面上，并在晶粒界面上产生陷阱能级。
形成在有源层的侧面的陷阱能级密度将大大高于有源层中或膜中的陷阱能级密度。因此，即使采用了LDD结构或补偿结构，也不能大量地抑制通过有源层侧面的陷阱能级移动的电荷量。
LDD结构和补偿结构缓解了电场将要集中的区域中的电场强度。这抑制了引起截止电流的载流子的移动。换句话说，移动的载流子的量减小了。然而，当引起载流子移动的陷阱能级的密度相当高时，即使电场强度减弱，也不可能极大地减少载流子的总数。
问题是由集中在有源层侧面的陷阱能级引起的。因此如果能够减小有源层侧面的陷阱能级密度，那么就可以解决与截止电流特性有关的问题。如上所述，陷阱能级集中在有源层侧面的主要原因是形成有源层期间等离子体造成的损害。因此，如果能够减少等离子体的损坏，那么就可以减轻TFT的截止电流带来的问题。
避免对有源层侧面的等离子体损坏的方法的一个例子是当形成有源层时采用湿法蚀刻工艺。然而，这样做引起了各种问题，包括：
(1)具有高可控性和高再现性的能够有选择地仅蚀刻硅膜的任何适当的蚀刻剂还不能获得。
(2)必须严格控制采用的蚀刻剂的温度。此外，需要严格的蚀刻条件。
本发明的目的是提供这样一种工艺，它避免了陷阱能级集中在有源层的侧面。
根据本发明的一种方法旨在形成具有包括小岛形式的硅薄膜的有源层的TFT。这一方法以在硅薄膜上放置掩模开始。然后用包括囟族氟化物气体的蚀刻剂气体蚀刻硅薄膜，形成变为有源层的小岛形式的一个区域。
在上述方法中，可以如图2(A)-2(C)所示那样构造具有包括小岛形式的硅薄膜的有源层的TFT，其中有源层104是由具有结晶性的硅膜制成的。
将掩模放置在硅薄膜上的步骤的一个例子示于图1(B)。该步骤旨在形成图2(A)所示的有源层104。
用包括囟族氟化物气体的蚀刻剂气体蚀刻硅薄膜的上述步骤的一个例子示于图1(C)。在这一步骤中，ClF3用作囟族氟化物气体蚀刻结晶硅薄膜103。
从包括ClF3、ClF、BrF3、IF3、BrF、BrF5和IF5的族中选择的一种或多种物质可以用作上述囟族氟化物气体。此外，不需要囟族氟化物气体是100％的纯。它可以搀入适当的稀释气体。
当如图1(C)所示采用囟族氟化物气体进行蚀刻步骤时，重要的是囟族氟化物气体不能被离子化(或变成等离子体)，以避免有源层被等离子体损坏。为此，避免该气体被激活或离子化。这是通过不施加电磁能量即RF能量或微波能量实现的。
本发明的另一方面在于通过形成至少源区、漏区和源区与漏区之间的沟道形成区从而形成有源层的方法。该方法的特征在于通过用囟族氟化物气体蚀刻硅膜形成有源层。
在上述制造有源层的过程中，重要的是作为蚀刻剂气体的囱族氟化物气体不能变成等离子体，以避免有源层侧面被等离子体损坏。为此，该气体不能被离子化或激活。这是通过不向囟族氟化物气体施加电磁能量实现的。囟族氟化物气体，尤其是ClF3，强烈地蚀刻硅。即使不施加任何电磁能量如RF能量，它们也能高速率地蚀刻硅。
在采用硅薄膜形成有源层的过程中本发明有其特殊的优点，该硅薄膜是通过促进硅结晶的金属元素的作用而被结晶的。在提高TFT的操作速度方面采用结晶硅膜作为TFT的有源层是非常有效的。然而，当衬底是由玻璃制成时，需要将加热温度抑制到可达到的最低温度，以避免加热过程中衬底变形或收缩。
可以通过采用促进硅结晶的金属元素降低该加热温度。例如，为了通过加热使在玻璃衬底上形成的非晶态硅膜结晶，加热过程需要在超过600℃的温度下持续数十小时甚至更长。在促进硅结晶的金属元素薄膜形成在非晶态硅膜上然后加热的情况下，通过在550℃的温度下加热大约4小时就可以得到结晶硅膜。
以这种方式通过利用加速硅结晶的金属元素，可以在比过去时间短、温度低的情况下进行加热，得到结晶硅膜。如果通过金属元素的作用产生的这种结晶硅膜被等离子体损坏，那么由于以下原因陷阱能级将以高密度形成。在金属元素的周围很容易建立起陷阱能级。通过具有高能量的离子的撞击，建立陷阱能级的可能性增加了。
从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au组成的族中选择的一种或多种物质可用作金属元素。在促进硅结晶的这些金属元素中，发现镍(Ni)是最有效的。
当通过蚀刻技术形成TFT的有源层时，通过利用采用囟族氟化物气体的干法蚀刻工艺可以避免等离子体对有源层侧面的损坏，并且无等离子体损坏。这样又减小了由于载流子通过有源层侧面的移动引起的截止电流。
通过采用补偿结构或LDD结构，可以最有效地抑制由于等离子体对有源层侧面的损坏引起的截止电流。
当采用形成在玻璃衬底上的结晶硅膜(通常是多晶体或微晶体形式)时，上述等离子体对有源层侧面的损坏将变得严重。因此，当采用形成在玻璃衬底上的结晶硅膜制造TFT时，对减小截止电流来说，抑制等离子体对有源层的损坏是非常有意义的。
当在非晶态硅膜中引入促进硅结晶的金属元素作为得到结晶硅膜的一种方法时，等离子体对有源层侧面的损坏这样问题将变得更为严重。因此在这种情况下，对减小截止电流来说，抑制等离子体对有源层侧面的损坏也是非常有意义的。
根据本发明的第一方面，提供了一种有源矩阵型显示装置，在衬底之上具有至少一像素区，所述像素区包括：至少一绝缘膜，包含氮化硅并形成在所述衬底上；一半导体膜，包含硅并形成在所述绝缘膜上，所述半导体膜具有至少一沟道区、一源区、和一漏区；一栅极电极，靠近所述半导体膜形成，且一栅极绝缘膜***其间；多个层间膜形成在所述半导体膜和所述栅极电极之上，其中一个所述层间膜包含氮化硅；一电极，连接到所述源区和漏区其中之一，所述电极形成在所述的包含氮化硅的层间膜之下；以及一像素电极，形成在所述包含氮化硅的层间膜之上。
根据本发明的第二方面，提供了一种有源矩阵型显示装置，在衬底之上具有至少一像素区，包括：多个绝缘膜形成在所述衬底上，其中一个所述绝缘膜包含氮化硅；一半导体膜，包含硅并形成在所述氮化硅膜之上，所述半导体膜具有至少一沟道区、一源区、和一漏区；一栅极电极靠近所述半导体膜，且一栅极绝缘膜***其间；一电极，连接到所述源区和漏区其中之一；至少一层间膜，包含氮化硅并形成在所述半导体膜、所述栅极电极、和所述电极之上；以及一像素电极，形成在所述包含氮化硅的层间绝缘膜之上。
根据本发明的第三方面，提供了一种有源矩阵型显示装置，具有至少一像素区形成在衬底之上，所述像素区包括：多个绝缘膜形成在所述衬底上，其中一个所述绝缘膜包含氮化硅；一半导体膜，包含硅并形成在所述氮化硅膜之上，所述半导体膜具有至少一沟道区、一源区、和一漏区；一栅极电极，靠近所述半导体膜形成，且一栅极绝缘膜***其间；多个层间膜，形成在所述半导体膜和所述栅极电极之上，其中一个所述层间膜包含氮化硅；一源电极，形成在所述其中一个的包含氮化硅的层间膜之下；以及一连接到所述半导体膜的像素电极，形成在所述的包含氮化硅的层间膜之上。
根据本发明的第四方面，提供了一种有源矩阵型显示装置，具有至少一像素区形成在衬底之上，包括：多个绝缘膜形成在所述衬底上，所述绝缘膜具有一氮化硅和氧化硅膜；一半导体膜，包含硅并形成在所述氮化硅膜之上，所述半导体膜具有至少一沟道区、一源区、和一漏区；一栅极电极靠近所述半导体膜形成，且一栅极绝缘膜***其间；多个层间膜形成在所述栅极电极之上，所述层间膜具有一氮化硅和氧化硅膜；一电极，连接到所述源区和漏区其中之一并形成在所述包含氮化硅的层间膜之下；以及一像素电极，形成在所述包含氮化硅的层间膜之上。
根据本发明的第五方面，提供了一种有源矩阵型显示装置，具有至少一像素区形成在衬底之上，所述像素区包括：第一绝缘膜，包含氮化硅并形成在所述衬底上；第二绝缘膜，包含氧化硅并形成在所述第一绝缘上；一包含硅的半导体膜，形成在所述第二绝缘膜上，所述半导体膜具有至少一沟道区、一源区、和一漏区；一栅极绝缘膜，在所述半导体膜上；一栅极电极，在所述栅极绝缘膜上；包含氧化硅的第一层间膜，形成在所述栅极电极上；一源极电极，形成在所述第一层间膜上，所述源极电极经接触孔连接到所述半导体膜，该接触孔形成在所述第一层间膜中；包含氮化硅的第二层间膜，形成在所述第一层间膜之上；以及一像素电极，形成在所述第二层间膜之上并电连接到所述半导体膜。
本发明的其它目的和特征通过以下的描述将一目了然。
图1(A)-1(D)是表示根据本发明的例1形成TFT的制造方法的剖视图；
图2(A)-2(C)是表示根据本发明的例1形成TFT的制造方法的剖视图；
图3是本发明的例1的TFT的有源层的局部放大图；
图4(A)-4(D)是表示根据本发明的例2形成TFT的制造方法的剖视图；
图5(A)-5(B)是表示根据本发明的例2形成TFT的制造方法的剖视图；以及
图6(A)-6(G)是表示根据本发明的例3形成TFT的制造方法的剖视图。
例1：
在本例中，采用本发明来制造形成在玻璃衬底上的TFT。本例的工艺顺序示于图1(A)-1(D)。首先，通过等离子体参与的CVD(PCVD)或低压热CVD在玻璃衬底101上形成硅氧化膜102，作为缓冲膜，厚度为3000_。衬底101是由Corning 1737玻璃或Corning 7059玻璃制成的。硅氧化膜102的作用是防止玻璃衬底101中杂质扩散，并减小衬底101和有源层之间的应力。
形成硅氧化膜102以后，通过PCVD或低压热CVD形成非晶态硅膜103，厚度为500_。这一非晶态硅膜103将作为形成TFT的有源层时的开始膜(图1(A))。
非晶态硅膜103形成以后，通过适当的途径进行结晶。使非晶态硅膜103结晶的方法可以是加热、激光辐射、这两种做法的组合、以及其它已知的方法。在本例中是通过加热步骤采用促进硅结晶的金属元素实现结晶的。
下面详细描述本例中采用的结晶方法。在本例中，采用镍(Ni)作为促进硅结晶的金属元素。首先，通过旋转涂敷将含有给定浓度的镍元素的乙酸镍溶液施加到非晶态硅膜103的表面上。由于以下的原因，需要调整包含在乙酸镍溶液中的镍元素的浓度，以便使引入非晶态硅膜103的镍元素的密度在大约1×1016至5×1019cm-3的范围内。如果引入的镍元素的量太大，则镍变成镍硅化物，于是使得半导体特性变差。相反，如果镍元素的量太小，则不能促进结晶。
将乙酸镍溶液施加到非晶态硅膜103的表面上并且镍元素与非晶态硅膜103的表面保持接触以后，进行加热使之结晶。这一加热步骤在550℃的温度下进行4小时。一般在大约550℃的温度下，即使加热数十小时甚至更长，非晶态硅膜也不会结晶。在本例中，由于利用了镍元素，所以非晶态膜可以在比通常低的温度和短的时间的条件下结晶。就此而论，采用现有技术加热使非晶态硅膜结晶，加热过程需要持续数十小时，温度高于600℃。
通常通过加热或激光辐射非晶态硅膜使之结晶的结晶硅膜具有很高的缺陷密度和很高的陷阱能级密度。采用本例的方法形成的结晶硅膜也具有很高的陷阱能级密度。
得到结晶硅膜以后，根据本发明进行摹制步骤，形成TFT的有源层。首先如图1(B)所示，从光刻胶形成用于形成有源层的掩模100。然后如图1(C)所示，采用ClF3气体进行蚀刻，形成TFT的有源层104。这一蚀刻过程可以在室温中不使气体变成等离子体的情况下进行。因此，可以完全避免等离子体对有源层104侧面的损坏。
另一特征是保护层几乎不被损坏或几乎不受影响。这比传统的方法即采用等离子体或湿法蚀刻的RIE法优越。在这些常规方法中，对保护层的损坏严重，并且保护层常常不能被全部去除。剩余的保护层在半导体制造工艺中产生了极大的问题。应注意的是利用ClF3气体的蚀刻是均质蚀刻。
形成有源层的蚀刻步骤是在以下条件下进行的：
蚀刻剂气体：ClF3
反应压强：0.4乇
反应温度：室温
蚀刻速率：500_/分钟
掩模：光刻胶
在本例中，在室温下进行蚀刻步骤。如果在蚀刻剂气体不离子化的温度范围内进行加热，反应速率可以大大提高。完成蚀刻以后，去除保护掩模100，于是得到图1(D)所示的状态。
形成如图1(D)所示的有源层104以后，通过PCVD形成栅极绝缘膜105，厚度为1000_，如图2(A)所示。接下来，  通过溅射技术形成主要由铝构成的膜，厚度为6000_。对该膜进行摹制，形成栅极电极106。然后，采用栅极电极106作为电解液中的阳极，进行阳极氧化步骤。以这种方式形成阳极氧化层107，厚度为2000_(图2(A))。
得到图2(A)所示的状态之后，通过等离子体掺杂引入磷(P)离子，如图2(B)所示。于是以自对准方式形成源区108和漏区110。这时形成补偿区111，而包围栅极电极106的阳极氧化层107作为掩模。没有磷离子被植入补偿区111，这些补偿区111基本具有本征特性。另外，每个补偿区111不作为沟道。补偿区111而是作为沟道和源/漏区108、110之间的场缓解区(图2(B))。
完成掺杂以后，用激光或其它强光辐射该结构，激活源区108和漏区110。
然后如图2(C)所示，通过PCVD形成硅氧化膜112，作为中间层介电膜，厚度为7000_。形成接触孔。由铝或其它金属形成源极电极113和漏极电极115。最后，在350℃的氢气环境中对该结构加热1小时。以这种方式完成了图2(C)所示的TFT。
根据本例形成的有源层的状态示于图3。如上所述，利用ClF3气体对有源层进行蚀刻。这避免了等离子体对有源层侧面300的损坏。因此，可以避免由于等离子体的损坏引起的有源层侧面300的陷阱能级密度。结果，可以使得沿302所示路线通过的载流子数少些。
在利用等离子体的常规干法蚀刻工艺(通常采用RIE)中，由于等离子体的损坏，在有源层侧面300处产生了高密度的陷阱能级，因此存在载流子移动的路线302。载流子沿路线302移动是通过陷阱能级实现的，与沟道形成区109中是否形成了沟道无关。因此形成补偿区111时，如果在源区108和漏区110之间施加电压，那么载流子通过路线302移动。这加大了截止电流。
然而，当采用本例中所述的结构时，可以降低有源层侧面300处的陷阱能级密度，从而可以抑制通过路线302移动的载流子数。另一方面，载流子通过沟道301的本征移动决不会受到不利影响。因此，补偿栅区111的作用得到了最好的利用。可以得到低的截止电流特性。
例2：
本例的工艺用于制造有源矩阵液晶显示器。在本例中，在有源矩阵区中形成TFT(像素晶体管)。同时，制造形成***驱动电路的TFT，驱动电路用于驱动在有源矩阵区中排列的TFT。
本例的工艺顺序示于图4(A)-4(D)。首先，通过溅射技术在玻璃衬底101上形成硅氧化膜102作为缓冲膜，厚度为3000_。通过PCVD或低压热CVD形成非晶态硅膜，厚度为500_。对该非晶态膜加热或用激光辐射使之结晶。以这种方式得到结晶硅膜103。
然后，形成保护掩模401和保护掩模402，保护掩模401用于形成形成***驱动电路的TFT的有源层，保护掩模402用于形成排列在矩阵区或像素区中的TFT的有源层(图4(A))。
形成有源层403和404的采用ClF3的蚀刻步骤是在以下条件下进行的：
蚀刻剂气体：ClF3
反应压强：2乇
反应温度：室温
蚀刻速率：1000_/分钟
掩模：光刻胶
完成蚀刻步骤以后，去除光刻胶得到图4(B)所示的状态，其中有源层403形成用于形成***驱动电路的TFT。有源层404形成排列在像素区中的TFT。
形成有源层以后，通过电子束蒸发形成主要由铝构成的膜，厚度为6000_，并对该膜进行摹制，形成栅极电极405和406。然后，采用栅极电极405和406作为电解液中的阳极，进行阳极氧化步骤。结果形成阳极氧化层407和408，厚度为2000_。氧化层的存在使得在以后将要进行的杂质离子引入步骤中有可能形成补偿栅区。
得到图4(C)所示的状态以后，通过离子植入或等离子体掺杂引入杂质离子，形成源/漏区。在本例中，通过等离子体掺杂引入磷离子，形成N沟道TFT(图4(D))。
通过引入磷离子，以自对准方式形成源区409、413，漏区412、416，沟道形成区411、415，以及补偿栅区410、414。未植入区确定为沟道形成区411、415和补偿栅区410、414(图4(D))。
引入杂质离子以后，用激光或其它强光辐射该叠层，对掺杂的区域进行热处理。在这一热处理步骤期间，通过前面的杂质离子引入非晶态化的源/漏区被再结晶。此外激活引入的杂质(图5(A)。
形成源/漏区以后，通过PCVD形成硅氧化膜501，作为中间层介电膜，厚度为6000_，如图5(B)所示。然后形成接触孔。为排列在***驱动电路区中的TFT由铝形成源极电极502和漏极电极503。同时，为排列在像素区中的TFT形成源极电极504。
这之后，通过PCVD形成硅氧化膜505，厚度为3000_，接着形成接触孔。然后，形成用于形成像素电极的ITO电极506。ITO电极直接与排列在像素区中的TFT的漏区416相连(图5(B))。
最后，在350℃的氢环境下进行1小时的氢化处理，于是完成了图5(B)所示的结构。当采用本例的结构时，可以极大地降低通过TFT的有源层侧面流动的截止电流。通过利用补偿栅结构，可以最有效地降低截止电流。这就是说，可以获得具有小的截止电流的TFT。图5(B)所示的这些具有小的截止电流的TFT非常适合于排列在有源矩阵液晶显示器的像素区中的TFT。
例3：
本例与TFT的结构有关，该TFT位于排列在有源矩阵液晶显示器的行和列中的每个像素中。在每个像素区中至少排列一个TFT。
用于制造TFT的本例的工艺顺序示于图6(A)-6(G)。首先，如图6(A)所示，通过PCVD在玻璃衬底601上形成硅氮化膜602作为缓冲膜。然后，通过溅射技术形成硅氧化膜603。通过PCVD或低压热CVD形成非晶态硅膜604，厚度为500_。接着用常规的光刻技术形成由硅氧化物构成的掩模605。该掩模605使得一部分非晶态硅膜604暴露。
通过旋转涂敷施加含有所需浓度的镍元素的乙酸镍溶液，镍元素是促进硅结晶的金属元素。在这样的条件下，形成由镍构成或含有镍的层606(图6(A))。
在550℃的温度下对该叠层进行4小时的热处理，于是如箭头600所示，晶体平行于衬底象针或柱那样地生长。图6(B)中，607表示的是这样一个区域，其中晶体平行于衬底生长。608表示的是这样一个区域，其中已经直接引入了镍元素。区域608用镍元素重掺杂。晶体的生长终止于点609和610。已经肯定这些终止区609和610也是被用镍元素重掺杂的。
需要调整在图6(A)的步骤中旋转涂敷的乙酸镍溶液中的镍元素的浓度，以便使区域607中测得的镍的最大密度在1×1016至5×1019cm-3的范围内。镍的最大密度是通过SIMS(二次离子质谱测定法)测定的。
然后，采用本发明通过蚀刻技术形成有源层611，如图6(C)所示。更具体地说，通过光刻在变成有源层611的区域上形成保护掩模。然后，用ClF3气体对该区域进行蚀刻，形成有源层611。其条件与例1或例2中采用的完全一样。
接下来通过PCVD形成硅氧化膜612，作为栅极绝缘膜，厚度为1000_。通过溅射技术形成包含钪的铝膜，厚度为6000_。然后用由光刻胶构成的掩模614对该铝膜进行蚀刻。这一蚀刻步骤之后，留下保护掩模614。因此，保留一部分铝膜。采用剩余的铝膜部分作为阳极，在电解液中进行阳极氧化步骤。这样，形成多孔的阳极氧化层615，厚度为5000_。在这一阳极氧化过程中，采用3-20％的硝酸(30℃)作为电解液。向剩余的铝膜施加10V的电压。这一制造步骤之后，剩余的铝层613成为栅极电极(图6(C))。
然后去除保护掩模614。采用栅极电极613作为阳极，在pH值大约为7并含有1-3％酒石酸的乙二醇溶液中进行第二阳极氧化步骤。以这种方式形成高密度阻挡(dense barrier)型阳极氧化层616，厚度为2000_。
然后通过干法蚀刻，采用RIE法对暴露的栅极绝缘膜612进行蚀刻。由于蚀刻速率不同，所以在这一步骤期间几乎不蚀刻阳极氧化物615和616。当有源层611暴露时停止该步骤。以这种方式得到如图6(D)所示的剩余栅极绝缘膜612′。
得到图6(D)所示的状态以后，利用阻挡型阳极氧化膜616作为掩模，去除多孔的阳极氧化层615。得到如图6(E)的状态以后，通过等离子体掺杂将硼(B)离子引入有源层611。这一引入过程是在大约10kV的低的加速电压下进行的。因此，硼离子的进入被限制在栅极绝缘膜612′的暴露部分，因此硼离子不引入622所表示的区域。另一方面，硼离子植入区域617。以这种方式，形成了作为补偿区的区域622。
然后，在500℃的温度下进行4小时的热处理，以便激活杂质离子。为了提高热处理的效果，用KrF激发激光辐射该叠层。这时，区域617和622之间的界面(PI结)被透过栅极绝缘膜(硅氧化膜612′)的激光充分激活。如果在区域617(变成源/漏区)和区域622(变成补偿区)之间的界面存在陷阱能级，那么将引起截止电流。因此，对这一界面进行激活或热处理对减小截止电流是非常有效的。
这之后，通过PCVD形成硅氧化膜618，作为中间层介电膜，厚度为3000_，接着形成接触孔。然后，从铝膜形成源极电极619。接下来，形成作为中间层介电膜的硅氮化物膜620，厚度为3000_。然后形成接触孔。形成变为像素电极的ITO电极621。以这种方式，可以得到具有补偿区622的P沟道TFT。
当利用促进硅结晶的金属元素形成结晶硅膜和通过摹制该结晶硅膜形成有源层时，如果有源层的表面被等离子体损坏，那么由于金属元素将产生陷阱能级。如上所述，当形成有源层时，其侧面尤其会被等离子体严重损坏。
象在本例中那样，当进行蚀刻形成有源层而未造成等离子体损坏时，即使制造形成有源层的结晶硅膜期间采用了促进硅结晶的金属元素，在有源层侧面的陷阱能级密度也不会非常高。因此，可以很好地抑制通过有源层侧面移动的载流子。于是可以获得具有低截止电流的TFT。由于可以减小通过有源层侧面移动的载流子，所以可以最大限度地发挥采用补偿区或轻掺杂区的效果。
在本发明中，当形成TFT的有源层时，可以通过采用不造成等离子体损坏的蚀刻方法避免在有源层侧面产生陷阱能级。这可以抑制载流子通过存在于有源层侧面的陷阱能级移动。因此可以减小截止电流的值。

Claims (13)

1.一种有源矩阵型显示装置，在衬底之上具有至少一像素区，所述像素区包括：
一第一底层绝缘膜，包含氮化硅并形成在所述衬底上；
一半导体膜，包含硅并形成在所述第一底层绝缘膜上，所述半导体膜具有一沟道区、一源区、和一漏区；
一栅极电极，靠近所述半导体膜，且一栅极绝缘膜***其间；
一第一层间膜，包含氮化硅并形成在所述半导体膜和所述栅极电极之上；
一电极，连接到所述源区和漏区其中之一，其中所述电极位于所述第一层间绝缘膜之下；以及
一像素电极，形成在所述包含氮化硅的第一层间膜之上。
2.根据权利要求1所述的有源矩阵型显示装置，还包括：一第二底层绝缘膜，包含氧化硅，其中所述第二底层绝缘膜***所述第一底层绝缘膜和所述半导体膜之间。
3.根据权利要求1所述的有源矩阵型显示装置，还包括：一第二层间绝缘膜，包含氧化硅，其中所述第二层间绝缘膜覆盖所述半导体膜和所述栅极电极，而所述电极在所述第二层间绝缘膜上形成。
4.根据权利要求1所述的有源矩阵型显示装置，还包括：
一第二底层绝缘膜，包含氧化硅，其中所述第二底层绝缘膜***所述第一底层绝缘膜和所述半导体膜之间；以及
一第二层间绝缘膜，包含氧化硅，其中所述第二层间绝缘膜覆盖所述半导体膜和所述栅极电极，而所述电极在所述第二层间绝缘膜上形成。
5.根据权利要求1、2、3或4任一所述的有源矩阵型显示装置，其中所述衬底是一种玻璃衬底。
6.根据权利要求1、2、3或4任一所述的有源矩阵型显示装置，其中所述半导体膜还具有一对靠近所述沟道区的补偿区。
7.根据权利要求1、2、3或4任一所述的有源矩阵型显示装置，其中所述半导体膜还具有分别靠近所述源区和所述漏区设置的轻掺杂区。
8.根据权利要求1、2、3或4任一所述的有源矩阵型显示装置，其中所述半导体膜是通过加热来结晶，同时利用由Ni、Fe、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au组成的族中选择的一种金属元素促进结晶化。
9.根据权利要求8所述的有源矩阵型显示装置，其中所述半导体膜包含浓度在1×1016-5×1019cm-3的范围内的所述金属元素。
10.根据权利要求1、2、3或4任一所述的有源矩阵型显示装置，其中所述栅极绝缘膜包含氧化硅。
11.根据权利要求1、2、3或4任一所述的有源矩阵型显示装置，其中所述栅极电极形成在所述沟道区上，且所述栅极绝缘膜***其间。
12.根据权利要求1、2、3或4任一所述的有源矩阵型显示装置，其中所述有源矩阵型显示装置是一种液晶显示装置。
13.根据权利要求3或4所述的有源矩阵型显示装置，其中，所述电极经第二层间绝缘膜的接触孔连接到所述源区和漏区其中之一。
CN95120071A 1994-11-26 1995-11-24 有源矩阵型显示装置 Expired - Lifetime CN1126154C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP315475/1994 1994-11-26
JP315475/94 1994-11-26
JP6315475A JPH08153879A (ja) 1994-11-26 1994-11-26 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
CN1134036A CN1134036A (zh) 1996-10-23
CN1126154C true CN1126154C (zh) 2003-10-29

Family

ID=18065808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95120071A Expired - Lifetime CN1126154C (zh) 1994-11-26 1995-11-24 有源矩阵型显示装置

Country Status (4)

Country Link
US (1) US6211535B1 (zh)
JP (1) JPH08153879A (zh)
CN (1) CN1126154C (zh)
TW (1) TW389960B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6022485A (en) * 1997-10-17 2000-02-08 International Business Machines Corporation Method for controlled removal of material from a solid surface
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
JP2002185008A (ja) * 2000-12-19 2002-06-28 Hitachi Ltd 薄膜トランジスタ
KR20020076625A (ko) * 2001-03-29 2002-10-11 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법
US6730600B2 (en) * 2002-09-27 2004-05-04 Agere Systems, Inc. Method of dry etching a semiconductor device in the absence of a plasma

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4174217A (en) 1974-08-02 1979-11-13 Rca Corporation Method for making semiconductor structure
US4002501A (en) 1975-06-16 1977-01-11 Rockwell International Corporation High speed, high yield CMOS/SOS process
US4014029A (en) 1975-12-31 1977-03-22 International Business Machines Corporation Staggered nozzle array
JPS56138929A (en) 1980-03-31 1981-10-29 Canon Inc Component solution for etching
US4498953A (en) 1983-07-27 1985-02-12 At&T Bell Laboratories Etching techniques
US4546376A (en) 1983-09-30 1985-10-08 Citizen Watch Co., Ltd. Device for semiconductor integrated circuits
US5162892A (en) * 1983-12-24 1992-11-10 Sony Corporation Semiconductor device with polycrystalline silicon active region and hydrogenated passivation layer
US4667217A (en) * 1985-04-19 1987-05-19 Ncr Corporation Two bit vertically/horizontally integrated memory cell
US4765865A (en) 1987-05-04 1988-08-23 Ford Motor Company Silicon etch rate enhancement
JPS63293881A (ja) 1987-05-26 1988-11-30 Ricoh Co Ltd 縦型ｍｏｓ型薄膜トランジスタ
JP2692914B2 (ja) 1988-12-19 1997-12-17 三洋電機株式会社 薄膜トランジスタの製造方法
JPH02185030A (ja) 1989-01-12 1990-07-19 Toshiba Corp 表面処理方法
JPH02232925A (ja) 1989-03-06 1990-09-14 Nec Corp アモルファスシリコンの選択エッチング方法
EP0408216A3 (en) 1989-07-11 1991-09-18 Hitachi, Ltd. Method for processing wafers and producing semiconductor devices and apparatus for producing the same
US5310410A (en) 1990-04-06 1994-05-10 Sputtered Films, Inc. Method for processing semi-conductor wafers in a multiple vacuum and non-vacuum chamber apparatus
US5147826A (en) 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JPH06103682B2 (ja) 1990-08-09 1994-12-14 富士通株式会社 光励起ドライクリーニング方法および装置
JPH0529298A (ja) 1990-09-18 1993-02-05 Ricoh Co Ltd 薄膜構造素子の形成方法
JPH04196529A (ja) 1990-11-28 1992-07-16 Toshiba Corp プラズマ処理装置
JP3187086B2 (ja) 1991-08-26 2001-07-11 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP3483581B2 (ja) 1991-08-26 2004-01-06 株式会社半導体エネルギー研究所 半導体装置
JPH06132303A (ja) 1991-11-29 1994-05-13 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
JPH0669503A (ja) 1992-08-17 1994-03-11 Seiko Epson Corp 薄膜トランジスタおよびその製造方法
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5275851A (en) 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3369244B2 (ja) 1993-03-12 2003-01-20 株式会社半導体エネルギー研究所 薄膜トランジスタ
US5569936A (en) 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
JP3450376B2 (ja) * 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
GB9315798D0 (en) 1993-07-30 1993-09-15 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film transistors
US5393682A (en) 1993-12-13 1995-02-28 Taiwan Semiconductor Manufacturing Company Method of making tapered poly profile for TFT device manufacturing
JPH07176753A (ja) 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
US5618760A (en) 1994-04-12 1997-04-08 The Board Of Trustees Of The Leland Stanford, Jr. University Method of etching a pattern on a substrate using a scanning probe microscope
US5621524A (en) 1994-07-14 1997-04-15 Hitachi Koki Co., Ltd. Method for testing ink-jet recording heads
JP3474286B2 (ja) 1994-10-26 2003-12-08 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法

Also Published As

Publication number Publication date
JPH08153879A (ja) 1996-06-11
TW389960B (en) 2000-05-11
US6211535B1 (en) 2001-04-03
CN1134036A (zh) 1996-10-23

Similar Documents

Publication Publication Date Title
CN1156913C (zh) 用于电子光学器件的半导体电路及其制造方法
CN1106694C (zh) 半导体器件
CN1194378C (zh) 有源矩阵型显示设备
CN1078014C (zh) 半导体器件及其制造方法
CN1353448A (zh) 一种用于结晶硅层的方法
CN1183604C (zh) 薄膜晶体管及其制造方法和包括该晶体管的半导体器件
CN1741257A (zh) 晶体管和半导体电路的制造方法
CN1487569A (zh) 薄膜晶体管的制造方法
CN1126154C (zh) 有源矩阵型显示装置
JPH06333825A (ja) 半導体装置作製方法
CN1251331C (zh) 半导体器件
CN1296632A (zh) 场发射器件,其制造方法及使用它的显示器件
US20040023446A1 (en) Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display
CN1666347A (zh) 薄膜晶体管电子器件及其制造
CN1149632C (zh) 半导体器件的制造方法
CN2717021Y (zh) 低温多晶硅薄膜晶体管
JPH08139331A (ja) 薄膜トランジスタの製造方法
CN1779929A (zh) 薄膜晶体管的制作方法
KR100531556B1 (ko) 반도체장치제조방법
JP3535275B2 (ja) 半導体装置の作製方法
JPH05144730A (ja) 半導体装置の製造方法
JPH07321336A (ja) 薄膜トランジスタの製造方法
JPH0832078A (ja) 半導体装置およびその作製方法
CN1652295A (zh) 一种利用激光结晶工艺制作薄膜晶体管的方法
JP2001127306A (ja) アクティブマトリクス型表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20031029

EXPY Termination of patent right or utility model