CN1652295A - 一种利用激光结晶工艺制作薄膜晶体管的方法 - Google Patents
一种利用激光结晶工艺制作薄膜晶体管的方法 Download PDFInfo
- Publication number
- CN1652295A CN1652295A CN 200410003267 CN200410003267A CN1652295A CN 1652295 A CN1652295 A CN 1652295A CN 200410003267 CN200410003267 CN 200410003267 CN 200410003267 A CN200410003267 A CN 200410003267A CN 1652295 A CN1652295 A CN 1652295A
- Authority
- CN
- China
- Prior art keywords
- those
- height
- amorphous silicon
- zone
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种利用激光结晶工艺制作薄膜晶体管的方法。该方法首先形成一非晶硅图形,该非晶硅图形包括有一第一、第二区域,至少一紧邻该第二区域具有一第二高度的第一尖端区域,至少一位于该第一区域以及该些第一尖端区域间的第四区域,该些第四区域具有一小于该第二高度的第四高度,进行一激光结晶工艺,于该些第四区域之内结晶成一第一单晶硅晶粒。
Description
技术领域
本发明提供一种薄膜晶体管(thin film transistor,TFT)的制作方法,特别是指一种利用激光结晶(laser crystallization,LC)工艺以提升电气特性(electrical characteristics)以及均匀性(uniformity)的低温多晶硅薄膜晶体管(low temperature polysilicon thin film transistor,LTPS TFT)的制作方法。
背景技术
在现今的平面显示器技术中,液晶显示器(liquid crystal display,LCD)可谓其中最为热门的一项技术,日常生活中常见的手机、数码相机、摄影机、笔记型电脑以至于监视器均是利用此项技术所制造的商品。随着人们对于显示器视觉感受要求的提高,加上新技术应用领域不断的扩展,更高画质、高解析度、高亮度且具低价位的平面显示器便成为未来显示技术发展的趋势,也造就了新的显示技术发展的原动力。而平面显示器中的低温多晶硅薄膜晶体管(low temperature polysilicon thin film transistor,LTPS TFT)液晶显示器(LCD)除了具有符合有源式驱动(actively drive)潮流的特性外,其技术也正是一个可以达到上述目标的重要技术突破。
请参考图1至图4,图1至图4为公知制作一低温多晶硅薄膜晶体管(lowtemperature polysilicon thin film transistor,LTPS TFT)26的方法示意图。公知的低温多晶硅薄膜晶体管26是制作于一绝缘衬底10之上,绝缘衬底10必需由透光的(transparent)材质所构成,通常为一玻璃衬底、一石英(quartz)衬底或是一塑料(plastic)衬底。
如图1所示,首先于绝缘衬底10的表面上形成一非晶硅薄膜(amorphoussilicon thin film,a-Si thin film,未显示),接着进行一准分子激光退火(excimerlaser annealing,ELA)工艺,使非晶硅薄膜(未显示)结晶(crystallize)成为一多晶硅层12,而多晶硅层12的表面包括有一源区(source region)13、一漏区(drain region)14以及一沟道区域(channel region)15。其中,多晶硅层12亦称为有源层(active layer),用来作为当低温多晶硅薄膜晶体管被开启时的沟道(channel)之用。
由于非晶硅薄膜(未显示)的品质好坏对后续所形成的多晶硅层12特性影响很大,因此非晶硅薄膜沉积工艺中的各参数(parameter)需要被严格控制,以期能形成低氢含量(hydrogen content)、高膜厚均匀性(thicknessuniformity)以及低表面粗糙度(surface roughness)的非晶硅薄膜。此外,在准分子激光退火的过程中,非晶硅薄膜通过对激光深紫外光的吸收而达到快速的熔融与结晶,形成多晶硅层12,而且这种采用短时间脉冲激光所造成的快速吸收只会对非晶硅薄膜表面造成影响,并不会影响绝缘衬底10,故绝缘衬底10能一直保持在低温的状态。
如图2所示,然后利用一等离子体增强化学汽相沉积(plasma enhancedchemical vapor deposition,PECVD)工艺,于多晶硅层12表面形成一厚度约为500~1200埃(angstrom,)的栅极绝缘层(gate insulation layer)16。栅极绝缘层16视元件设计的需要,为一单层结构层(single-structure layer)或是一复合结构层(composite-structure layer),且构成栅极绝缘层16的材质包括有以硅甲烷为基础的氧化硅(SiH4-based silicon oxide,SiH4-based SiOx)、以四乙氧基硅烷为主的氧化硅(tetra-ethyl-ortho-silicate based silicon oxide,TEOS-basedSiOx)、氮化硅(silicon nitride,SiNx)以及氮氧化硅(silicon oxynitride,SiOxNy)。随后再进行一第一溅射工艺,以于栅极绝缘层16的表面形成一金属层18,金属层18为一钨(W)层、一铬(Cr)层或是其他金属导电层。
接着如图3所示,于绝缘衬底10的表面涂布一层光致抗蚀剂层(未显示),并利用一光刻(photolithography)工艺以于光致抗蚀剂层(未显示)中定义出一栅极图形(pattern)22,且栅极图形22位于沟道区域15上方。然后对金属层18进行一干法蚀刻(dry etch)工艺,以于栅极绝缘层16之上形成低温多晶硅薄膜晶体管的栅极24。
在去除栅极图形22之后,如图4所示,随后进行一离子注入(ionimplantation)工艺,利用栅极24作为掩模,于多晶硅层12之内的源区13以及漏区14中分别形成低温多晶硅薄膜晶体管26的源极(source)28以及漏极(drain)32。由于在薄膜晶体管(TFT)的应用中,源极/漏极的串联电阻(seriesresistance)必须很低,因此于离子注入工艺之后会再进行一个活化(activation)工艺,使源极28以及漏极32内的杂质(dopants)被高度活化,活化的过程除了将离子移至正确的晶格位置外,亦有将离子注入时所造成的晶格缺陷(lattice defect)予以修补的作用,以完成低温多晶硅薄膜晶体管26的制作。
于完成低温多晶硅薄膜晶体管26的制作之后,会再沉积一介电层34。介电层34可为一单层的介电层,或是一复合介电层。最后利用一光刻工艺(photo-etching-process,PEP)于源区13以及漏区14上方的介电层34以及栅极绝缘层16内分别形成一直达源极28以及漏极32的接触孔(contacthole)36,便于此后将接触孔36内填满导电材料,以依照电路设计来将源极28以及漏极32分别电连接至电容的极板以及影像信号线。
然而公知制作低温多晶硅薄膜晶体管26的方法,却面临一个相当严重的问题,即其沟道区域的有源多晶硅薄膜的品质难以控制。由于在制作非晶硅薄膜以及非晶硅薄膜结晶成为一多晶硅薄膜的过程中,有许多的变量(variables)均对结晶完成后的晶粒大小(grain size)以及分布(distribution)有直接的影响,如非晶硅薄膜的成膜品质、激光能量密度的大小、激光能量空间上分布的均匀性、激光脉冲(pulse)的重迭(overlap)程度、进行激光退火时衬底的温度以及周围的气氛(atmosphere)等,当工艺的控制不够理想时,结晶后有源沟道区域内会产生许多较小的多晶硅薄膜晶粒,进而衍生出数量庞大的晶粒边界(grain boundary)。
请参考图5,图5为图3的低温多晶硅薄膜晶体管26中沟道区域15内产生小多晶硅薄膜晶粒38的示意图。如图5所示,不理想的激光退火工艺于沟道区域15内产生了许多小多晶硅薄膜晶粒38以及许多晶粒边界42。当低温多晶硅薄膜晶体管26导通时,这些为数可观的晶粒边界42会捕获(trap)流过沟道区域15的电子,使导通电流下降;而当低温多晶硅薄膜晶体管26关闭时,又会释放出电子,导致漏电流(leakage current)的上升。即使通过不断的实验以及微调(fine tune),可以找到合乎要求的工艺条件,使单一低温多晶硅薄膜晶体管26的结晶状况达到预期标准,但是在一个面板(panel)上动辄数十万甚至于数百万像素(pixel)的情况下,一般的激光结晶完全无法控制多晶硅薄膜晶粒38的成长位置(site)以及成长方向(orientation)。
也就是说,多晶硅薄膜内的晶粒成长是随机分布的(random distributed),因而造成所制作出的低温多晶硅薄膜晶体管在电气特性(electrical character)上的差异(inconsistence),尤其是在低温多晶硅薄膜晶体管元件的尺寸(size)不断缩小(shrink)时,这种现象更是容易被凸显出来,因此,激光结晶工艺的工艺窗(process window)通常很小。此外,激光结晶工艺为一种低温固相结晶(low temperature solid crystallization)工艺,固相结晶所花费的时间太长,故晶粒只能成长到一定的大小,无法有效控制晶粒边界数目,明显存在工艺上的极限(limitation)。
因此,如何能发展出一种新型的结构设计,于应用同样的激光结晶工艺将非晶硅薄膜结晶时,得以控制晶粒的成长位置以及成长方向,以大幅提升低温多晶硅薄膜晶体管结构的电气特性与均匀性,并进而扩大激光结晶工艺的工艺窗,便成为十分重要的课题。
发明内容
本发明的主要目的在于提供一种制作薄膜晶体管(thin film transistor,TFT)的方法,特别是指一种可以提高电气特性(electrical characteristics)以及可靠度(reliability)的低温多晶硅薄膜晶体管(low temperature polysilicon,LTPS TFT)的制作方法。
在本发明的最佳实施例中,首先提供一衬底,该衬底上包括一非晶硅图形,且该非晶硅图形包括两个相对的一第一侧面以及一第二侧面,该非晶硅图形包括:一第一区域以及一第二区域,该第一区域由该第一侧面向该第二侧面的方向延伸,该第二区域由该第二侧面向该第一侧面的方向延伸,且该第一区域以及该第二区域分别具有一第一高度、一第一宽度以及一第一长度;至少一第一尖端区域,该些第一尖端区域紧邻该第二区域并朝向该第一侧面的方向延伸,该些第一尖端区域具有一第二高度、一第二最大宽度以及一第二最大长度,且该第二高度小于该第一高度;一第三区域,该第三区域位于该第一区域以及该第二区域之间,该些第一尖端区域位于该第三区域之上,且该第三区域具有一第三高度、一第三宽度以及一第三长度,该第三高度小于该第一高度;至少一第四区域,该些第四区域系位于该第一区域以及该些第一尖端区域之间之该第三区域之上,该些第四区域具有一第四高度、一第四宽度以及一第四长度,且该第四高度小于该第二高度,该第四宽度小于该第三宽度,再进行一激光结晶工艺,以使与该些第四区域相邻接的该些第一尖端区域内的一非晶硅籽晶成长,于该些第四区域内结晶成一第一单晶硅晶粒。
根据本发明的低温多晶硅薄膜晶体管的制作方式,首先制作出一个具有特殊结构的非晶硅图形,且非晶硅图形中具有一尖端区域、一与尖端区域相邻接的沟道区域以及一第三区域,再利用激光结晶工艺来使非晶硅图形转换成为图形化的之多晶硅层。由于尖端区域的厚度明显较沟道区域为厚,且沟道区域的厚度明显较第三区域为厚,在同样的激光照射之下,沟道区域内的非晶硅薄膜达到完全熔融(completely-melted)状态,而尖端区域内的非晶硅薄膜达到部分熔融(partial-melting)状态,因此与沟道区域相邻接的尖端区域内的一残余(residual)非晶硅籽晶(seed),便成为晶核向完全熔融区域做超侧向成长(super lateral grow,SLG),并使激光结晶时的二维热散逸(two-dimensional heat dissipation)得以被控制,于沟道区域之内结晶(crystallize)成为很大的单晶硅晶粒。不仅可以有效减低并控制沟道区域内的晶粒边界数目,提升载流子迁移率并降低漏电流,以大幅提升低温多晶硅薄膜晶体管结构的电气特性、均匀性以及可靠度。应用于大面板以及小元件尺寸产品的实际生产时,又可以明显扩大(enlarge)激光结晶工艺的工艺窗(process window),并克服低温固相结晶工艺原本所存在的工艺极限(limitation)。
附图说明
图1至图4为公知制作低温多晶硅薄膜晶体管的方法示意图;
图5为图3的低温多晶硅薄膜晶体管中沟道区域内产生小多晶硅薄膜晶粒的示意图;
图6A至图10为本发明第一实施例中制作一低温多晶硅薄膜晶体管的方法示意图;
图11为本发明第二实施例中制作一低温多晶硅薄膜晶体管的立体图;以及
图12为本发明第三实施例中制作一低温多晶硅薄膜晶体管的立体图。
附图标记说明
10 绝缘衬底 12 多晶硅层
13 源区 14 漏区
15 沟道区域 16 栅极绝缘层
18 金属层 22 栅极图形
24 栅极 26 低温多晶硅薄膜晶体管
28 源极 32 漏极
34 介电层 36 接触孔
38 多晶硅薄膜晶粒 42 晶粒边界
100 绝缘衬底 102 非晶硅薄膜
104 选择性掩模 106 第一光致抗蚀剂层
108、208、308非晶硅图形
112 第一侧面 114 第二侧面
116、216、316 第一区域
118、218、318 第二区域
122、222、322 尖端区域
124、224、324 第三区域
126、226、326 第四区域
128 单晶硅晶粒 134 图形化多晶硅层
136 介电层 138 金属层
144 栅极 146 源极/漏极
148、248、348 低温多晶硅薄膜晶体管
152 介电层 154 接触孔
具体实施方式
请参考图6A至图10,图6A至图10为本发明第一实施例中制作一低温多晶硅薄膜晶体管(low temperature polysilicon thin film transistor,LTPSTFT)的方法示意图。如图6A所示,本发明的低温多晶硅薄膜晶体管是制作于一绝缘衬底100之上,绝缘衬底100必须由透光的(transparent)材质所构成,通常为一玻璃衬底、一石英(quartz)衬底或是一塑料(plastic)衬底。首先于绝缘衬底100的表面上形成一非晶硅薄膜(amorphous silicon thin film,a-Sithin film)102,接着进行一第一光刻工艺(photo-etching-process-1,PEP-1),利用一所谓的选择性掩模(selective mask)104以及一第一光致抗蚀剂层106,于绝缘衬底100表面上形成至少一如图6B所示的非晶硅图形(amorphoussilicon pattern,a-Si pattern)108。
于去除残余的第一光致抗蚀剂层106之后,请参考图6B,图6B为图6A中的非晶硅薄膜102被蚀刻完成以后的立体图。如图6B所示,非晶硅图形108包括有一第一侧面(first side)112以及一第二侧面(second side)114,且第一侧面112与第二侧面114互为平行相对(parallel and opposite)。非晶硅图形108中包括有一第一区域116、一第二区域118以及一尖端(pointed end)区域122,第一区域116由第一侧面112向第二侧面114的方向延伸(extend),第二区域118由第二侧面114向第一侧面112的方向延伸,且第一区域116以及第二区域118分别具有一第一高度(first height,H1)、一第一宽度(firstwidth,W1)以及一第一长度(first length,L1),尖端区域122紧邻第二区域118并朝向第一侧面112的方向延伸,尖端区域122具有一第二高度(secondheight,H2)、一第二最大宽度(maximum second width,W2)以及一第二最大长度(maximum second length,L2),且第二高度小于第一高度。
非晶硅图形108中还包括有一第三区域124以及一第四区域126,第三区域124位于第一区域116以及第二区域118之间,而尖端区域122位于第三区域124之上,第三区域124具有一第三高度(third height,H3)、一第三宽度(third width,W3)以及一第三长度(third length,L3),且第三高度小于第一高度,事实上,第一高度等于第二高度以及第三高度之总和(sum),第三宽度等于第一宽度。第四区域126位于第一区域116以及尖端区域122之间的该第三区域124之上,第四区域126具有一第四高度(fourth height,H4)、一第四宽度(fourth width,W4)以及一第四长度(fourth length,L4),同时第四高度小于第二高度,第四高度大于第三高度,且第四宽度小于第三宽度。其中,非晶硅图形108用来作为低温多晶硅薄膜晶体管的源区(activeregion),第一区域116以及第二区域118为低温多晶硅薄膜晶体管的源/漏区(source/drain region),第四区域126为薄膜晶体管的沟道区域(channelregion)。
若对照图6A以及图6B来看,由于选择性掩模104与一般掩模不同之处,在于其不同区域内之掩模材料具有不同的透光率(transmittance),在图6A中,选择性掩模104以约略的方式被表示,事实上,位于第一区域116、第二区域118以及尖端区域122上方的掩模材料具有最低的透光率,位于未被尖端区域122以及第四区域126所覆盖的第三区域124上方的掩模材料具有次高的透光率,位于第四区域126上方的掩模材料的透光率则介于(in-between)前面两者之间,而相对于非晶硅图形(a-Si pattern)108之外的掩模材料则具有最高的透光率。如此一来,第一光致抗蚀剂层106被曝光、显影之后,其表面应具有不同的台阶(step)高度(于图6A中未显示),故于蚀刻后,便会形成包括有第一区域116、第二区域118、尖端区域122、第三区域124以及第四区域126的非晶硅图形108,且第一区域116、第二区域118、尖端区域122、第三区域124以及第四区域126分别具有不同的长度、宽度、高度。此外,非晶硅图形108亦可以利用一般掩模、硬掩模(hard mask)以及重复的(repetitive)光刻、蚀刻工艺而被分段制作完成。
如图7所示,接着对非晶硅图形108进行一激光结晶(laser crystallization,LC)工艺,激光结晶工艺所用的激光为一准分子激光(excimer laser,EL)、一气体脉冲激光(gas pulse laser)、一固态脉冲激光(solid pulse laser)或是一连续波激光(continuous wave laser)。利用激光照射非晶硅图形108时,由于第一区域116、第二区域118、尖端区域122、第三区域124以及第四区域126各自具有不同的厚度(thickness)以及位置(site),第四区域126内的非晶硅薄膜会达到完全熔融(completely-melted)状态,而尖端区域122内的非晶硅薄膜会达到部分熔融(partial-melting)状态,此时与第四区域126相邻接的尖端区域122内的残余(residual)固态硅,即一非晶硅籽晶(seed),便成为晶核(nucleation site)向完全熔融区域做超侧向成长(super lateral grow,SLG,如箭头所示)。
同时,由于第三高度小于第四高度,于利用激光照射非晶硅图形108之后,未被第四区域126以及尖端区域122所覆盖的第三区域124的温度较第四区域126的温度为高,因此晶核由第四区域126向未被第四区域126以及尖端区域122所覆盖的第三区域124成长(如箭头所示),最后于第四区域126内结晶(crystalize)成为一单晶硅晶粒(single crystal silicon grain)128(显示于图九B中)。此种通过激光退火(anneal)技术,使结晶时晶粒变得很大,并局部控制晶粒方向,以有效控制局部晶粒边界显微结构(microstructure)的方法,为人工控制超侧向成长(artificially controlled super lateral growth,ACSLG)方法的一种。由于尖端区域122的设置,使长晶时单晶硅晶粒128(显示于图九B中)的位置由旁边被推至中央,以便于此后制作一横跨于其上的栅极。
而在另一方面,利用激光照射非晶硅图形108,会使未被第四区域126以及尖端区域122所覆盖的第三区域124内的非晶硅薄膜达到完全熔融状态,并使第一区域116以及第二区域118内的非晶硅薄膜达到部分熔融状态,此时第一区域116以及第二区域118内的多个非晶硅籽晶会分别向完全熔融区域成长,于未被第四区域126以及尖端区域122所覆盖的第三区域124内结晶成为多晶硅晶粒(polycrystal silicon grain,于图中未显示)。另外,于进行该激光结晶工艺之后,被第四区域126以及尖端区域122所覆盖的第三区域124内的非晶硅薄膜系达到部分熔融状态,因为此区域经激光结晶工艺后的显微结构,并不是本发明方法的重点,故不在此赘述。最后如图8所示,非晶硅图形108中的非晶硅薄膜结晶完成后成为一图形化多晶硅层134。
如前所述,由于非晶硅薄膜102的品质好坏对后续所形成的图形化多晶硅层134特性影响很大,因此非晶硅薄膜102沉积工艺中的各参数(parameter)需要被严格控制,以期能形成低氢含量(hydrogen content)、高膜厚均匀性(thickness uniformity)以及低表面粗糙度(surface roughness)的非晶硅薄膜102。此外,在激光结晶的过程中,非晶硅薄膜102通过对激光深紫外光的吸收而达到快速的熔融与结晶,而形成图形化多晶硅层134,这种采用短时间脉冲激光所造成的快速吸收只会对非晶硅薄膜102表面造成影响,并不会影响绝缘衬底100,故绝缘衬底100能一直保持在低温的状态。
如图8所示,接着去除位于第三区域124之图形化多晶硅层134(其底部可能仍包括有未结晶的非晶硅结构),而去除的方法可利用直接对图形化多晶硅层134作各向异性(anisotropic)蚀刻,直到位于第三区域124的图形化多晶硅层134被蚀刻完即停止,或是利用一掩模来定义出第三区域124,再进行一蚀刻工艺以去除位于第三区域124的图形化多晶硅层134。然后进行至少一等离子体增强化学汽相沉积(plasma enhanced chemical vapordeposition,PECVD)工艺,于绝缘衬底100的表面形成至少一层介电层(dielectric layer)136,且构成各层介电层136的材料(material composition)包括有以硅甲烷为基础的氧化硅(SiH4-based silicon oxide,SiH4-based SiOx)、以四乙氧基硅烷为主的氧化硅(tetra-ethyl-ortho-silicate based silicon oxide,TEOS-based SiOx)、氮化硅(silicon nitride,SiNx)以及氮氧化硅(siliconoxynitride,SiOxNy)等。随后进行一溅射(sputtering)工艺,于介电层136以及图形化多晶硅层134之上形成一金属层138,金属层138为一钨(W)层、一铬(Cr)层或是其他导电金属层。
请参考图9A与图9B,图9B为图9A的俯视图。如图9A与图9B所示,接着于绝缘衬底100的表面涂布一层光致抗蚀剂层(未显示),并利用一光刻(photolithography)工艺以于光致抗蚀剂层(未显示)中定义出栅极图形(未显示),且栅极图形(未显示)横跨于沟道区域(也就是第四区域126)中的单晶硅晶粒128上方。然后对金属层138进行一干法蚀刻(dry etch)工艺,以于介电层136之上形成栅极144。值得一提的是,各层介电层136亦可以于此时利用栅极144作为硬掩模(hard mask)而被完全蚀刻掉,或是被部份蚀刻,但无论如何,位于栅极144以及图形化多晶硅层134之间的介电层136,用来作为栅极绝缘层。
如图10所示,于去除栅极图形(未显示)之后,接着进行一离子注入(ionimplantation)工艺,利用栅极144作为掩模,于图形化多晶硅层134内的源/漏区(即第一区域116以及第二区域118)内分别形成低温多晶硅薄膜晶体管148的源极/漏极(source/drain)146。由于在薄膜晶体管(TFT)的应用中,源极/漏极的串联电阻(series resistance)必须很低,因此于离子注入工艺之后会再进行一个活化(activation)工艺,使源极/漏极146内的杂质(dopants)被高度活化,活化的过程除了将离子移至正确的晶格位置外,亦有将离子注入时所造成的晶格缺陷(lattice defect)予以修补的作用,以完成低温多晶硅薄膜晶体管148的制作。
于完成低温多晶硅薄膜晶体管148的制作之后,会再沉积一介电层152,介电层152可为一单层的介电层,或是一复合介电层。最后利用一第二光刻工艺(photo-etching-process-2,PEP-2)于源极/漏极146上方的介电层152(以及其他的介电层,未显示)之内分别形成一直达源极/漏极146的接触孔(contact hole)154,便于此后将接触孔154内填满导电材料以依照电路设计将源极/漏极146电连接至电容的极板以及影像信号线。
请参考图11,图11为本发明第二实施例中制作一低温多晶硅薄膜晶体管(low temperature polysilicon thin film transistor,LTPS TFT)248的立体图。如图11所示,本发明第二实施例与第一实施例的不同之处在于,本发明第二实施例中的第三区域224之上包括多个第四区域226及多个尖端区域222(在图11以三个为例),且每一个第四区域226与一尖端区域222相邻接。当进行激光结晶工艺利用激光照射非晶硅图形208时,由于第一区域216、第二区域218、尖端区域222、第三区域224以及第四区域226各自具有不同的厚度以及位置,第四区域226内的非晶硅薄膜会达到完全熔融(completely-melted)状态,而尖端区域222内的非晶硅薄膜会达到部分熔融(partial-melting)状态。
此时与第四区域226相邻接之尖端区域222内的残余(residual)固态硅,即一非晶硅籽晶(seed),便成为晶核(nucleation site)向完全熔融区域做超侧向成长(super lateral grow,SLG,如箭头所示)。同时,由于第三高度小于第四高度,于利用激光照射非晶硅图形208之后,未被第四区域226以及尖端区域222所覆盖的第三区域224的温度较第四区域226的温度为高,因此晶核由第四区域226向未被第四区域226以及尖端区域222所覆盖的第三区域224成长(如箭头所示),最后于用来作为沟道区域的第四区域226之内结晶(crystalize)成为一单晶硅晶粒(single crystal silicon grain,未显示)。第四区域226之上还包括有栅极绝缘层(未显示)以及栅极(未显示),第一区域216以及第二区域218之内被分别注入杂质以作为低温多晶硅薄膜晶体管248的源极/漏极,栅极(未显示)可以为一与第四区域226呈正交(orthogonal)的长条结构,或是其他形状的结构。本发明第二实施例中的实施方式,使总共的沟道宽度(total channel width)成为第一实施例中沟道宽度的三倍。
请参考图12,图12为本发明第三实施例中制作一低温多晶硅薄膜晶体管(low temperature polysilicon thin film transistor,LTPS TFT)348的立体图。如图12所示,本发明第三实施例与第一实施例的不同之处在于,本发明第三实施例中的第三区域324之上包括有两个互相对称(symmetric)的尖端区域322,因此第四区域326分别与位于其两边的尖端区域322相邻接。当进行激光结晶工艺利用激光照射非晶硅图形308时,由于第一区域316、第二区域318、尖端区域322、第三区域324以及第四区域326各自具有不同的厚度以及位置,第四区域326内的非晶硅薄膜会达到完全熔融(completely-melted)状态,而尖端区域322内的非晶硅薄膜会达到部分熔融(partial-melting)状态。
此时与第四区域326相邻接的两尖端区域322内的残余(residual)固态硅,即两个单一(two single)的非晶硅籽晶(seed),便分别成为晶核(nucleationsite)向完全熔融区域做超侧向成长((super lateral grow,SLG,如箭头所示)。同时,由于第三高度小于第四高度,于利用激光照射非晶硅图形308之后,未被第四区域326以及尖端区域322所覆盖的第三区域324的温度较第四区域326的温度为高,因此晶核由第四区域326向未被第四区域326以及尖端区域322所覆盖的第三区域324成长(如箭头所示),最后于用来作为沟道区域的第四区域326之内结晶(crystalize)成为两个单晶硅晶粒(singlecrystal silicon grain,未显示)。第四区域326之上还包括有栅极绝缘层(未显示)以及栅极(未显示),第一区域316以及第二区域318之内被分别注入杂质以作为低温多晶硅薄膜晶体管348的源极/漏极,栅极(未显示)可以为一与第四区域326呈正交(orthogonal)并位于两个单晶硅晶粒(未显示)上方的叉状结构,或是其他形状的结构。本发明第三实施例中的实施方式,应用于特定工艺或是特定产品。
根据本发明的低温多晶硅薄膜晶体管的制作方式,首先制作出一个具有特殊结构的非晶硅图形,在非晶硅图形中具有一尖端区域、一与尖端区域相邻接的沟道区域以及一第三区域,再利用尖端区域、沟道区域以及第三区域厚度上的明显差异,于激光结晶工艺时于沟道区域之中形成一很大的单晶硅晶粒。同时,本发明方法也可以衍生出多种变型,于一源区之内制作出多个沟道区域,或是于一沟道区域之内制作出双栅极结构,甚至于于一源区之内制作出多个具有双栅极结构的沟道区域。利用本发明方法于实际生产时,将可以有效地减低并控制沟道区域内的晶粒边界数目,提升载流子迁移率并降低漏电流,进而大幅提升低温多晶硅薄膜晶体管结构的电气特性、均匀性以及可靠度。应用于大面板以及小元件尺寸产品的实际生产时,不仅可以明显拉大(enlarge)激光结晶工艺的工艺窗(processwindow),又可以克服低温固相结晶工艺原本所存在的工艺极限(limitation)。
相较于公知制作低温多晶硅薄膜晶体管的方式,本发明首先制作出一个具有特殊结构的非晶硅图形,且非晶硅图形中具有一尖端区域、一与尖端区域相邻接的沟道区域以及一第三区域,再利用激光结晶工艺来使非晶硅图形转换成为图形化的多晶硅层。由于尖端区域的厚度明显较沟道区域为厚,且沟道区域的厚度明显较第三区域为厚,在同样的激光照射之下,沟道区域内的非晶硅薄膜达到完全熔融(completely-melted)状态,而尖端区域内的非晶硅薄膜达到部分熔融(partial-melting)状态,因此与沟道区域相邻接之尖端区域内的一残余(residual)非晶硅籽晶(seed),便成为晶核向完全熔融区域做超侧向成长((super lateral grow,SLG),并使激光结晶时的二维热散逸(two-dimensional heat dissipation)得以被控制,于沟道区域之内结晶(crystallize)成为很大的单晶硅晶粒。如此一来,将可以有效地减低并控制沟道区域内的晶粒边界数目,以提升载流子迁移率并降低漏电流。即使是在大面板或是小元件尺寸的情况下,此种工艺方式不仅可行(feasible),也可以明显扩大(enlarge)激光结晶工艺的工艺窗(process window),并克服低温固相结晶工艺原本所存在的工艺极限(limitation)。
以上所述仅为本发明的优选实施例,凡依照本发明所做的相似变化与修饰,皆应属本发明专利所涵盖范围。
Claims (10)
1.一种利用激光结晶工艺制作一硅薄膜的方法,该方法包括下列步骤:
提供一衬底,该衬底上包括一非晶硅图形,且该非晶硅图形包括两个相对的一第一侧面以及一第二侧面,该非晶硅图形包括:
一第一区域,该第一区域由该第一侧面向该第二侧面的方向延伸,且该第一区域具有一第一高度、一第一宽度以及一第一长度;
一第二区域,该第二区域由该第二侧面向该第一侧面的方向延伸,且该第二区域具有一第一高度、一第一宽度以及一第一长度;
至少一第一尖端区域,该些第一尖端区域紧邻该第二区域并朝向该第一侧面的方向延伸,该些第一尖端区域具有一第二高度、一第二最大宽度以及一第二最大长度,且该第二高度小于该第一高度;
一第三区域,该第三区域位于该第一区域以及该第二区域之间,该些第一尖端区域位于该第三区域之上,且该第三区域具有一第三高度、一第三宽度以及一第三长度,该第三高度小于该第一高度;以及
至少一第四区域,该些第四区域位于该第一区域以及该些第一尖端区域之间之该第三区域之上,该些第四区域具有一第四高度、一第四宽度以及一第四长度,且该第四高度小于该第二高度,该第四宽度小于该第三宽度;以及
进行一激光结晶工艺,以使与该些第四区域相邻接的该些第一尖端区域内的一非晶硅籽晶成长,于该些第四区域之内结晶成一第一单晶硅晶粒。
2.如权利要求1所述的方法,其中该第一高度等于该第二高度以及该第三高度的总和。
3.如权利要求1所述的方法,其中该第三宽度等于该第一宽度。
4.如权利要求1所述的方法,其中该第一区域以及该些第四区域之间还包括一第二尖端区域,且该些第二尖端区域具有一第五高度、一第五最大宽度以及一第五最大长度。
5.如权利要求4所述的方法,其中该第一高度等于该第五高度以及该第三高度的总和,且该第三高度小于该第四高度。
6.如权利要求4所述的方法,其中于进行该激光结晶工艺时,与该些第四区域相邻接的该些第二尖端区域内的一非晶硅籽晶成长,于该些第四区域之内结晶成一第二单晶硅晶粒。
7.如权利要求1所述的方法,其中该激光结晶工艺利用一激光照射该非晶硅图形,以使该些第四区域内的该非晶硅薄膜达到完全熔融状态,并使该些第一尖端区域内的该非晶硅薄膜达到部分熔融状态后,再由与该些第四区域相邻接的该些第一尖端区域内的残余固态硅作为一晶核做超侧向成长。
8.如权利要求7所述的方法,其中该第三高度小于该第四高度,于利用一激光照射该非晶硅图形之后,未被该些第四区域以及该些第一尖端区域所覆盖的该第三区域的温度较该些第四区域的温度高,提供该些晶核由该些第四区域向未被该些第四区域以及该些第一尖端区域所覆盖的该第三区域成长。
9.如权利要求8所述的方法,其中该激光结晶工艺利用一激光照射该非晶硅图形,以使未被该些第四区域以及该些第一尖端区域所覆盖的该第三区域内的该非晶硅薄膜达到完全熔融状态,并使该第一区域以及该第二区域内的该非晶硅薄膜达到部分熔融状态,再分别由该第一区域以及该第二区域内的多个非晶硅籽晶成长,于未被该些第四区域以及该些第一尖端区域所覆盖的该第三区域之内结晶成为多晶硅晶粒。
10.如权利要求1所述的方法,其中该激光为一准分子激光、气体脉冲激光、固态脉冲激光或是连续波激光其中之一。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100032672A CN1327478C (zh) | 2004-02-03 | 2004-02-03 | 一种利用激光结晶工艺制作薄膜晶体管的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100032672A CN1327478C (zh) | 2004-02-03 | 2004-02-03 | 一种利用激光结晶工艺制作薄膜晶体管的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1652295A true CN1652295A (zh) | 2005-08-10 |
CN1327478C CN1327478C (zh) | 2007-07-18 |
Family
ID=34867558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100032672A Expired - Fee Related CN1327478C (zh) | 2004-02-03 | 2004-02-03 | 一种利用激光结晶工艺制作薄膜晶体管的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1327478C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104599973A (zh) * | 2014-12-30 | 2015-05-06 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜晶体管的制备方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5688716A (en) * | 1994-07-07 | 1997-11-18 | Tessera, Inc. | Fan-out semiconductor chip assembly |
JP3778456B2 (ja) * | 1995-02-21 | 2006-05-24 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型薄膜半導体装置の作製方法 |
JP3883706B2 (ja) * | 1998-07-31 | 2007-02-21 | シャープ株式会社 | エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法 |
KR100487426B1 (ko) * | 2001-07-11 | 2005-05-04 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법 |
CN100508140C (zh) * | 2001-11-30 | 2009-07-01 | 株式会社半导体能源研究所 | 用于半导体器件的制造方法 |
-
2004
- 2004-02-03 CN CNB2004100032672A patent/CN1327478C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104599973A (zh) * | 2014-12-30 | 2015-05-06 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜晶体管的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1327478C (zh) | 2007-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100816344B1 (ko) | 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 | |
US7217642B2 (en) | Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask | |
KR20090003129A (ko) | 액정 표시 장치 | |
KR101243667B1 (ko) | 폴리실리콘 액정표시소자 및 그 제조방법 | |
CN1183604C (zh) | 薄膜晶体管及其制造方法和包括该晶体管的半导体器件 | |
TWI322446B (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
CN1514469A (zh) | 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法 | |
CN1501449A (zh) | 多晶硅层的制作方法 | |
CN109860109A (zh) | 一种薄膜晶体管及其制作方法、显示面板 | |
US7414691B2 (en) | Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom | |
WO2004070848A1 (en) | Transistor for active matrix display and a method for producing said transistor | |
CN101093800B (zh) | 制作多晶硅薄膜的方法 | |
US7767558B2 (en) | Method of crystallizing amorphous silicon and device fabricated using the same | |
CN1639872A (zh) | 利用多晶硅的薄膜晶体管制造方法 | |
US9837542B2 (en) | Polycrystalline silicon thin-film transistor | |
CN1327478C (zh) | 一种利用激光结晶工艺制作薄膜晶体管的方法 | |
CN110838467A (zh) | 低温多晶硅基板的制作方法及低温多晶硅基板 | |
JP4062702B2 (ja) | レーザー結晶化プロセスを用いた薄膜トランジスタの製造方法 | |
KR20030015617A (ko) | 결정질 실리콘의 제조방법 | |
KR100496138B1 (ko) | 실리콘 결정화방법 | |
WO2008032917A1 (en) | Crystallization method of amorphous silicon layer and manufacturing method of thin film transistor using the same | |
KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
KR100652060B1 (ko) | 폴리실리콘층 및 그 결정화 방법 그리고, 이를 이용한액정표시소자의 제조방법 | |
KR20080003082A (ko) | 결정화방법 및 결정화마스크 제작방법 | |
JP2009267281A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070718 Termination date: 20170203 |
|
CF01 | Termination of patent right due to non-payment of annual fee |