JPH06333825A - 半導体装置作製方法 - Google Patents
半導体装置作製方法Info
- Publication number
- JPH06333825A JPH06333825A JP14288193A JP14288193A JPH06333825A JP H06333825 A JPH06333825 A JP H06333825A JP 14288193 A JP14288193 A JP 14288193A JP 14288193 A JP14288193 A JP 14288193A JP H06333825 A JPH06333825 A JP H06333825A
- Authority
- JP
- Japan
- Prior art keywords
- film
- nickel
- silicon film
- silicon
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
る。 【構成】 基板101上に絶縁膜102を設け、さらに
アモルファスシリコン膜104を設け、アモルファスシ
リコン膜104上に、結晶化を助長する金属元素を導入
し、さらに絶縁膜105とPSG膜106を成膜する。
そして、この金属元素を触媒材料として、600℃以下
の温度でシリコン膜104を結晶化させる。この際、P
SG膜99の作用で、金属元素がゲッタリングされる。
Description
膜を加熱アニールによって結晶化させた結晶シリコン膜
を半導体装置に利用することに関する。
(薄膜トランジスタ、一般には薄膜シリコン半導体を用
いた絶縁ゲイト型電界効果半導体装置が用いられる)を
マトリック状に設け、やはりマトリックス状に設けられ
た画素を駆動するアクティブマトリクス型液晶表示装置
が知られている。このアクティブマトリックス型液晶表
示装置の画素の駆動に用いられるTFTとしては、アモ
ルファスシリコンを用いたものが一般的であるが、さら
なる性能の向上を計るためには、結晶性を有するシリコ
ン(以下結晶シリコンという)を用いることが有効であ
る。
相法やスパッタ法で形成したアモルファスシリコンにレ
ーザー光のエネルギーを与えて結晶化させる方法、さら
には気相法やスパッタ法で形成したアモルファスシリコ
ンを加熱アニールし、結晶化させる方法が知られてい
る。しかしながら、レーザー光を用いる方法は、レーザ
ー光の照射面積が小さく、また再現性の問題等から実用
性が低い。また加熱アニールによる方法は、加熱温度が
600℃以上必要であり、基板としてガラス基板(一般
にコーニング7059ガラスが用いられる)を用いる場
合には、600℃の温度では温度がやや高く(コーニン
グ7059ガラスの歪点は593℃)、大面積基板を用
いる場合には問題があった。またこの場合、600℃の
温度で24時間程度加熱アニールする必要があり、生産
性の観点からも問題があった。
ッケル元素を導入し、しかる後に加熱アニールを行う
と、550℃、4時間程度の加熱アニールによって結晶
化することが実験的に確かめられている。しかしなが
ら、このニッケルを触媒材料として、熱アニールによる
結晶化を助長する方法は、結晶シリコン中に金属元素で
あるニッケルが残留してしまい、この結晶シリコンを用
いて半導体装置(例えばTFT)を作製した際に、その
性能や信頼性に低下をきたすことが懸念される。
50℃程度(実験では450℃程度でも結晶化が見られ
た)の温度でのアニールで結晶性シリコン膜がガラス基
板上に形成できる方法において、結晶シリコン膜中に残
存する結晶化のための触媒材料である金属元素の影響を
低減させる構成、さらにはその方法を提供することを目
的とする。
状態のシリコン膜を形成する工程と、前記工程の前また
は後にニッケル、鉄、コバルト、白金のうち、少なくと
も1つの元素を含む膜を成膜する工程と、前記結晶化し
たシリコン膜上に絶縁膜を形成する工程と、前記絶縁膜
上にPSG膜を形成する工程と、前記シリコン膜を通常
のアモルファスシリコン膜の結晶化温度以下の温度でア
ニールすることにより結晶化させる工程と、を有する半
導体装置作製方法を要旨とするものである。
によって、結晶化を助長するために導入した触媒材料で
ある結晶シリコン膜中の金属元素(例えばニッケル)を
ゲッタリングさせんとするものである。上記発明におい
て、PSG膜というのは、リンシリサイドガラス(Phos
phosilicate Glass)のことであり、公知のように塗布や
気相法によって形成することができる。
材料である金属元素としては、ニッケル、鉄、コバル
ト、白金の内、少なくとも一つの元素を用いることがで
きる。
としては、公知のプラズマCVD法や減圧熱CVD法、
さらには光CVD法やスパッタ法を挙げることができ
る。この実質的なアモルファス状態の膜というのは、通
常アモルファスシリコン太陽電池やアモルファスシリコ
ンTFTに用いられるアモルファスシリコン半導体膜の
ことである。
度というのは、前述したように600℃以上の温度のこ
とをいう。即ち、本発明においては、600℃以下の温
度で結晶化ができることを特徴とするものである。本発
明における結晶化の工程は、550℃の温度であれば4
時間程度で十分であることが確認されており、また45
0℃程度の温度でも可能であることが確認されている。
従って、本発明における結晶化のためのアニール温度
は、450℃〜550℃の温度(勿論基板の耐熱性等の
問題が許せばそれ以上の温度でもよい)であると定める
ことができる。
を結晶化させる際に触媒として作用させたニッケル等の
金属元素をゲッタリングすることができ、この結晶化し
たシリコン膜を利用した半導体装置の電気的特性や安定
性を向上させることができる。
晶シリコンを用いたPチャネル型TFT(PTFTとい
う)とNチャネル型TFT(NTFTという)とを相補
型に組み合わせた回路を形成する例である。本実施例の
構成は、アクティブ型の液晶表示装置の周辺ドライバー
回路や画素部分のスッチング素子(相補型回路によって
画素の駆動を行う)に利用することができる。
す。まず、基板(コーニング7059)101上にスパ
ッタリング法によって厚さ100〜2000Åここでは
500Å厚さに酸化珪素の下地膜102を形成した。つ
ぎにスパッタリング法によって、厚さ5〜200Å、例
えば20Åの珪化ニッケル膜(化学式NiSix 、0.
4≦x≦2.5、例えば、x=2.0)を成膜する。こ
の工程によって、下地膜102上、言い換えるならば後
に成膜されるアモルファスシリコン膜104下に珪化ニ
ッケル膜として、ニッケルが導入されたことになる。
コン膜104を成膜した後、珪化ニッケル膜を成膜して
もよい。即ち、ニッケルが導入されるのは、アモルファ
スシリコン膜104の下側であっても、また上側でもよ
い。
500〜1500Å、例えば1000Åの真性(I型)
のアモルファスシリコン膜104を成膜した。さらに酸
化珪素膜105をTEOSと酸素とを用いたプラズマC
VD法によって1000Åの厚さに成膜した。さらに、
スピンコート法によって1000Åの厚さにPSG膜1
06を形成した。さらに200℃、30分の条件でこの
PSG膜のベーク工程を行った。PSG膜の材料として
は、市販の酸化珪素系被膜の形成用塗布液を用い、Pの
濃度が5×1014〜5×1021cm-3となるようにし
た。またその厚さは、200〜2000Åの厚さの範囲
で設定すればよい。
くは、水素の分圧が0.1〜1気圧)、550℃で4時
間アニールしてシリコン膜104を結晶化させた。この
際、珪化ニッケル膜が成膜された領域において、基板1
01に対して垂直方向にシリコン膜104の結晶化が起
こる。ここでは、全面に珪化ニッケル膜を形成したの
で、シリコン膜104の全体が結晶化する。(図1
(B))
を結晶化させて、結晶シリコン膜104を得ることがで
きた。そして、酸化珪素膜105とPSG膜106とを
取り除いた。その後、結晶シリコン膜104をパターニ
ングすることで素子間分離を行った。つぎに、スパッタ
リング法によって厚さ1000Åの酸化珪素膜121を
ゲイト絶縁膜として成膜した。スパッタリングには、タ
ーゲットとして酸化珪素を用い、スパッタリング時の基
板温度は200〜400℃、例えば350℃、スパッタ
リング雰囲気は酸素とアルゴンで、アルゴン/酸素=0
〜0.5、例えば0.1以下とした。引き続いて、スパ
ッタリング法によって、厚さ6000〜8000Å、例
えば6000Åのアルミニウム(0.1〜2%のシリコ
ンを含む)を成膜した。なお、この酸化珪素膜121と
アルミニウム膜の成膜工程は連続的に行うことが望まし
い。
ゲイト電極107、109を形成した。さらに、このア
ルミニウムの電極の表面を陽極酸化して、表面に酸化物
層108、110を形成した。この陽極酸化は、酒石酸
が1〜5%含まれたエチレングリコール溶液中で行っ
た。得られた酸化物層108、110の厚さは2000
Åであった。なお、この酸化物層108と110とは、
後のイオンドーピング工程において、オフセットゲイト
領域を形成する厚さとなるので、オフセットゲイト領域
の長さを上記陽極酸化工程で決めることができる。
コン領域にゲイト電極107とその周囲の酸化層10
8、ゲイト電極109とその周囲の酸化層110をマス
クとして不純物(燐およびホウ素)を注入した。ドーピ
ングガスとして、フォスフィン(PH3 )およびジボラ
ン(B2 H6 )を用い、前者の場合は、加速電圧を60
〜90kV、例えば80kV、後者の場合は、40〜8
0kV、例えば65kVとした。ドース量は1×1015
〜8×1015cm-2、例えば、燐を2×1015cm-2、
ホウ素を5×1015cm-2とした。ドーピングに際して
は、一方の領域をフォトレジストで覆うことによって、
それぞれの元素を必要とする場所に選択的にドーピング
した。この結果、N型の不純物領域114と116、P
型の不純物領域111と113が形成され、Pチャネル
型TFT(PTFT)の領域とNチャネル型TFT(N
TFT)との領域を形成することができた。
ル行った。レーザー光としては、KrFエキシマレーザ
ー(波長248nm、パルス幅20nsec)を用いた
が、他のレーザーであってもよい。レーザー光の照射条
件は、エネルギー密度が200〜400mJ/cm2 、
例えば250mJ/cm2 とし、一か所につき2〜10
ショット、例えば2ショット照射した。このレーザー光
の照射時に基板を200〜450℃程度に加熱すること
は有用である。
8を層間絶縁物としてプラズマCVD法によって形成
し、これにコンタクトホールを形成して、金属材料、例
えば、窒化チタンとアルミニウムの多層膜によってTF
Tの電極・配線117、120、119を形成した。最
後に、1気圧の水素雰囲気で350℃、30分のアニー
ルを行った。以上の工程によって半導体回路が完成し
た。(図1(D))この回路は、ゲイト電極が入力とな
り、電極120が出力となる相補型の構成となる。
方法として、アモルファスシリコン膜104下の下地膜
102上に選択的にNiを薄膜(極めて薄いので、膜と
して観察することは困難である)を全面に成膜し、シリ
コン膜104全体を一様に結晶成長させたが、一部分に
ニッケルを導入することで、選択的に結晶化をさせるこ
ともできる。その際、ニッケルが導入された領域の周囲
では結晶成長が、膜と平行な方向に向かって起こるの
で、結晶成長の向きとキャリアの移動する方向を合わせ
ることにより、例えば高移動度を有するTFTを作るこ
とができる。本実施例においては、結晶シリコン膜中に
含まれるニッケル元素の濃度を、SIMS(二次イオン
質量分析法)で調べたところ、1017〜1018cm-3で
あった。
し、さらにイオンドーピング法を用いて、ニッケルイオ
ンをアモルファスシリコン膜104に選択的に注入する
方法を採用してもよい。この場合は、ニッケル元素の濃
度を制御することができるという特徴を有する。
液晶表示装置において、Nチャネル型TFTをスイッチ
ング素子として各画素に設けた例である。以下において
は、一つの画素について説明するが、他に多数(一般に
は数十万)の画素が同様な構造で形成される。
本実施例において、透光性の絶縁基板301として、コ
ーニング7059ガラス基板(厚さ1.1mm、300
×400mm)を使用した。まず、このガラス基板上に
下地膜302(酸化珪素膜)を1000Åの厚さにスパ
ッタ法で形成する。この酸化珪素膜中には、ニッケルの
ゲッタリング効果を高めるために、塩素を添加した。
VD法でアモルファスシリコン膜303(厚さ300〜
1500Å、ここでは1000Å)を形成し、この後珪
化ニッケル膜(極めて薄いので図示せず)を成膜した。
この珪化ニッケル膜は、スパッタリング法によって、厚
さ5〜200Å、例えば20Åの厚さに形成する。この
珪化ニッケル膜は、化学式NiSix 、0.4≦x≦
2.5、例えば、x=2.0で示される。即ち、本実施
例の構成においては、アモルファスシリコン膜303を
成膜後に、その上面にニッケルを珪化ニッケル膜として
導入した。
にTEOSと酸素とを用いたプラズマCVD法によって
1000Åの厚さに成膜した。そして、実施例1と同様
にして、PSG膜305を200〜2000Å、ここで
は1000Åの厚さにスピンコート法で塗布し、200
℃、30分のベーク工程で成膜を行った。
い、加熱アニールによって結晶化を行った。このアニー
ル工程は、水素還元雰囲気下(好ましくは、水素の分圧
が0.1〜1気圧)、550℃で4時間行った。この
際、アモルファスシリコン膜303上には、珪化ニッケ
ル膜が成膜されているので、珪化ニッケル膜から結晶化
が基板201に垂直方向に起こる。そして、基板201
に垂直方向に結晶成長した結晶シリコン膜を得ることが
できる。(図2(B))
領域(303で示される部分)をパターニング(素子間
分離)して島状の半導体領域(TFTの活性層)を形成
した。さらにテトラ・エトキシ・シラン(TEOS)を
原料として、酸素雰囲気中のプラズマCVD法によっ
て、酸化珪素のゲイト絶縁膜(厚さ700〜1200
Å、典型的には1000Å)300を形成した。基板温
度はガラスの縮みやソリを防止するために400℃以
下、好ましくは200〜350℃とした。しかしなが
ら、この程度の基板温度では、酸化膜中には多量の炭化
水素基が含まれ、多くの再結合中心が存在し、例えば、
界面準位密度は1012cm-2以上でゲイト絶縁膜として
は使用できないレベルのものであった。
rFレーザー光を照射して、この結晶性シリコン膜の結
晶性を助長せしめると同時に、ゲイト酸化膜300の再
結合中心(トラップセンター)を減少させ、ゲイト酸化
膜300の特性の改善を図った。また、このレーザー照
射は10torr以下の減圧下で行われるのが好まし
い。なぜならば、減圧状態の方が酸化膜中の炭素原子の
離脱が容易であるからである。このときにはレーザー光
のエネルギー密度は250〜300mJ/cm2と設定
し、また、ショット数も10回とした。この際基板温度
を好ましくは、200〜400℃、代表的には300℃
に保つと良い。その結果、シリコン膜204は結晶性が
改善され、また、ゲイト酸化膜の界面準位密度も1011
cm-2以下に減少した。
形成し、基板ごと電解溶液に浸漬して、これを陽極とし
て通電し、ゲイト電極等のアルミニウム配線表面に陽極
酸化物の層314を厚さ2000Å形成した。この工程
の完了した様子を図3(C)に示す。また、陽極酸化工
程が終了した後に、逆に負の電圧、例えば−100〜−
200Vの電圧を0.1〜5時間印加してもよい。この
ときには、基板温度は100〜250℃、代表的には1
50℃とすることが好ましい。この工程によって、酸化
珪素中あるいは酸化珪素とシリコン界面にあった可動イ
オンがゲイト電極(Al)に引き寄せられる。
ンドーピング法でシリコン膜に自己整合的に注入し、T
FTのソース/ドレイン307、309、さらにはチャ
ネル形成領域308を形成した。さらに、図2(C)に
示すように、これにKrFレーザー光を照射して、この
イオンドーピングのために結晶性の劣化したシリコン膜
の結晶性を改善せしめた。このときにはレーザー光のエ
ネルギー密度は250〜300mJ/cm2 と設定し
た。このレーザー照射によって、このTFTのソース/
ドレインのシート抵抗は300〜800Ω/cm2 とな
った。
10を形成し、さらに、画素電極313をITOによっ
て形成した。そして、コンタクトホールを形成して、T
FTのソース/ドレイン領域にクロム/アルミニウム多
層膜で電極311、312を形成し、このうち一方の電
極312は画素電極であるITO313にも接続するよ
うにした。クロム/アルミニウム多層膜は、下層にクロ
ム膜20〜2000Åここでは1000Å、上層にアル
ミニウム膜1000〜20000Åここでは5000Å
が成膜されてできている。これらは連続的にスパッタ法
にて形成することが望まれる。最後に、水素中で200
〜300℃で2時間アニールして、シリコンの水素化を
完了した。このようにして、TFTが完成した。そし
て、同時に作製した多数のTFTをマトリクス状に配列
せしめてアクティブマトリクス型液晶表示装置の表示部
分の一方の基板を完成させた。
用することで、結晶シリコン中に存在するニッケル元素
をゲッタリングさせることができ、装置の動作時におい
て、ニッケル元素が動作に悪影響を及ぼすことを防ぐこ
とができる。
リングを行う材料としてPSG膜(リンシリケイトガラ
ス)を用いたが、この他にBSG膜(ボロンシリケイト
ガラス)やBPSG膜を用いることができる。さらに、
これらの膜中にハロゲン元素(例えば塩素)を添加し、
ゲッタリング効果を高めてもよい。また、これらの膜の
成膜方法としては、平坦性を確保するためにスピンコー
ト法を用いたが、気相法で作製する方法を採用したもよ
い。
化珪素膜を形成し、さらにニッケル等の金属元素によっ
て低温結晶化(従来よりも低温での結晶化という意味)
させた結晶シリコンを形成する構成とすることによっ
て、この結晶シリコンを用いた半導体装置の電気的特性
が、ニッケルの存在によって悪影響を受けることを防ぐ
ことができた。
Claims (1)
- 【請求項1】 基板上に実質的にアモルファス状態のシ
リコン膜を形成する工程と、 前記工程の前または後にニッケル、鉄、コバルト、白金
のうち、少なくとも1つの元素を含む膜を成膜する工程
と、 前記結晶化したシリコン膜上に絶縁膜を形成する工程
と、 前記絶縁膜上にPSG膜を形成する工程と、 前記シリコン膜を通常のアモルファスシリコン膜の結晶
化温度以下の温度でアニールすることにより結晶化させ
る工程と、 を有する半導体装置作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14288193A JP3190483B2 (ja) | 1993-05-21 | 1993-05-21 | 半導体装置作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14288193A JP3190483B2 (ja) | 1993-05-21 | 1993-05-21 | 半導体装置作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06333825A true JPH06333825A (ja) | 1994-12-02 |
JP3190483B2 JP3190483B2 (ja) | 2001-07-23 |
Family
ID=15325771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14288193A Expired - Fee Related JP3190483B2 (ja) | 1993-05-21 | 1993-05-21 | 半導体装置作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3190483B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08250423A (ja) * | 1994-12-28 | 1996-09-27 | Lg Electron Inc | 多結晶シリコンの製造方法 |
JPH09205213A (ja) * | 1996-01-26 | 1997-08-05 | Semiconductor Energy Lab Co Ltd | 半導体薄膜の作製方法 |
US5705829A (en) * | 1993-12-22 | 1998-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device formed using a catalyst element capable of promoting crystallization |
EP0862201A2 (en) * | 1997-02-26 | 1998-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor |
US5837569A (en) * | 1994-04-15 | 1998-11-17 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing the same |
US6232205B1 (en) * | 1997-07-22 | 2001-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a semiconductor device |
US6331457B1 (en) | 1997-01-24 | 2001-12-18 | Semiconductor Energy Laboratory., Ltd. Co. | Method for manufacturing a semiconductor thin film |
USRE38266E1 (en) | 1994-09-29 | 2003-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
JP2006106110A (ja) * | 2004-09-30 | 2006-04-20 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法、並びにテレビジョン装置 |
US7075002B1 (en) | 1995-03-27 | 2006-07-11 | Semiconductor Energy Laboratory Company, Ltd. | Thin-film photoelectric conversion device and a method of manufacturing the same |
JP2007103958A (ja) * | 2006-11-15 | 2007-04-19 | Semiconductor Energy Lab Co Ltd | 半導体薄膜の作製方法 |
US7230256B2 (en) | 2003-06-04 | 2007-06-12 | Sharp Kabushiki Kaisha | Ion doping system, ion doping method and semiconductor device |
US7745803B2 (en) | 2004-02-03 | 2010-06-29 | Sharp Kabushiki Kaisha | Ion doping apparatus, ion doping method, semiconductor device and method of fabricating semiconductor device |
USRE43450E1 (en) | 1994-09-29 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
-
1993
- 1993-05-21 JP JP14288193A patent/JP3190483B2/ja not_active Expired - Fee Related
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6955954B2 (en) | 1993-12-22 | 2005-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US5705829A (en) * | 1993-12-22 | 1998-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device formed using a catalyst element capable of promoting crystallization |
US6624445B2 (en) | 1993-12-22 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method of manufacturing the same |
US5837569A (en) * | 1994-04-15 | 1998-11-17 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing the same |
USRE38266E1 (en) | 1994-09-29 | 2003-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
USRE43450E1 (en) | 1994-09-29 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
JPH08250423A (ja) * | 1994-12-28 | 1996-09-27 | Lg Electron Inc | 多結晶シリコンの製造方法 |
US7075002B1 (en) | 1995-03-27 | 2006-07-11 | Semiconductor Energy Laboratory Company, Ltd. | Thin-film photoelectric conversion device and a method of manufacturing the same |
US6991976B2 (en) * | 1996-01-23 | 2006-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor thin film |
US7553716B2 (en) | 1996-01-23 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor thin film |
JPH09205213A (ja) * | 1996-01-26 | 1997-08-05 | Semiconductor Energy Lab Co Ltd | 半導体薄膜の作製方法 |
US6331457B1 (en) | 1997-01-24 | 2001-12-18 | Semiconductor Energy Laboratory., Ltd. Co. | Method for manufacturing a semiconductor thin film |
EP0862201A3 (en) * | 1997-02-26 | 1999-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor |
US6197626B1 (en) | 1997-02-26 | 2001-03-06 | Semiconductor Energy Laboratory Co. | Method for fabricating semiconductor device |
US6448118B2 (en) | 1997-02-26 | 2002-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor film manufacturing with selective introduction of crystallization promoting material |
EP0862201A2 (en) * | 1997-02-26 | 1998-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor |
US6551907B2 (en) | 1997-07-22 | 2003-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Metal-gettering method used in the manufacture of crystalline-Si TFT |
US6232205B1 (en) * | 1997-07-22 | 2001-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a semiconductor device |
US7230256B2 (en) | 2003-06-04 | 2007-06-12 | Sharp Kabushiki Kaisha | Ion doping system, ion doping method and semiconductor device |
US7745803B2 (en) | 2004-02-03 | 2010-06-29 | Sharp Kabushiki Kaisha | Ion doping apparatus, ion doping method, semiconductor device and method of fabricating semiconductor device |
JP2006106110A (ja) * | 2004-09-30 | 2006-04-20 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法、並びにテレビジョン装置 |
JP4700317B2 (ja) * | 2004-09-30 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
JP2007103958A (ja) * | 2006-11-15 | 2007-04-19 | Semiconductor Energy Lab Co Ltd | 半導体薄膜の作製方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3190483B2 (ja) | 2001-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7354811B2 (en) | Semiconductor device and process for fabricating the same | |
JP2762215B2 (ja) | 薄膜トランジスタおよび半導体装置の作製方法 | |
US5569936A (en) | Semiconductor device employing crystallization catalyst | |
US5595944A (en) | Transistor and process for fabricating the same | |
KR100186886B1 (ko) | 반도체장치 제작방법 | |
US5624851A (en) | Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized | |
US6261875B1 (en) | Transistor and process for fabricating the same | |
US20030218215A1 (en) | Process for fabricating semiconductor device | |
JP3190483B2 (ja) | 半導体装置作製方法 | |
JP3190482B2 (ja) | 半導体装置およびその作製方法 | |
US5937304A (en) | Method for fabricating semiconductor device and method for producing liquid crystal display apparatus | |
JPH07131034A (ja) | 半導体装置の作製方法 | |
US6211535B1 (en) | Method of manufacturing a semiconductor device | |
JP2003100629A (ja) | 半導体装置及びその製造方法 | |
JP2762219B2 (ja) | 半導体装置およびその作製方法 | |
JPH08181302A (ja) | 半導体装置及びその製造方法、並びに薄膜トランジスタ及びその製造方法、並びに液晶表示装置 | |
JP2717233B2 (ja) | 絶縁ゲイト型電界効果半導体装置およびその作製方法 | |
JPH07263704A (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
JP3488361B2 (ja) | 半導体装置の作製方法 | |
JPH07321033A (ja) | 半導体装置作製方法及び電気光学装置の作製方法 | |
JP3480838B2 (ja) | 半導体装置 | |
KR100531556B1 (ko) | 반도체장치제조방법 | |
JP3362023B2 (ja) | 半導体装置の作製方法 | |
JPH0936373A (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100518 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100518 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20120518 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20130518 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |