CN111384949A - 使用参考路径重新配置的模数转换器中的失配补偿 - Google Patents

使用参考路径重新配置的模数转换器中的失配补偿 Download PDF

Info

Publication number
CN111384949A
CN111384949A CN201911388538.3A CN201911388538A CN111384949A CN 111384949 A CN111384949 A CN 111384949A CN 201911388538 A CN201911388538 A CN 201911388538A CN 111384949 A CN111384949 A CN 111384949A
Authority
CN
China
Prior art keywords
output
switch
input
quantizer
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911388538.3A
Other languages
English (en)
Inventor
雷克斯·肯顿·黑尔斯
布儒斯·迈克尔·纽曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN111384949A publication Critical patent/CN111384949A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
    • H03M1/0641—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms the dither being a random signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0673—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using random selection of the elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本文公开了一种模数转换器(ADC)和一种方法。所述ADC具有量化器。所述量化器包括：线性反馈移位寄存器(LFSR)；解码器，所述解码器被配置成分别在多个解码器输出处提供多个开关控制信号，所述多个开关控制信号响应于所述LFSR输出的LFSR值；电参考，所述电参考具有多个参考输出，所述电参考被配置成分别在所述多个参考输出处提供多个参考电平；第一开关，所述第一开关提供第一开关输出和第二开关输出；以及比较器，所述比较器具有信号输入、第一参考输入和第二参考输入，所述第一参考输入连接到所述第一开关输出，并且所述第二参考输入连接到所述第二开关输出。

Description

使用参考路径重新配置的模数转换器中的失配补偿
技术领域
本公开总体上涉及模拟形式与数字形式之间的数据转换，并且更具体地说涉及对数据转换电路的失配补偿。
背景技术
如果可以由理想元件完美地制造如模数转换器(ADC)或数模转换器(DAC)等数据转换电路，则数据转换电路可以以完全且恰好准确的方式执行。然而，非理想环境可能损害可行数据转换电路的性能。
例如，在雷达***中，ADC的谐波失真可能产生互调失真(IMD)产物，所述产物可以显现为雷达***返回的假目标。例如，当这种雷达***用于控制车辆的制动时，假目标可以激活自动制动功能，从而使车辆在无明显原因的情况下停下。
如可以在σ-δADC中发现的，连续时间σ-δ调制器的谐波失***要是由DAC电流源的元件失配引起的。这是众所周知的问题并且通常使用动态元件匹配技术解决。然而，这种动态元件匹配技术可能有不期望的后果，如增加电路占用的半导体管芯面积、增加功耗、增加噪声生成、引起导致稳定性问题的过量环路延迟。因此，避免这些缺点的技术将会是对现有技术的技术改善。
发明内容
根据本发明的第一方面，提供一种模数转换器(ADC)，包括用于接收模拟信号输入并且提供量化器输出的量化器，所述量化器包括：
线性反馈移位寄存器(LFSR)，所述LFSR提供LFSR输出；
解码器，所述解码器连接到所述LFSR，所述解码器具有多个解码器输出，每个解码器输出用于响应于所述LFSR输出的LFSR值提供开关控制信号；
电参考，所述电参考具有多个参考输出，每个参考输出用于提供参考电平信号；
第一开关，所述第一开关具有第一开关输出和第二开关输出，所述第一开关输出在所述开关控制信号中的第一开关控制信号处于第一状态时连接到所述参考输出中的第一参考输出并且在所述第一开关控制信号处于第二状态时连接到参考输出中的第二参考输出，并且所述第二开关输出在所述第一控制信号处于所述第一状态时连接到所述第二参考输出并且在所述第一控制信号处于所述第二状态时连接到所述第一参考输出；以及
比较器，所述比较器具有信号输入、第一参考输入和第二参考输入，所述第一参考输入连接到所述第一开关输出，并且所述第二参考输入连接到所述第二开关输出。
在一个或多个实施例中，所述解码器包括：
模式选择输入，所述模式选择输入被配置成接收模式选择值，其中所述模式选择值确定第二开关的用于响应于多个开关控制信号中的第二开关控制信号来切换所述多个参考输出中的第三参考输出和第四参考输出的第一切换操作。
在一个或多个实施例中，在所述模式选择值指示第一操作模式的情况下，使所述第一切换操作与所述第一开关的第二切换操作不完全相同，并且在所述模式选择值指示第二操作模式的情况下，使所述第一切换操作与所述第二切换操作完全相同。
在一个或多个实施例中，在所述模式选择值指示第三操作模式的情况下，所述第一切换操作取决于所述LFSR值中的第一LFSR位值，并且所述第二切换操作取决于所述LFSR值中的第二LFSR位值。
在一个或多个实施例中，所述解码器连接到量化器数字输出，其中所述第一开关控制信号取决于所述量化器数字输出的至少一位的量化器数字输出值。
在一个或多个实施例中，以可编程LFSR时钟频率推进所述LFSR的状态。
在一个或多个实施例中，所述ADC选自由σ-δADC和流水线ADC组成的组。
根据本发明的第二方面，提供一种方法，包括：
推进随机数发生器的状态；
对所述随机数发生器提供的一个或多个随机数发生器位进行解码，以选择要交换的一个或多个比较器对；
在选择要交换的所述一个或多个比较器对中的每个比较器对中的比较器之间切换参考输入；
将利用选择要交换的所述一个或多个比较器对的量化器的量化器数字输出提供到数模转换器(DAC)；
使用所述DAC的模拟输出提供模数转换。
在一个或多个实施例中，所述解码部分地基于从模式选择输入接收的模式选择值来执行，其中用于交换所述比较器对中的第一比较器对的第一切换操作是由所述一个或多个随机数发生器位确定的，并且其中所述模式选择值确定用于交换所述比较器对中的第二比较器对的第二切换操作。
在一个或多个实施例中，在所述模式选择值指示第一操作模式的情况下，使所述第二切换操作与所述第一切换操作不完全相同，并且在所述模式选择值指示第二操作模式的情况下，使所述第二切换操作与所述第一切换操作完全相同。
在一个或多个实施例中，在所述模式选择值指示第三操作模式的情况下，所述第一切换操作取决于所述一个或多个随机数发生器位中的第一随机数发生器位，并且所述第二切换操作取决于所述一个或多个随机数发生器位中的第二随机数发生器位。
在一个或多个实施例中，所述解码取决于所述量化器数字输出的至少一位的量化器数字输出值。
在一个或多个实施例中，所述推进随机数发生器的状态以可编程LFSR时钟频率执行。
根据本发明的第三方面，提供一种模数转换器(ADC)，包括：
数模转换器(DAC)，所述DAC具有数字输入和模拟输出；以及
量化器，所述量化器具有连接到所述数字输入的量化器数字输出，所述量化器包括：
随机数发生器电路，所述随机数发生器电路提供随机输出；
解码器，所述解码器连接到所述随机数发生器电路并且被配置成在多个解码器输出处提供多个开关控制信号，所述开关控制信号响应于所述随机输出的随机输出值；
电参考，所述电参考具有多个参考输出，每个参考输出用于提供参考电平信号；
第一开关，所述第一开关具有第一开关输出和第二开关输出，所述第一开关输出在所述开关控制信号中的第一开关控制信号处于第一状态时连接到所述参考输出中的第一参考输出并且在所述第一开关控制信号处于第二状态时连接到参考输出中的第二参考输出，并且所述第二开关输出在所述第一控制信号处于所述第一状态时连接到所述第二参考输出并且在所述第一控制信号处于所述第二状态时连接到所述第一参考输出；以及
比较器，所述比较器具有信号输入、第一参考输入和第二参考输入，所述第一参考输入连接到所述第一开关输出，并且所述第二参考输入连接到所述第二开关输出。
在一个或多个实施例中，所述解码器包括：
模式选择输入，所述模式选择输入被配置成接收模式选择值，其中所述模式选择值确定第二开关的用于响应于多个开关控制信号中的第二开关控制信号来切换所述多个参考输出中的第三参考输出和第四参考输出的第一切换操作。
在一个或多个实施例中，在所述模式选择值指示第一操作模式的情况下，使所述第一切换操作与所述第一开关的第二切换操作不完全相同，并且在所述模式选择值指示第二操作模式的情况下，使所述第一切换操作与所述第二切换操作完全相同。
在一个或多个实施例中，在所述模式选择值指示第三操作模式的情况下，所述第一切换操作取决于所述LFSR值中的第一LFSR位值，并且所述第二切换操作取决于所述LFSR值中的第二LFSR位值。
在一个或多个实施例中，所述解码器连接到量化器数字输出，其中所述第一开关控制信号取决于所述量化器数字输出的至少一位的量化器数字输出值。
在一个或多个实施例中，以可编程随机数发生器时钟频率推进所述随机数发生器电路的状态。
在一个或多个实施例中，所述ADC选自由σ-δADC和流水线ADC组成的组。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
通过参考附图，可以更好地理解本公开并且可以使本公开的众多特征和优点对于本领域的技术人员而言显而易见。
图1是示出了根据至少一个实施例的电路的框图。
图2是示出了根据至少一个实施例的方法的流程图。
图3是示出了根据至少一个实施例的模数转换器的框图。
在不同附图中使用相同的附图标记指示类似或相同项。
具体实施方式
一种方法和设备使用参考路径重新配置在模数转换器(ADC)中提供失配补偿。执行对比较器对的参考线的交换，以提供失配补偿。
ADC将模拟信号转换成数字信号。虽然模拟信号可以在电平范围内变化而不局限于有限的离散电平范围内的值，但是模拟信号在采样时期内被量化为处于有限的离散电平范围内的特定离散电平。由于特定离散电平与在所述采样时期内被采样的模拟信号的实际电平不恰好完全相同并且从在所述采样时期内被采样的模拟信号的实际电平开始以至少无限小的量变化，量化引入了误差。如果误差与信号不相关，则误差的影响可能限于出现误差的特定样本。然而，如果误差与信号相关，则误差的发生会具有确定性和周期性。相关误差的周期性效应可以包括所谓的音调，其方式类似于音频波形的周期性变化可以产生作为音调被耳朵听到的方式。这种音调的出现不限于音频，而是可以跨越频谱，包括例如低于或处于微波和毫米频率的射频(RF)，如可以用来例如实施雷达***。
为了减少量化误差的确定性和周期性，可以对量化过程和设备应用非确定性(随机)调整。这一有效随机调整被称为抖动，所述有效随机调整可以例如在本质上是随机的或伪随机的。通过引入抖动作为用于使量化误差随机化的有意应用的噪声形式，可以减轻量化误差的周期性效应。抖动可以用于降低由ADC，特别是流水线ADC和周期性ADC(单级ADC，在所述单级ADC中，对和的输出进行采样并保持并且反馈到ADC的输入)的元件失配引起的失真。根据至少一个实施例，可以将抖动添加到连续时间σ-δADC中的参考路径(而不是添加到信号路径)。所述技术可以用于任何应用的任何多位σ-δADC并且提供了用于改善无杂散动态范围(SFDR)的机制。如果需要，则除了用于进行另外的改善的其它已知机制之外，还可以使用这项技术，因为这项技术不排除其它已知机制的应用。至少一个实施例通过交换比较器参考来实施抖动以减少ADC频谱中的音调。交换比较器参考具有使比较器偏移和DAC元件失配随机化的效果。
可以经由比较器参考交换来添加抖动，以便在非常短的显影时间帧内改善失真性能，而不影响管芯面积、过量环路延迟和稳定性，但有最小额外功率和噪声生成。向多位σ-δADC中并入至少一个实施例。向流水线ADC中并入至少一个实施例。向周期性ADC中并入至少一个实施例。至少一个实施例利用可编程抖动值(如抖动放大器值)。可编程抖动值允许选择解码器的操作模式。解码器的操作模式可以指定属性，如解码所依赖的线性反馈移位寄存器(LFSR)的位数、待重新配置的比较器数或两者。
通过交换比较器对的参考线来添加抖动。在比较器对自然地彼此相邻地布局并且使用相同的参考线时，这样提供了需要很少或不需要额外的管芯面积的巧妙解决方案。交换是在比较器的“保持”时间开始时完成的，从而在使用参考前为参考留出时间安置。在给定时间内选择允许交换多少个比较器对的可编程方法添加了权衡信噪比(SNR)降级以实现失真和互调性能的能力。因为将抖动添加到参考路径，所以这样免了将抖动添加到信号路径的可能问题。将抖动添加到参考路径还具有在某种程度上使量化器跳变点随机化的效果，这样可以减少或消除由于量化器中的非理想比较器而产生的音调。
还包括完成交换的频率的可编程性，这允许用DAC元件的随机化与元件交换时产生的DAC毛刺能量进行另外的权衡。以此方式实施的抖动可以与或可以不与改变比较器与DAC元件之间的连接的其它通用动态元件匹配技术一起使用。
因此，可以提供改善的ADC准确度，这对ADC性能提供了技术改善。这种改善的准确度可以反映在ADC降低的谐波失真上，所述降低的谐波失真可以例如减少IMD产物。这种在IMD产物方面的减少可以例如减少雷达***中的假目标。将理解的是，以下描述的实施例表示本公开的教导所应用于的特定类型ADC电路。将另外理解的是，通过并入如本公开所描述的参考路径抖动，可以类似地改善其它类型的ADC电路。具体地说，闪存转换器或σ-δADC可以合理地预期从本公开的教导的应用中受益。
图3是示出了根据至少一个实施例的模数转换器的框图。虽然以下将参考图1和图2讨论更详细的方面，但是图3在ADC 300的一个示例性实施例的背景下提供了概述，在所述ADC 300内，可以实施图1的电路100和图2的方法200。ADC 300包括组合器301、环路滤波器302、量化器303和数模转换器(DAC)304。模拟输入307连接到组合器301的第一输入。DAC输出312连接到组合器301的第二输入。组合器301通过DAC输出312处的调整信号来调整模拟输入307处的模拟输入信号。例如，组合器301可以是加法电路，所述加法电路用于通过DAC输出312处的调整信号来调整模拟输入307处的输入信号，使得组合器301的组合器输出308是模拟输入信号的模拟输入值与调整信号的调整值之和。
组合器301连接到环路滤波器302并且将组合器输出308提供到环路滤波器302的输入。环路滤波器302在滤波输出309处提供滤波信号，所述滤波输出309连接到量化器303的输入。量化器303包括抖动电路305和比较器306以及如在图1所示的其它元件。抖动电路305包括开关911、912和913以及如由省略号表示的其它开关。比较器306包括比较器109与110、111与112和113与114以及如由省略号表示的其它比较器。比较器306接收滤波信号或从滤波信号获得的信号。抖动电路305中的每个抖动电路接收相应对参考电平并且为其比较器306的相应对比较器交换或不交换比较器参考电平输入。在数字输出310处提供数字信号作为比较器306中的一个或多个比较器的比较器输出信号或者作为从一个或多个比较器306的比较器输出信号获得的信号。数字输出310连接到并且提供到DAC 304的输入。DAC304从其一个或多个数字输入在DAC输出312处提供调整信号，所述DAC输出312连接到组合器301的第二输入。在特定实施例中，根据需要或期望，输入307以及输出308、309和312中的一个或多个是差分信号。
图1是示出了根据至少一个实施例的电路的框图。电路100包括如图3的量化器303等量化器(在互连189、190、191、192、193和194左侧)和如图3的数模转换器(DAC)304等DAC(在相同互连右侧)。量化器包括线性反馈移位寄存器(LFSR)101、解码器102、反转触发器103、104和105、反相器106、107和108、开关911、912和913、比较器109、110、111、112、113和114、锁存器115、116、117、118、119和120。DAC包括锁存器121、122、123、124、125和126、电流源127、128、129、130、131和132、以及开关145、146、147、148、149、150、151、152、153、154、155和156。量化器还包括多个电压参考，所述多个电压参考示出为使用包括电阻器159、160、163、164、169、170和173的串联电阻器网来实施。
分压器电路形成在连接到互连157的第一参考电压源与连接到互连158的第二电压源之间。标记为vrefp的如更正的参考电压源等第一参考电压源连接到互连157，所述互连157连接到电阻器159的第一端。电阻器159的第二端连接到互连161，所述互连161连接到电阻器163的第一端。电阻器163的第二端连接到互连165，所述互连165连接到分压器电路的未示出的部分中的电阻器。分压器电路的未示出部分中的另一个电阻器连接到互连167，所述互连167连接到电阻器169的第一端。电阻器169的第二端连接到互连171，所述互连171连接到电阻器173的第一端。电阻器173的第二端连接到互连172，所述互连172连接到电阻器170的第一端。电阻器170的第二端连接到互连168，所述互连168连接到分压器电路的未示出的部分中的电阻器。分压器电路的未示出部分中的另一个电阻器连接到互连166，所述互连166连接到电阻器164的第一端。电阻器164的第二端连接到互连162，所述互连162连接到电阻器160的第一端。电阻器160的第二端连接到互连158，所述互连158连接到第二参考电压源，如更负的参考电压源，标记为vrefm。
互连161连接到开关911的第一输入。互连162连接到开关911的第二输入。开关911的第一输出连接到比较器109的非反相参考输入和比较器110的反相参考输入。开关911的第二输出连接到比较器109的反相参考输入和比较器110的非反相参考输入。互连165连接到开关912的第一输入。互连166连接到开关912的第二输入。开关912的第一输出连接到比较器111的非反相输入和比较器112的反相输入。开关912的第二输出连接到比较器111的反相输入和比较器112的非反相输入。互连171连接到开关913的第一输入。互连172连接到开关913的第二输入。开关913的第一输出连接到比较器113的非反相输入和比较器114的反相输入。开关913的第二输出连接到比较器113的反相输入和比较器114的非反相输入。
LFSR 101在互连904处提供数字输出。在所示例子中，互连904被标记为LFSR[7：0]，以表示从作为其最高有效位(MSB)的LFSR7到作为其最低有效位(LSB)的LFSR0的八位并行数字输出。互连904连接到解码器102的输入，从而向解码器102提供LFSR 101的数字输出。解码器102连接到互连905并且从互连905接收抖动放大器输入，所述抖动放大器输入在所示例子中标记为DITHER_AMP[1：0]，以表示两位并行数字输入。DITHER_AMP[1：0]输入可以用来选择性地平衡谐波降低与噪声，这可以视为噪声基底的变化。解码器102连接到互连906并且从互连906接收Q输入，所述Q输入在所示例子中标记为Q[15：0]，以表示16位并行数字输入。解码器102连接到互连907并且向互连907提供数字输出，所述数字输出在所示例子中标记为S[7：0]，以表示八位数字输出。互连907处的数字输出的位可以用来交换或不交换到比较器的参考输入，如比较器109、110、111、112、113和114。
解码器102使用DITHER_AMP位和LFSR位来确定其提供作为其输出的S位。任选地，在确定解码器102提供作为其输出的S位时，解码器102可以使用来自比较器109、110、111、112、113和114中的一个或多个比较器的输出的Q位来包括在内。作为一个例子，比较器的输出可以应用于异或(XOR)门的输入，以产生待提供到解码器102的Q位。解码器102所使用的Q位可以将噪声传播到带外，从而简化了另外的处理，例如通过允许简单过滤以去除噪声。
例如，解码器102可以使用DITHER_AMP位来确定要交换多少个参考并且可以使用LFSR位的至少一部分来确定要交换的那些参考的位置。作为第一示例，具有二进制值00的DITHER_AMP位可以表示要交换的恰好一对参考，例如，以使开关(例如，开关911、912、913以及如开关912与913之间可以包括的任何其它开关，如图1中的省略号所表示的)中的恰好一个开关改变为相反状态，从而使所有其它开关处于其先前状态。作为第二示例，具有二进制值01的DITHER_AMP位可以表示要交换的恰好两对参考，例如，以使开关(例如，开关911、912、...、913)中的恰好两个开关改变为相反状态，从而使所有其它开关处于其先前状态。作为第三示例，具有二进制值10的DITHER_AMP位可以表示要交换的恰好四对参考，例如，以使开关(例如，开关911、912、...、913)中的恰好四个开关改变为相反状态，从而使所有其它开关处于其先前状态。
至少一个实施例可以利用DITHER_AMP位的特定值(例如，二进制值11)以允许使用LFSR输出位来直接确定由解码器102输出的S位。因此，抖动实例的数量可以通过LFSR输出位中具有特定状态(例如，二进制值1)的位的数量来确定，并且当DITHER_AMP位的特定直接输出值存在时，那些抖动实例的位置可以通过LFSR输出位中具有特定状态的那些位的位置来确定。下面阐述了示出这些例子的表格。
DITHER_AMP-1：0 LSFR-2：0 S[7：0]
00 111 10000000
00 110 01000000
00 101 00100000
… … …
01 111 11000000
01 110 01100000
01 101 00110000
… … …
10 111 11110000
10 110 01111000
10 101 00111100
… … …
11 xxx S[7：0]＝LSFR[7：0]
此外，根据至少一个实施例，可以提供关闭所有抖动实例的选项，从而将开关(例如，开关911、912、...、913)恢复到其先前状态(例如，通过输出等于二进制值00000000的s[7：0])。通过完全关闭抖动，可以以增加谐波含量为代价提供最佳信噪比(SNR)。如果优选减少谐波含量并且SNR的一定减小是可以容忍的，则可以以本文所描述的各种方式中的任何方式实施抖动。
例如，S[7：0]的标记为S[0]的LSB经由互连908提供到反转触发器103的D输入，S[7：0]的标记为S[1]的第二最低有效位经由互连909提供到反转触发器104的D输入，并且S[7：0]的记标为S[7]的MSB经由互连910提供到反转触发器105的D输入。反转触发器103将其Q输出处的数字开关控制输出提供到互连174，所述互连174通过反相器106反相以在互连175处提供反相数字开关控制输出。反转触发器104将其Q输出处的数字开关控制输出提供到互连176，所述互连176通过反相器107反相以在互连177处提供反相数字开关控制输出。反转触发器105将其Q输出处的数字开关控制输出提供到互连178，所述互连178通过反相器108反相以在互连179处提供反相数字开关控制输出。反转触发器103、104和105操作以提供输出，当输入为高时，所述输出在时钟边沿上改变到与时钟边沿之前相反的状态，但是当输入为低时，所述输出在时钟边沿之后维持在原始状态。在特定实施例中，利用锁存器(例如，D触发器)和多路复用器来实施反转触发器103、104和105。这里，锁存器的Q输出连接到多路复用器的第一输入、锁存器的反相Q输出(QB)连接到多路复用器的第二输入、多路复用器的输出连接到锁存器的输入并且多路复用器的选择输入连接到S[7∶0]的相应位。待转换的模拟信号被称为SIG并且可以包括例如具有非反相信号SIG+和反相信号SIG-的差分信号。在互连180处提供标记为SIG+的非反相信号，所述互连180连接到比较器109、110、111、112、113和114中的每个比较器的非反相信号输入。在互连181处提供标记为SIG-的反相信号，所述互连181连接到比较器109、110、111、112、113和114中的每个比较器的反相信号输入。
开关911包括开关133、开关134、开关135和开关136。互连161连接到开关133的第一端和开关135的第一端。互连162连接到开关134的第一端和开关136的第一端。开关133的第二端和开关136的第二端连接到比较器109的非反相参考输入和比较器110的反相参考输入。开关134的第二端和开关135的第二端连接到比较器109的反相参考输入和比较器110的非反相参考输入。互连174连接到开关133的控制端和开关134的控制端。互连175连接到开关135的控制端和开关136的控制端。
开关912包括开关137、开关138、开关139和开关140。互连165连接到开关137的第一端和开关139的第一端。互连166连接到开关138的第一端和开关140的第一端。开关137的第二端和开关140的第二端连接到比较器111的非反相参考输入和比较器112的反相参考输入。开关138的第二端和开关139的第二端连接到比较器111的反相参考输入和比较器112的非反相参考输入。互连176连接到开关137的控制端和开关138的控制端。互连177连接到开关139的控制端和开关140的控制端。
开关913包括开关141、开关142、开关143和开关144。互连171连接到开关141的第一端和开关143的第一端。互连172连接到开关142的第一端和开关144的第一端。开关141的第二端和开关144的第二端连接到比较器113的非反相参考输入和比较器114的反相参考输入。开关142的第二端和开关143的第二端连接到比较器113的反相参考输入和比较器114的非反相参考输入。互连178连接到开关141的控制端和开关142的控制端。互连179连接到开关143的控制端和开关144的控制端。
比较器109将待转换成数字形式的模拟输入信号与参考信号进行比较并且在互连182处提供比较器输出，模拟输入信号例如包括互连180处的非反相信号SIG+和互连181处的反相信号SIG-的信号SIG，参考信号如由开关911提供的包括非反相参考信号和反相参考信号的差分参考信号。比较器110将待转换成数字形式的模拟输入信号与参考信号进行比较并且在互连183处提供比较器输出，模拟输入信号例如包括互连180处的非反相信号SIG+和互连181处的反相信号SIG-的信号SIG，参考信号如由开关911提供的包括非反相参考信号和反相参考信号的差分参考信号。比较器111将待转换成数字形式的模拟输入信号与参考信号进行比较并且在互连184处提供比较器输出，模拟输入信号例如包括互连180处的非反相信号SIG+和互连181处的反相信号SIG-的信号SIG，参考信号如由开关912提供的包括非反相参考信号和反相参考信号的差分参考信号。比较器112将待转换成数字形式的模拟输入信号与参考信号进行比较并且在互连185处提供比较器输出，模拟输入信号例如包括互连180处的非反相信号SIG+和互连181处的反相信号SIG-的信号SIG，参考信号如由开关912提供的包括非反相参考信号和反相参考信号的差分参考信号。比较器113将待转换成数字形式的模拟输入信号与参考信号进行比较并且在互连187处提供比较器输出，模拟输入信号例如包括互连180处的非反相信号SIG+和互连181处的反相信号SIG-的信号SIG，参考信号如由开关913提供的包括非反相参考信号和反相参考信号的差分参考信号。比较器114将待转换成数字形式的模拟输入信号与参考信号进行比较并且在互连188处提供比较器输出，模拟输入信号例如包括互连180处的非反相信号SIG+和互连181处的反相信号SIG-的信号SIG，参考信号如由开关913提供的包括非反相参考信号和反相参考信号的差分参考信号。
比较器109的比较器输出经由互连182连接到锁存器115的输入。比较器110的比较器输出经由互连183连接到锁存器116的输入。比较器111的比较器输出经由互连184连接到锁存器117的输入。比较器112的比较器输出经由互连185连接到锁存器118的输入。比较器113的比较器输出经由互连187连接到锁存器119的输入。比较器114的比较器输出经由互连188连接到锁存器120的输入。
锁存器115的标记为Q[0]的输出经由互连189连接到锁存器121的D输入。锁存器116的标记为Q[1]的输出经由互连190连接到锁存器122的D输入。锁存器117的标记为Q[2]的输出经由互连191连接到锁存器123的D输入。锁存器118的标记为Q[3]的输出经由互连192连接到锁存器124的D输入。锁存器119的标记为Q[14]的输出经由互连193连接到锁存器125的D输入。锁存器120的标记为Q[15]的输出经由互连194连接到锁存器126的D输入。
锁存器121的Q输出作为控制输入连接到开关145，并且QB输出作为控制输入连接到开关146。锁存器122的Q输出作为控制输入连接到开关147，并且QB输出作为控制输入连接到开关148。锁存器123的Q输出作为控制输入连接到开关149，并且QB输出作为控制输入连接到开关150。锁存器124的Q输出作为控制输入连接到开关151，并且QB输出作为控制输入连接到开关152。锁存器125的Q输出作为控制输入连接到开关153，并且QB输出作为控制输入连接到开关154。锁存器126的Q输出作为控制输入连接到开关155，并且QB输出作为控制输入连接到开关156。
标记为ioutp的第一电流输出线902连接到开关145、147、149、151、153和155中的每个开关的第一端。标记为ioutm的第二电流输出线903连接到开关146、148、150、152、154和156中的每个开关的第一端。开关145和146中的每个开关的第二端连接到电流源127的第一端。电流源127的第二端连接到如接地等固定参考电压。开关147和148中的每个开关的第二端连接到电流源128的第一端。电流源128的第二端连接到如接地等固定参考电压。开关149和150中的每个开关的第二端连接到电流源129的第一端。电流源129的第二端连接到如接地等固定参考电压。开关151和152中的每个开关的第二端连接到电流源130的第一端。电流源130的第二端连接到如接地等固定参考电压。开关153和154中的每个开关的第二端连接到电流源131的第一端。电流源131的第二端连接到如接地等固定参考电压。开关155和156中的每个开关的第二端连接到电流源132的第一端。电流源132的第二端连接到如接地等固定参考电压。
在操作时，比较器109、110、111、112、113和114将包括非反相信号SIG+和反相信号SIG-的信号与来自911、912和913的参考信号进行比较，以产生比较结果，所述比较结果通过锁存器115、116、117、118、119、120、121、122、123、124、125和126进行计时以控制电流源127、128、129、130、131和132与互补电流输出线902和903的选择性连接。所提供的电流输出信号包括电流输出信号ioutp和电流输出信号ioutm。在特定实施例中，锁存器115、116、117、118、119和120从比较器输出到DAC开关仅添加一个延迟周期。在特定实施例中，可以利用触发器代替锁存器115、116、117、118、119和120。这里，将注意的是，根据时钟电路的实际实施方案，触发器的使用会给操作添加额外的时钟周期，这将会是不期望的。因此，本领域技术人员将理解，将会需要仔细设计时钟电路的实施方案，以避免在比较器输出与DAC开关之间添加时钟周期。
因为比较结果取决于提供到比较器109、110、111、112、113和114的参考信号，所以提供这些参考信号的元件的缺陷和/或比较器偏移可能影响比较结果，所述比较结果可能影响ADC的准确度。通过提供如开关911、912和913等开关来切换提供到比较器109、110、111、112、113和114的参考信号，电路100可以动态地交换参考信号，从而允许随时间推移抵消掉参考信号间的任何不需要的变化。这样另外改善了比较器109、110、111、112、113和114的偏移并且改善了电流源127、128、129、130、131和132的失配。
上述实施例利用了参考路径抖动，在所述参考路径抖动中，参考信号是电压信号。然而，将另外理解的是，本公开的教导不一定仅限于电压信号上的抖动，而是可以在ADC电路利用电流作为参考的情况下类似地应用。
图2是示出了根据至少一个实施例的方法的流程图。方法200从框201处开始并且继续到框202。在框202处，使随机数发生器的状态推进到下一个状态。随机数发生器可以例如是伪随机数发生器。例如，随机数发生器可以利用线性反馈移位寄存器(LFSR)。方法200从框202继续到框203。在框203处，对一个或多个随机数发生器位进行解码，以选择要交换的比较器参考对。方法200从框203继续到框204。在框204处，在选择的比较器之间切换参考输入。方法200从框204继续到框205。在框205处，将利用交换的比较器对的量化器的输出提供到数模转换器(DAC)。方法200从框205继续到框206。在框206处，使用DAC的输出提供模数转换。
根据至少一个实施例，量化器中的比较器输出直接连接到DAC中的各个电流源(忽略对信号计时的锁存器)。随机成对地15/0、14/1、13/2、12/3、11/4、10/5、9/6、8/7交换对比较器的参考。这样具有使量化器/DAC动态非线性(DNL)随机化的效果。
比较器交换的频率由解码器控制，所述解码器的输入来自LFSR。LFSR提供输出数据的频率可以是可编程的。例如，LFSR可以被编程为由每1个、2个、4个、8个等等样本在LFSR输出处提供输出数据，所述样本由ADC获得。来自解码器的如表示零(0)的逻辑电平等第一逻辑电平不交换比较器，而来自解码器的如表示一(1)的逻辑电平等第二逻辑电平交换比较器。解码器具有如下四种不同的交换设置：
00-每周期一对
01-每周期两对
10-每周期四对
11-由LFSR位控制哪些对和多少对(0-8对)。
根据至少一个实施例，将位LFSR[7：0]有意选择为并非移位寄存器中彼此相邻的位。LFSR的时钟可编程以允许用随机性与DAC毛刺能量进行权衡。反转触发器将来自LFSR的随机代码的长度加倍，这样降低了由伪随机数产生的重复率引起的杂散的频率。
至少一个实施例不修改参考线上的参考值。相反，改变参考线的连接以重新配置携带未改变参考值的参考线连接到比较器的方式。根据提供模式选择性的各个实施例或单个实施例，可以切换各种数量的参考线对，如单对、两对、四对，直到所有对，这样增加了随机性。可以在任何给定时间切换少于所有参考连接的参考连接。
至少一个实施例可以避免在信号路径中添加抖动。可以在不必须穿过抖动电路的情况下将输入信号提供到比较器的信号输入端。可以在不对信号路径进行改变的情况下使用比较器参考电压提供失配补偿。
至少一个实施例避免了需要现有组件的附加实例如比较器中的多个输入晶体管来产生抖动。通过避免需要额外的输入晶体管，可以避免不必要地增加半导体管芯上电路所占的面积。
至少一个实施例可以避免在两个量化器电路之间切换产生抖动。通过避免增加量化器电路中比较器的数量，可以避免不必要地增加半导体管芯上电路所占的面积。
根据至少一个实施例，一种模数转换器(ADC)包括用于接收模拟信号输入并且提供量化器输出的量化器。所述量化器包括：线性反馈移位寄存器(LFSR)，所述LFSR提供LFSR输出；解码器，所述解码器连接到所述LFSR，所述解码器具有多个解码器输出，每个解码器输出用于响应于所述LFSR输出的LFSR值提供开关控制信号；电参考，所述电参考具有多个参考输出，每个参考输出用于提供参考电平信号；第一开关，所述第一开关具有第一开关输出和第二开关输出，所述第一开关输出在所述开关控制信号中的第一开关控制信号处于第一状态时连接到所述参考输出中的第一参考输出并且在所述第一开关控制信号处于第二状态时连接到参考输出中的第二参考输出，并且所述第二开关输出在所述第一控制信号处于所述第一状态时连接到所述第二参考输出并且在所述第一控制信号处于所述第二状态时连接到所述第一参考输出；以及比较器，所述比较器具有信号输入、第一参考输入和第二参考输入，所述第一参考输入连接到所述第一开关输出，并且所述第二参考输入连接到所述第二开关输出。
根据至少一个实施例，所述解码器包括模式选择输入，所述模式选择输入被配置成接收模式选择值，其中所述模式选择值确定第二开关的用于响应于多个开关控制信号中的第二开关控制信号来切换所述多个参考输出中的第三参考输出和第四参考输出的第一切换操作。根据至少一个实施例，在所述模式选择值指示第一操作模式的情况下，使所述第一切换操作与所述第一开关的第二切换操作不完全相同，并且在所述模式选择值指示第二操作模式的情况下，使所述第一切换操作与所述第二切换操作完全相同。根据至少一个实施例，在所述模式选择值指示第三操作模式的情况下，所述第一切换操作取决于实施LFSR值的第一LFSR位值，并且所述第二切换操作取决于所述LFSR值的第二LFSR位值。根据至少一个实施例，所述解码器连接到所述量化器数字输出，其中所述第一开关控制信号取决于所述量化器数字输出的至少一位的量化器数字输出值。根据至少一个实施例，以可编程LFSR时钟频率推进所述LFSR的状态。根据至少一个实施例，所述ADC选自由σ-δADC和流水线ADC组成的组。
根据至少一个实施例，一种方法包括：推进随机数发生器的状态；对所述随机数发生器提供的一个或多个随机数发生器位进行解码，以选择要交换的一个或多个比较器对；在选择要交换的所述一个或多个比较器对中的每个比较器对中的比较器之间切换参考输入；将利用选择要交换的所述一个或多个比较器对的量化器的量化器数字输出提供到数模转换器(DAC)；使用所述DAC的模拟输出提供模数转换。根据至少一个实施例，所述解码部分地基于从模式选择输入接收的模式选择值来执行，其中用于交换所述比较器对中的第一比较器对的第一切换操作是由所述一个或多个随机数发生器位确定的，并且其中所述模式选择值确定用于交换所述比较器对中的第二比较器对的第二切换操作。根据至少一个实施例，在所述模式选择值指示第一操作模式的情况下，使所述第二切换操作与所述第一切换操作不完全相同，并且在所述模式选择值指示第二操作模式的情况下，使所述第二切换操作与所述第一切换操作完全相同。根据至少一个实施例，在所述模式选择值指示第三操作模式的情况下，所述第一切换操作取决于所述一个或多个随机数发生器位中的第一随机数发生器位，并且所述第二切换操作取决于所述一个或多个随机数发生器位中的第二随机数发生器位。根据至少一个实施例，所述解码取决于所述量化器数字输出的至少一位的量化器数字输出值。根据至少一个实施例，所述推进随机数发生器的状态以可编程LFSR时钟频率执行。
根据至少一个实施例，一种模数转换器(ADC)包括：数模转换器(DAC)，所述DAC具有数字输入和模拟输出；以及量化器，所述量化器具有连接到所述数字输入的量化器数字输出。所述量化器包括：随机数发生器电路，所述随机数发生器电路提供随机输出；解码器，所述解码器连接到所述随机数发生器电路并且被配置成在多个解码器输出处提供多个开关控制信号，所述开关控制信号响应于所述随机输出的随机输出值；电参考，所述电参考具有多个参考输出，每个参考输出用于提供参考电平信号；第一开关，所述第一开关具有第一开关输出和第二开关输出，所述第一开关输出在所述开关控制信号中的第一开关控制信号处于第一状态时连接到所述参考输出中的第一参考输出并且在所述第一开关控制信号处于第二状态时连接到参考输出中的第二参考输出，并且所述第二开关输出在所述第一控制信号处于所述第一状态时连接到所述第二参考输出并且在所述第一控制信号处于所述第二状态时连接到所述第一参考输出；以及比较器，所述比较器具有信号输入、第一参考输入和第二参考输入，所述第一参考输入连接到所述第一开关输出，并且所述第二参考输入连接到所述第二开关输出。
根据至少一个实施例，所述解码器包括模式选择输入，所述模式选择输入被配置成接收模式选择值，其中所述模式选择值确定第二开关的用于响应于多个开关控制信号中的第二开关控制信号来切换所述多个参考输出中的第三参考输出和第四参考输出的第一切换操作。根据至少一个实施例，在所述模式选择值指示第一操作模式的情况下，使所述第一切换操作与所述第一开关的第二切换操作不完全相同，并且在所述模式选择值指示第二操作模式的情况下，使所述第一切换操作与所述第二切换操作完全相同。根据至少一个实施例，在所述模式选择值指示第三操作模式的情况下，所述第一切换操作取决于实施LFSR值的第一LFSR位值，并且所述第二切换操作取决于所述LFSR值的第二LFSR位值。根据至少一个实施例，所述解码器连接到所述量化器数字输出，其中所述第一开关控制信号取决于所述量化器数字输出的至少一位的量化器数字输出值。根据至少一个实施例，以可编程随机数发生器时钟频率推进所述随机数发生器电路的状态。根据至少一个实施例，所述ADC选自由σ-δADC和流水线ADC组成的组。
已经参考具体实施例描述了本公开的概念。然而，本领域普通技术人员应了解，在不脱离如下面的权利要求书阐明的本公开范围的情况下，可以作出各种修改和改变。因此，应当在说明性而非限制性意义上看待说明书和附图，并且所有这种修改均旨在包括在本公开的范围内。
上文中已经关于具体实施例描述了益处、其它优点和问题解决方案。然而，益处、优点、问题解决方案以及可能使任何益处、优点或解决方案发生或变得更加显著的任何一个或多个特征不应被解释为是任何或所有权利要求的关键的、必需的或基本的特征。

Claims (10)

1.一种模数转换器(ADC)，其特征在于，包括用于接收模拟信号输入并且提供量化器输出的量化器，所述量化器包括：
线性反馈移位寄存器(LFSR)，所述LFSR提供LFSR输出；
解码器，所述解码器连接到所述LFSR，所述解码器具有多个解码器输出，每个解码器输出用于响应于所述LFSR输出的LFSR值提供开关控制信号；
电参考，所述电参考具有多个参考输出，每个参考输出用于提供参考电平信号；
第一开关，所述第一开关具有第一开关输出和第二开关输出，所述第一开关输出在所述开关控制信号中的第一开关控制信号处于第一状态时连接到所述参考输出中的第一参考输出并且在所述第一开关控制信号处于第二状态时连接到参考输出中的第二参考输出，并且所述第二开关输出在所述第一控制信号处于所述第一状态时连接到所述第二参考输出并且在所述第一控制信号处于所述第二状态时连接到所述第一参考输出；以及
比较器，所述比较器具有信号输入、第一参考输入和第二参考输入，所述第一参考输入连接到所述第一开关输出，并且所述第二参考输入连接到所述第二开关输出。
2.根据权利要求1所述的ADC，其特征在于，所述解码器包括：
模式选择输入，所述模式选择输入被配置成接收模式选择值，其中所述模式选择值确定第二开关的用于响应于多个开关控制信号中的第二开关控制信号来切换所述多个参考输出中的第三参考输出和第四参考输出的第一切换操作。
3.根据权利要求2所述的ADC，其特征在于，在所述模式选择值指示第一操作模式的情况下，使所述第一切换操作与所述第一开关的第二切换操作不完全相同，并且在所述模式选择值指示第二操作模式的情况下，使所述第一切换操作与所述第二切换操作完全相同。
4.根据权利要求3所述的ADC，其特征在于，在所述模式选择值指示第三操作模式的情况下，所述第一切换操作取决于所述LFSR值中的第一LFSR位值，并且所述第二切换操作取决于所述LFSR值中的第二LFSR位值。
5.根据权利要求1所述的ADC，其特征在于，所述解码器连接到量化器数字输出，其中所述第一开关控制信号取决于所述量化器数字输出的至少一位的量化器数字输出值。
6.根据权利要求1所述的ADC，其特征在于，以可编程LFSR时钟频率推进所述LFSR的状态。
7.根据权利要求1所述的ADC，其特征在于，所述ADC选自由σ-δADC和流水线ADC组成的组。
8.一种方法，其特征在于，包括：
推进随机数发生器的状态；
对所述随机数发生器提供的一个或多个随机数发生器位进行解码，以选择要交换的一个或多个比较器对；
在选择要交换的所述一个或多个比较器对中的每个比较器对中的比较器之间切换参考输入；
将利用选择要交换的所述一个或多个比较器对的量化器的量化器数字输出提供到数模转换器(DAC)；
使用所述DAC的模拟输出提供模数转换。
9.根据权利要求8所述的方法，其特征在于，所述解码部分地基于从模式选择输入接收的模式选择值来执行，其中用于交换所述比较器对中的第一比较器对的第一切换操作是由所述一个或多个随机数发生器位确定的，并且其中所述模式选择值确定用于交换所述比较器对中的第二比较器对的第二切换操作。
10.一种模数转换器(ADC)，其特征在于，包括：
数模转换器(DAC)，所述DAC具有数字输入和模拟输出；以及
量化器，所述量化器具有连接到所述数字输入的量化器数字输出，所述量化器包括：
随机数发生器电路，所述随机数发生器电路提供随机输出；
解码器，所述解码器连接到所述随机数发生器电路并且被配置成在多个解码器输出处提供多个开关控制信号，所述开关控制信号响应于所述随机输出的随机输出值；
电参考，所述电参考具有多个参考输出，每个参考输出用于提供参考电平信号；
第一开关，所述第一开关具有第一开关输出和第二开关输出，所述第一开关输出在所述开关控制信号中的第一开关控制信号处于第一状态时连接到所述参考输出中的第一参考输出并且在所述第一开关控制信号处于第二状态时连接到参考输出中的第二参考输出，并且所述第二开关输出在所述第一控制信号处于所述第一状态时连接到所述第二参考输出并且在所述第一控制信号处于所述第二状态时连接到所述第一参考输出；以及
比较器，所述比较器具有信号输入、第一参考输入和第二参考输入，所述第一参考输入连接到所述第一开关输出，并且所述第二参考输入连接到所述第二开关输出。
CN201911388538.3A 2018-12-31 2019-12-27 使用参考路径重新配置的模数转换器中的失配补偿 Pending CN111384949A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/236,690 2018-12-31
US16/236,690 US10587283B1 (en) 2018-12-31 2018-12-31 Mismatch compensation in an analog-to-digital converter using reference path reconfiguration

Publications (1)

Publication Number Publication Date
CN111384949A true CN111384949A (zh) 2020-07-07

Family

ID=68916395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911388538.3A Pending CN111384949A (zh) 2018-12-31 2019-12-27 使用参考路径重新配置的模数转换器中的失配补偿

Country Status (3)

Country Link
US (1) US10587283B1 (zh)
EP (1) EP3675364B1 (zh)
CN (1) CN111384949A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112600559A (zh) * 2020-12-02 2021-04-02 深圳市国微电子有限公司 流水线模数转换器及收发芯片

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0522136A (ja) * 1990-11-16 1993-01-29 Hitachi Ltd アナログ／デイジタル変換器
US5745061A (en) 1995-07-28 1998-04-28 Lucent Technologies Inc. Method of improving the stability of a sigma-delta modulator employing dither
US6433711B1 (en) * 1999-12-14 2002-08-13 Texas Instruments Incorporated System and method for offset error compensation in comparators
EP1472791B1 (en) * 2002-01-30 2006-09-06 Koninklijke Philips Electronics N.V. Electronic circuit with a sigma delta a/d converter
US6710729B1 (en) 2002-10-10 2004-03-23 Faraday Technology Corp. Idle channel tone and periodic noise suppression for sigma-delta modulator using feedback-quantizer
US6768437B1 (en) 2003-06-24 2004-07-27 Nokia Corporation Switched voltage-mode dither signal generation for a sigma-delta modulator
US7663524B2 (en) * 2003-11-13 2010-02-16 Silicon Touch Technology Inc. Multi-channel display driver circuit incorporating modified D/A converters
US7605740B2 (en) * 2005-12-12 2009-10-20 Nxp B.V. Flash analog-to-digital converter
US7436338B2 (en) 2005-12-21 2008-10-14 Slicex, Inc. Current mode sigma-delta modulator
US7298306B2 (en) * 2006-03-24 2007-11-20 Cirrus Logic, Inc. Delta sigma modulators with comparator offset noise conversion
US7535391B1 (en) * 2008-01-07 2009-05-19 Freescale Semiconductor, Inc. Analog-to-digital converter having random capacitor assignment and method thereof
US7852253B2 (en) * 2009-02-18 2010-12-14 Freescale Semiconductor, Inc. Digitally adjustable quantization circuit
US8330632B2 (en) * 2011-02-11 2012-12-11 University Of Florida Research Foundation, Inc. Self-healing analog-to-digital converters with background calibration
US8994570B1 (en) * 2013-09-26 2015-03-31 Cambridge Silicon Radio Limited Multi-level quantizers and analogue-to-digital converters
US9584153B2 (en) * 2015-01-12 2017-02-28 Microchip Technology Incorporated Efficient dithering technique for sigma-delta analog-to-digital converters
US9954548B2 (en) * 2016-04-08 2018-04-24 Infineon Technologies Ag Electronic switching and protection circuit with a logarithmic ADC

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112600559A (zh) * 2020-12-02 2021-04-02 深圳市国微电子有限公司 流水线模数转换器及收发芯片
CN112600559B (zh) * 2020-12-02 2024-03-19 深圳市国微电子有限公司 流水线模数转换器及收发芯片

Also Published As

Publication number Publication date
EP3675364B1 (en) 2022-06-01
EP3675364A1 (en) 2020-07-01
US10587283B1 (en) 2020-03-10

Similar Documents

Publication Publication Date Title
CN106888018B (zh) Dac时序失配误差的数字测量
US6426714B1 (en) Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator
CN107465411B (zh) 量化器
US5221926A (en) Circuit and method for cancelling nonlinearity error associated with component value mismatches in a data converter
US6975682B2 (en) Multi-bit delta-sigma analog-to-digital converter with error shaping
JP6375119B2 (ja) アナログ−デジタル変換器のための低電力量子化器
US8791844B2 (en) Modified dynamic element matching for reduced latency in a pipeline analog to digital converter
WO2001067614A1 (en) Digital cancellation of d/a converter noise in pipelined a/d converters
KR101927228B1 (ko) 누산기 및 이를 포함하는 데이터 가중 평균화 장치
US8497789B2 (en) Modified dynamic element matching for reduced latency in a pipeline analog to digital converter
CN106341134B (zh) 具有局部交错和重采样的数模转换器
US11451240B2 (en) Double data rate (DDR) quad switched multibit digital to analog converter and continuous time sigma-delta modulator
US10735021B2 (en) Correction of mismatch errors in a multi-bit delta-sigma modulator
US20090296858A1 (en) Dem system, delta-sigma a/d converter, and receiver
Su et al. A 16-bit 12-GS/s single-/dual-rate DAC with a successive bandpass delta-sigma modulator achieving<− 67-dBc IM3 within DC to 6-GHz tunable passbands
US20190131958A1 (en) Clock skew suppression for time-interleaved clocks
CN109815520B (zh) 一种基于FPGA的应用于多比特sigma-delta DAC DWA改进算法
EP3675364B1 (en) Mismatch compensation in an analog-to-digital converter using reference path reconfiguration
Hamoui et al. Linearity enhancement of multibit/spl Delta//spl Sigma/modulators using pseudo data-weighted averaging
US10615815B2 (en) High-linearity flash analog to digital converter
Beauchamp et al. Machine learning based image calibration for a twofold time-interleaved high speed DAC
Stefanou et al. An average low offset comparator for 1.25 Gsample/s ADC in 0.18/spl mu/m CMOS
CA2459180C (en) Multi-bit delta-sigma analog-to-digital converter with error shaping
US11152951B2 (en) Quad switched multibit digital to analog converter and continuous time sigma-delta modulator
US11569830B1 (en) Transition aware dynamic element matching

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination