CN105007079B - 逐次逼近型模数转换器的全差分增量采样方法 - Google Patents
逐次逼近型模数转换器的全差分增量采样方法 Download PDFInfo
- Publication number
- CN105007079B CN105007079B CN201510378978.6A CN201510378978A CN105007079B CN 105007079 B CN105007079 B CN 105007079B CN 201510378978 A CN201510378978 A CN 201510378978A CN 105007079 B CN105007079 B CN 105007079B
- Authority
- CN
- China
- Prior art keywords
- sampling
- capacitor
- conversion
- signal
- capacitor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开一种逐次逼近型模数转换器的全差分增量采样方法，根据神经信号的幅值特性分析，确定了在信号非活跃期间，其幅值大部分可以落在16LSB的窗口内，因此通过设置这个判断窗口可以屏蔽信号非活跃期间SAR ADC的高位冗余转换；在信号活跃时，其幅值变化超过16LSB，ADC从高位开始转换，克服了输入追踪SAR ADC结构需要限制输入信号幅度的问题。本发明设计的增量采样SAR ADC为全差分结构，可以有效抑制共模干扰，抑制偶次谐波，提高ADC转换的精度，克服了单端结构共模扰动大、偶次谐波噪声明显的问题。同时，相比于单端增量采样结构，全差分结构的信号转换范围也扩大了一倍，有效地拓宽了输入信号的范围。
Description
【技术领域】
本发明涉及模数转换器技术领域，特别涉及一种逐次逼近型模数转换器的全差分增量采样方法。
【背景技术】
低功耗电路一直是神经信号传感器和无线传感网络等电路设计的重点。由于SARADC(successive approximation A/D converter，逐次逼近式模数转换器)具有简单的结构和较少的模拟模块，可以实现极低的功耗，因此特别适合于低功耗的电路设计。电荷再分布式SAR ADC利用2的指数次幂排布的电容阵列DAC，通过不同权重的电容在高低参考电平间的切换来实现不同的量化电平，并且使这个电平最终趋近于采样信号，得到量化结果。对于N-bit的SAR ADC，理论上需要N次电容切换才能得到转换结果。
神经电信号以及传感网络中的待检测信号通常为脉冲信号，大部分时间信号变化较为缓慢，幅度变化不大，只有在脉冲到来时幅度才有较大改变。当信号幅度变化缓慢时，在采样率不变的情况下相邻两次采样的采样值变化较小，ADC转换的高位结果是相同的，如图1。DAC电容的切换功耗在SAR ADC总功耗中占有较大比重，基于共模电平恢复结构(Vcm-based)SAR ADC每一步电容切换的平均功耗表达式为：
Ei＝(2n-i-2-2n-2i-2)CVref 2 (1)
其中n为转换精度，C为单位电容，Vref为电容切换的参考电平。Ei代表第i步电容切换的平均功耗，如i＝1，E1代表第一步(即MSB)电容切换的平均功耗，可以看到高位电容的切换功耗与低位电容的切换功耗相比成指数增加。
图1中所示的高位转换冗余将带来较大的能量浪费。对于脉冲信号检测应用的SARADC，解决高位转换冗余问题对于低功耗设计具有重要意义。
针对这个问题，一种输入追踪的SAR ADC结构被提出来。其每次采样值并不是输入电压的绝对大小值，而是本次采样和前次转换量化电压的差值。当相邻两次采样变化较小时，这个差值较小，对这个差值进行量化可以预测到高位的转换结果为“0”，因此可以屏蔽高位的转换，将低位的转换结果叠加到前次的量化结果，即可得到本次采样的量化值。例如文献“Input-tracking DAC for low-powerhigh-linearity SAR ADC”(B.G.Lee andS.G.Lee,Electronics Letters,vol.47,no.16,pp.911-913,Aug.2011)中通过限制输入信号的频率，可以实现相邻两次采样差值小于Vref/4，从而屏蔽了MSB和MSB-1位的转换，相比传统SAR ADC，电容的平均开关功耗节省了70％。但是这种方法限制了输入信号频率，即限制了相邻两次采样电压的变化值，当采样变化量大于Vref/4时，转换将出现错误。因此该ADC无法处理大幅度突变信号的采样和转换。为了解决突变信号幅度变化大的问题，可以加入电压判断逻辑，当采样的差值小于一个窗口时，只进行低位转换，当差值大于窗口时，从高位开始转换。文献“A Low Power 10bit 500kS/s Delta-Modulated SAR ADC(DMSARADC)for Implantable Medical Devices”(Y.F.Lyu,C.Y.Wu,L.C.Liu,IEEEInternational Symposium on Circuits and System(ISCAS),pp.2046-2049,2013)利用一组DAC电容存储前次量化电压，另一组DAC采集当前输入值，实现了单端增量采样的SARADC。通过DAC中特定电容的置位，可以判断采样差值是否在设定的窗口内，并完成后续转换。测量结果显示，当输入信号为10Hz和7kHz时，该ADC在500kS/s采样率下可以实现66％的功耗缩减。然而文章中的ADC属于单端采样，不利于抑制共模干扰，同时单端结构的转换范围也较窄。因此该ADC不适用于共模干扰较大的信号采集***中。
文献“A 10bit SAR ADC With Data-DependentEnergy Reduction Using LSB-FirstSuccessive Approximation”(F.M.Yaul and A.P.Chandrakasan,IEEE Journal ofSolid-State Circuits,vol.49,no.12,pp.2825-2834,December 2014)提出一种基于电压预估的逆序转换SAR ADC，来解决高位转换冗余的问题。在采样结束后用前次量化结果作为对本次采样值的一个预估电压，并从LSB开始逐步向上进行搜索，判断采样电压范围。当采样电压范围确定后，DAC再向下逐步转换，得到本次量化结果。这种结构在相邻两次采样电压不变时，仅用2步即可实现一次转换。然而这种转换逻辑仅在输入信号变化非常缓慢时具有很高的转换效率，其随着信号幅度增加，转换效率下降很快。
【发明内容】
本发明的目的在于提供一种逐次逼近型模数转换器的全差分增量采样方法，以解决SAR ADC遇到的高位转换冗余问题以及现有解决方案的不足。
为了实现上述目的，本发明采用如下技术方案：
逐次逼近型模数转换器的全差分增量采样方法，包括以下步骤：
1)当采样控制信号SAMPLE信号为“1”时，进入采样阶段，此时采样开关闭合，电容阵列上极板跟随输入信号变化；电容阵列下极板从高位到低位根据前次量化结果D[9:1]分别接到VDD或者GND；由于C0和C1的大小是相同的，当D[0]为1时，P型电容阵列中的C0接到VCM，N型电容阵列中的C0接到GND；当D[0]为0时，P型电容阵列中的C0接到GND，N型电容阵列中的C0接到VCM；在采样结束时，电容阵列上极板电荷量表达式为：
其中VIP和VIN为查分采样电压值，CT为单端电容阵列的电容总和；
2)采样结束后，进入保持状态，采样开关断开，电容开关控制电容阵列下极板全部接到VCM，此时电容阵列上极板的电荷量表达式为：
Qp＝(Vp-VCM)·CT (5)
Qn＝(Vn-VCM)·CT (6)
其中VP和VN分别为差分电容上极板的电压值。
令(3)(5)和(4)(6)式分别相等，得到在采样结束时电容阵列上极板电压表达式：
由(7)(8)式相减得到差分采样得到的差值信号为：
Vp-Vn＝(VIP-VIN)-(V′IP-V′IN) (9)
其中，VIP-VIN为本次差分采样电压值，V′IP-V′IN为前次差分采样量化结果值；
3)保持相位结束后判断差分采样增量电压值的符号和大小：
如果增量电压为正，电容开关将P端C5电容的下级板接到GND，N端C5电容的下级板接到VDD，此时电容阵列上极板电压差值为：
所述全差分增量采样方法采用全查分采样，采样信号满幅度为2VDD，量化精度为10bit，因此一个量化台阶(LSB)为VDD/512；如果比较器的比较结果为“1”，表示正的增量电压值大于1/32VDD，即16LSB，超出了低4位的编码范围，下一步从最高位C9电容开始转换：将C5电容的下级板接回VCM，P端的C9电容的下级板接到GND，N端的C9电容的下级板接到VDD，比较器判断正的增量电压值是否大于1/2VDD，如果大于1/2VDD则P端的C8下极板从VCM接到GND且N端的C8下极板从VCM接到VDD，判断增量电压值是否大于3/4VDD，反之如果小于1/2VDD则P端的C8下极板从VCM接到VDD且N端的C8下极板从VCM接到GND，判断增量电压值是否大于1/4VDD，后续转换原理同上直到所有位数转换完成；如果比较结果为“0”，表示正的增量电压小于1/32VDD，直接进行下一步C4电容的转换：将P端的C4电容的下级板接到VDD，N端的C4电容的下级板接到GND，判断正的增量电压是否大于1/64VDD，如果大于1/64VDD则P端的C3下极板从VCM接到GND且N端的C3下极板从VCM接到VDD，判断增量电压是否大于3/128VDD，反之如果小于1/64VDD则P端的C3下极板接到VDD且N端的C3下极板接到GND，判断增量电压是否大于1/128VDD，后续转换原理同上直到所有位数转换完成；
如果增量电压为负值，将P端C5电容的下级板接到VDD，N端C5电容的下级板接到GND；如果比较结果为“0”，表示负的增量电压值大于1/32VDD，下一步需要从C9电容开始转换，如果比较结果为“1”，表示负的增量电压值小于1/32VDD，屏蔽高4位的转换，下一步从C4电容进行转换，直到转换结束；
4)步骤3)中正的增量电压的转换编码值通过10位加法器加到前次转换的量化编码值上，得到本次差分量VIP-VIN的量化编码值；步骤3)中负的增量电压的转换编码值通过10位加法器从前次转换的量化编码值中减去，得到本次差分量VIP-VIN的量化编码值；
5)待所有的转换步骤完成，本次转换结束，逐次逼近型模数转换器进入到待机状态，等待下一个SAMPLE信号高电平的到来，进行下一次的采样转换。
本发明进一步的改进在于：电容阵列的P型电容阵列和N型电容阵列完全相同，均包括10个电容C0-C9；每部分电容阵列电容大小按照2的指数次幂排列，即
Ci＝2i-1C0(i＞0) (2)
其中Ci代表第i个电容的大小，C0代表单位电容；电容阵列最末尾的电容C0作为权重电容，不参与转换；
P型电容阵列的所有电容的上极板连接比较器的正输入端；N型电容阵列的所有电容的上极板连接比较器的负输入端；外部输入信号VIP通过第一采样开关连接比较器的正输入端；外部输入信号VIN通过第二采样开关连接比较器的负输入端。
本发明进一步的改进在于：P型电容阵列和N型电容阵列中每个电容的下级板由电容开关Spi和Sni控制其连接到参考电平VDD、共模信号VCM或GND，其中VCM＝0.5VDD。
本发明进一步的改进在于：在步骤1)的采样阶段和步骤4)的转换阶段，电容开关生成两组反向的控制信号Sp9-0和Sn9-0，分别控制P型电容阵列和N型电容阵列；控制信号Spi与控制信号Sni相反。
本发明进一步的改进在于：比较器比较完成后，输出比较完成信号VALID，VALID信号作为异步时序的生成信号，触发异步时序生成模块产生异步时钟，用来驱动SAR控制器。
本发明进一步的改进在于：SAR控制器由异步时序生成的异步时钟驱动，用于实现逐次逼近控制逻辑。
相对于现有技术，本发明具有以下有益效果：
本发明针对神经电信号等脉冲信号的特征，做了优化，使SAR ADC在输入信号变化较小时消耗较低的能量，而在输入信号幅度变化较大时，不会增加过多额外的功耗。本发明逐次逼近型模数转换器在一个较长时间的平均状态下取得了较低的功耗值，适合用于神经信号采集***和无线传感网络***当中。
本发明根据神经信号的幅值特性分析，确定了在信号非活跃期间，其幅值大部分可以落在16LSB的窗口内，因此通过设置这个判断窗口可以屏蔽信号非活跃期间SAR ADC的高位冗余转换。在信号活跃时，其幅值变化超过16LSB，ADC从高位开始转换，克服了输入追踪SAR ADC结构需要限制输入信号幅度的问题。
本发明进行全差分增量采样，可以有效抑制共模干扰，抑制偶次谐波，提高ADC转换的精度，克服了单端结构共模扰动大、偶次谐波噪声明显的问题。同时，相比于单端增量采样，全差分增量采样的信号转换范围也扩大了一倍，有效地拓宽了输入信号的范围。
本发明全差分增量采样方法在信号幅值增量小于16LSB窗口时，只进行后5步电容切换即可完成一次转换。因此本发明的逐次逼近型模数转换器对于幅值变化量和电容切换步骤也做了较好的折中设计，使其不仅在幅值变换量小时具有较小的功耗，并且在幅值变化量增大时，仍然具有相对较低的功耗。
【附图说明】
图1为SAR ADC在输入信号变化较小时，高位转换冗余的示意图。
图2为本发明全差分增量采样SAR ADC电路结构图。
图3为实现全差分增量采样SAR ADC的电容阵列切换逻辑图。
图4为本发明SAR ADC 2048点FFT的幅频特性曲线。
图5为传统SAR ADC和增量采样SAR ADC的电容开关功耗与输入信号频率的变化关系图。
【具体实施方式】
本发明提供一种逐次逼近型模数转换器的全差分增量采样方法，通过判断采样的增量值的大小来屏蔽高位冗余转换，优化了SAR ADC在输入信号变化幅度较小时的DAC电容开关功耗，实现了低功耗设计。
本发明所设计的SAR ADC整体电路如图2所示。电路主要包括采样开关、DAC电容阵列、电容开关、比较器、SAR控制器、异步时序生成模块、10位加法器、10位多路选择器8和寄存器9。SAR ADC工作包括三个阶段，分别为采样阶段、保持阶段和转换阶段。
DAC电容阵列包括P型电容阵列和N型电容阵列，每个电容阵列均包括10个电容C0-C9；P型电容阵列的所有电容的上极板连接比较器的正输入端；N型电容阵列的所有电容的上极板连接比较器的负输入端；外部输入信号VIP通过第一采样开关连接比较器的正输入端；外部输入信号VIN通过第二采样开关连接比较器的负输入端。
如图2所示，采样开关实现ADC在采样阶段对外部输入信号VIP和VIN的采样。当采样控制信号(SAMPLE)为“1”时，进入采样阶段，采样开关闭合，DAC电容阵列的P型电容阵列和N型电容阵列的上极板连接到外部输入信号VIP和VIN，比较器的正输入端电压Vp跟随VIP变化，比较器的负输入端电压Vn跟随VIN变化。当SAMPLE信号变为“0”时，采样开关断开，采样结束Vp和Vn分别存储采样开关闭合前一刻的VIP和VIN值，这个值也是ADC所要进行量化编码的值。
如图2所示，DAC电容阵列是实现逐次逼近转换逻辑的重要模块，也是实现增量采样的主要结构。全差分结构中DAC电容阵列由P型和N型电容阵列构成，这两部分是完全相同的，如图2所示的上下两部分电容阵列。每部分电容阵列电容大小按照2的指数次幂排列，即
Ci＝2i-1C0(i＞0) (2)
其中Ci代表第i个电容的大小，C0代表单位电容。电容阵列最末尾的电容C0作为权重电容，不参与转换。P型电容阵列和N型电容阵列中每个电容的下级板由电容开关Spi和Sni控制其连接到参考电平VDD、共模信号VCM(VCM＝0.5VDD)或GND。在采样阶段，电容上极板连接到输入信号VIP和VIN，电容上存储的是本次采样电压和前次量化电压的差值；在转换阶段，电容的上极板进行电荷再分布以实现二分法的逐次逼近过程。
如图2所示，电容开关控制DAC电容下级板的连接关系。在采样阶段，电容开关信号由前次量化结果D[9:0]控制；在转换阶段，电容开关信号由比较器的比较结果B[9:0]控制。在采样阶段和转换阶段，电容开关生成两组反向的控制信号Sp9-0和Sn9-0，分别控制P型电容阵列和N型电容阵列。当Spi为“1”时，Sni为“0”；当Spi为“0”时，Sni为“1”。当开关信号为“1”时，电容下级板接到VDD，当开关信号为“0”时，电容下级板接到GND。
如图2所示，比较器实现对电容上极板电压Vp和Vn的大小比较功能。当Vp大于Vn时，比较器输出信号COMP为“1”，当Vp小于Vn时，COMP为“0”。VALID为比较完成信号，当比较器处于复位和比较阶段时，VALID为“0”，当比较器比较完成时，VALID被置为“1”。VALID信号作为异步时序的生成信号，触发异步时序生成模块产生异步时钟。
如图2所示，SAR控制器主要实现逐次逼近控制逻辑。在转换阶段，SAR控制器由异步时序生成的异步时钟驱动，并根据比较器的比较结果COMP控制电容开关，对第i位电容下级板进行切换，实现第i步的转换。之后，当Vp和Vn电压再次稳定时，SAR控制器被再次触发，根据比较结果COMP控制第i-1位电容的下级板切换，完成第i-1位转换，如此进行重复工作，直到所有转换完成，SAR控制器使ADC进入待机状态，等待下一次转换信号SAMPLE的到来。如图2所示，异步时序生成模块用来产生驱动SAR控制器工作的内部时钟。SAMPLE信号为采样信号，其频率等于ADC采样频率，当采样结束时，由异步时序生成模块为SAR控制器提供后续的内部时钟，因此避免了外部高频时钟的引入，降低了时钟功耗，减小了干扰。
如图2所示，10位加法器用来完成前次量化编码与本次增量采样量化值的求和。本发明所设计的SAR ADC每次对增量电压进行采样和转换，得到的转换结果为B[9:0]，该增量与前次量化编码值D[9:0]相加，即可得到本次采样电压的绝对编码值。在加法器中，还集成了溢出判断逻辑电路。当D[9:0]已经达到最大时，如果因为误差导致B[9:0]是一个正的增加量，则溢出逻辑保持D[9:0]为最大值不变。反之，当D[9:0]达到最小值时，如果因为误差导致B[9:0]是一个负的减小量，则溢出逻辑保持D[9:0]为最小值不变。
如图2所示，10位多路选择器用来选择控制电容开关信号的来源。采样阶段电容开关由前次量化编码值控制，转换阶段电容开关由当前比较器输出结果控制。
如图2所示，寄存器模块用来存储前次转换编码值。寄存器数据在本次增量采样转换完成后进行更新，并保持到下次增量采样转换完成。
图3显示了本发明逐次逼近型模数转换器的全差分增量采样方法的电容切换逻辑图，具体包括以下步骤：
1)当SAMPLE信号为“1”时，如图3所示，SAR ADC进入采样阶段，此时采样开关闭合，电容上极板跟随输入信号变化。电容下极板从高位到低位根据前次量化结果D[9:1]分别接到VDD或者GND。由于尾电容C0和C1电容大小相等，因此当D[0]为1时，P型DAC中的C0接到VCM，N型DAC中的C0接到GND；当D[0]为0时，P型DAC中的C0接到GND，N型DAC中的C0接到VCM。在采样结束时，电容上极板电荷量表达式为：
其中CT为单端电容阵列的和。
2)采样结束后，进入保持状态，如图3所示，采样开关断开，电容开关控制电容下极板全部接到VCM，此时电容上极板的电荷量表达式为：
Qp＝(Vp-VCM)·CT (5)
Qn＝(Vn-VCM)·CT (6)
由于采样开关断开前后，电容上极板电荷量是保持不变的，因此令(3)(5)和(4)(6)式分别相等，即可得到在采样结束时电容上极板电压表达式：
由(7)(8)式相减即可得到差分采样得到的差值信号为：
Vp-Vn＝(VIP-VIN)-(V′IP-V′IN) (9)
其中，VIP-VIN为本次差分采样电压值，V′IP-V′IN为前次差分采样量化结果值，因此公式(9)所代表的电容上极板所存储的电压差值即为差分采样增量电压值。
3)保持相位结束后需要判断增量(公式(9)的结果)的符号和大小。
如图3所示，如果增量电压为正(Vp>Vn)，则说明本次采样的差分电压值比前次采样的差分电压值大，本发明利用C5电容的切换来判断增量电压值是否在LSB/32以内。电容开关将P端C5接到GND，N端C5接到VDD，此时电容上极板电压差值为：
如果比较器的比较结果为“1”，表示正的增量电压值大于1/32VDD，超出了低4位的编码范围，因此下一步从最高位(C9)开始转换，即将C5电容接回VCM，P端的C9电容的下级板接到GND，N端的C9电容的下级板接到VDD，比较器判断正的增量电压值是否大于1/2VDD，如果大于1/2VDD则P端的C8下极板从VCM接到GND且N端的C8下极板从VCM接到VDD，判断增量电压值是否大于3/4VDD，反之如果小于1/2VDD则P端的C8下极板从VCM接到VDD且N端的C8下极板从VCM接到GND，判断增量电压值是否大于1/4VDD，后续转换原理同上直到所有位数转换完成。如果比较结果为“0”，表示正的增量电压小于1/32VDD，可以预测高4位D[9:6]的编码值为“0”，因此可以将高4位转换屏蔽，直接进行下一步C4的转换，即将P端的C4接到VDD，N端的C4接到GND，判断正的增量电压是否大于1/64VDD，如果大于1/64VDD则P端的C3下极板从VCM接到GND且N端的C3下极板从VCM接到VDD，判断增量电压是否大于3/128VDD，反之如果小于1/64VDD则P端的C3下极板接到VDD且N端的C3下极板接到GND，判断增量电压是否大于1/128VDD，后续转换原理同上直到所有位数转换完成。
如果增量电压为负值(Vp<Vn)，则说明本次采样的差分电压值比前次采样的差分电压值小，之后的转换逻辑与(Vp>Vn)的逻辑相反。在判断阶段，将P端C5接到VDD，N端C5接到GND。如果比较结果为“0”，表示负的增量电压值大于1/32VDD，下一步需要从C9开始转换。如果比较结果为“1”，表示负的增量电压值小于1/32VDD，可以屏蔽高4位的转换，下一步从C4进行转换，直到转换结束。
4)步骤3)中正的增量电压的转换编码值需要通过10位加法器加到前次转换的量化编码值上，得到本次差分量VIP-VIN的量化编码值。步骤3)中负的增量电压的转换编码值需要通过10位加法器从前次转换的量化编码值中减去，得到本次差分量VIP-VIN的量化编码值，减法逻辑已经集成在10位加法器中。
5)待所有的转换步骤完成，本次转换结束，SAR ADC进入到待机状态，等待下一个SAMPLE信号高电平的到来，进行下一次的采样转换。
本发明所设计的全差分增量采样逐次逼近型模数转换器，采用0.18μm标准CMOS工艺进行了电路设计，并进行了仿真验证。整个电路工作在0.6V电源电压下，采样频率最高为300kS/s，输入信号幅度为1.14Vpp，在输入信号频率为1kHz时，SAR ADC的功耗为2.49μW，仿真得到的ADC频谱图如图4所示。通过对图4的计算，本发明所设计的SAR ADC的信号谐波噪声比(SNDR)为58.4dB，有效精度为9.4位，品质因数达到了12.28fJ/conv.-step。图5为SARADC电容开关功耗在300kS/s采样率下随输入信号频率变化的关系图。可以看到随着输入信号频率的降低，相邻采样信号变化幅度减小，采样增量电压更多地在16LSB窗口内，SAR ADC屏蔽了高位电容的切换，降低了转换功耗，因此电容开关功耗随着输入信号频率降低而减小。当输入信号频率小于1.5kHz时，在300kS/s采样率条件下，任意两次相邻采样的增量电压均在16LSB以内，因此平均电容开关功耗达到最低。从图5可以看出，相比传统转换结构，全差分增量采样结构的平均电容开关功耗最多可以节省94％。当输入信号频率大于10kHz时，由于相邻两次采样增量电压值均不在16LSB的范围内，所以SAR ADC都要从C9为开始转换，由于消耗了C5电容切换的功耗来判断增量电压的大小，因此DAC的总开关功耗会大于传统SAR ADC，但是神经电信号脉冲频率很少达到10kHz以上，在此应用条件下，这种情况很少，本发明的方法在较长转换时间内仍能取得较低的功耗。
Claims (4)
1.逐次逼近型模数转换器的全差分增量采样方法，其特征在于，包括以下步骤：
1)当采样控制信号SAMPLE信号为“1”时，进入采样阶段，此时采样开关闭合，电容阵列上极板跟随输入信号变化；电容阵列下极板从高位到低位根据前次量化结果D[9:1]分别接到VDD或者GND；当D[0]为1时，P型电容阵列中的C0接到VCM，N型电容阵列中的C0接到GND；当D[0]为0时，P型电容阵列中的C0接到GND，N型电容阵列中的C0接到VCM；在采样结束时，电容阵列上极板电荷量表达式为：
<mrow>
<msub>
<mi>Q</mi>
<mi>p</mi>
</msub>
<mo>=</mo>
<msub>
<mi>V</mi>
<mrow>
<mi>I</mi>
<mi>P</mi>
</mrow>
</msub>
<mo>&CenterDot;</mo>
<msub>
<mi>C</mi>
<mi>T</mi>
</msub>
<mo>-</mo>
<mrow>
<mo>(</mo>
<munderover>
<mo>&Sigma;</mo>
<mrow>
<mi>i</mi>
<mo>=</mo>
<mn>1</mn>
</mrow>
<mn>9</mn>
</munderover>
<mo>(</mo>
<mrow>
<mi>D</mi>
<mo>&lsqb;</mo>
<mi>i</mi>
<mo>&rsqb;</mo>
<mo>&CenterDot;</mo>
<msup>
<mn>2</mn>
<mrow>
<mi>i</mi>
<mo>-</mo>
<mn>1</mn>
</mrow>
</msup>
<msub>
<mi>C</mi>
<mn>0</mn>
</msub>
</mrow>
<mo>)</mo>
<mo>&CenterDot;</mo>
<msub>
<mi>V</mi>
<mrow>
<mi>D</mi>
<mi>D</mi>
</mrow>
</msub>
<mo>+</mo>
<mi>D</mi>
<mo>&lsqb;</mo>
<mn>0</mn>
<mo>&rsqb;</mo>
<mo>&CenterDot;</mo>
<msub>
<mi>C</mi>
<mn>0</mn>
</msub>
<mo>&CenterDot;</mo>
<mfrac>
<msub>
<mi>V</mi>
<mrow>
<mi>D</mi>
<mi>D</mi>
</mrow>
</msub>
<mn>2</mn>
</mfrac>
<mo>)</mo>
</mrow>
<mo>-</mo>
<mo>-</mo>
<mo>-</mo>
<mrow>
<mo>(</mo>
<mn>3</mn>
<mo>)</mo>
</mrow>
</mrow>
<mrow>
<msub>
<mi>Q</mi>
<mi>n</mi>
</msub>
<mo>=</mo>
<msub>
<mi>V</mi>
<mrow>
<mi>I</mi>
<mi>N</mi>
</mrow>
</msub>
<mo>&CenterDot;</mo>
<msub>
<mi>C</mi>
<mi>T</mi>
</msub>
<mo>-</mo>
<mrow>
<mo>(</mo>
<munderover>
<mo>&Sigma;</mo>
<mrow>
<mi>i</mi>
<mo>=</mo>
<mn>1</mn>
</mrow>
<mn>9</mn>
</munderover>
<mo>(</mo>
<mrow>
<mover>
<mrow>
<mi>D</mi>
<mo>&lsqb;</mo>
<mi>i</mi>
<mo>&rsqb;</mo>
</mrow>
<mo>&OverBar;</mo>
</mover>
<mo>&CenterDot;</mo>
<msup>
<mn>2</mn>
<mrow>
<mi>i</mi>
<mo>-</mo>
<mn>1</mn>
</mrow>
</msup>
<msub>
<mi>C</mi>
<mn>0</mn>
</msub>
</mrow>
<mo>)</mo>
<mo>&CenterDot;</mo>
<msub>
<mi>V</mi>
<mrow>
<mi>D</mi>
<mi>D</mi>
</mrow>
</msub>
<mo>+</mo>
<mover>
<mrow>
<mi>D</mi>
<mo>&lsqb;</mo>
<mn>0</mn>
<mo>&rsqb;</mo>
</mrow>
<mo>&OverBar;</mo>
</mover>
<mo>&CenterDot;</mo>
<msub>
<mi>C</mi>
<mn>0</mn>
</msub>
<mo>&CenterDot;</mo>
<mfrac>
<msub>
<mi>V</mi>
<mrow>
<mi>D</mi>
<mi>D</mi>
</mrow>
</msub>
<mn>2</mn>
</mfrac>
<mo>)</mo>
</mrow>
<mo>-</mo>
<mo>-</mo>
<mo>-</mo>
<mrow>
<mo>(</mo>
<mn>4</mn>
<mo>)</mo>
</mrow>
</mrow>
其中CT为单端电容阵列的和；
2)采样结束后，进入保持状态，采样开关断开，电容开关控制电容阵列下极板全部接到VCM，此时电容阵列上极板的电荷量表达式为：
Qp＝(Vp-VCM)·CT (5)
Qn＝(Vn-VCM)·CT (6)
令(3)(5)和(4)(6)式分别相等，得到在采样结束时电容阵列上极板电压表达式：
<mrow>
<mtable>
<mtr>
<mtd>
<mrow>
<msub>
<mi>Q</mi>
<mi>p</mi>
</msub>
<mo>=</mo>
<msub>
<mi>V</mi>
<mrow>
<mi>I</mi>
<mi>P</mi>
</mrow>
</msub>
<mo>-</mo>
<mrow>
<mo>(</mo>
<munderover>
<mo>&Sigma;</mo>
<mrow>
<mi>i</mi>
<mo>=</mo>
<mn>1</mn>
</mrow>
<mn>9</mn>
</munderover>
<mi>D</mi>
<mo>&lsqb;</mo>
<mi>i</mi>
<mo>&rsqb;</mo>
<mo>&CenterDot;</mo>
<mfrac>
<mrow>
<msup>
<mn>2</mn>
<mrow>
<mi>i</mi>
<mo>-</mo>
<mn>1</mn>
</mrow>
</msup>
<msub>
<mi>C</mi>
<mn>0</mn>
</msub>
</mrow>
<msub>
<mi>C</mi>
<mi>T</mi>
</msub>
</mfrac>
<mo>&CenterDot;</mo>
<msub>
<mi>V</mi>
<mrow>
<mi>D</mi>
<mi>D</mi>
</mrow>
</msub>
<mo>+</mo>
<mi>D</mi>
<mo>&lsqb;</mo>
<mn>0</mn>
<mo>&rsqb;</mo>
<mo>&CenterDot;</mo>
<mfrac>
<msub>
<mi>C</mi>
<mn>0</mn>
</msub>
<msub>
<mi>C</mi>
<mi>T</mi>
</msub>
</mfrac>
<mo>&CenterDot;</mo>
<mfrac>
<msub>
<mi>V</mi>
<mrow>
<mi>D</mi>
<mi>D</mi>
</mrow>
</msub>
<mn>2</mn>
</mfrac>
<mo>)</mo>
</mrow>
<mo>+</mo>
<msub>
<mi>V</mi>
<mrow>
<mi>C</mi>
<mi>M</mi>
</mrow>
</msub>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<mo>=</mo>
<msub>
<mi>V</mi>
<mrow>
<mi>I</mi>
<mi>P</mi>
</mrow>
</msub>
<mo>-</mo>
<msubsup>
<mi>V</mi>
<mrow>
<mi>I</mi>
<mi>P</mi>
</mrow>
<mo>&prime;</mo>
</msubsup>
<mo>+</mo>
<msub>
<mi>V</mi>
<mrow>
<mi>C</mi>
<mi>M</mi>
</mrow>
</msub>
</mrow>
</mtd>
</mtr>
</mtable>
<mo>-</mo>
<mo>-</mo>
<mo>-</mo>
<mrow>
<mo>(</mo>
<mn>7</mn>
<mo>)</mo>
</mrow>
</mrow>
<mrow>
<mtable>
<mtr>
<mtd>
<mrow>
<msub>
<mi>V</mi>
<mi>n</mi>
</msub>
<mo>=</mo>
<msub>
<mi>V</mi>
<mrow>
<mi>I</mi>
<mi>N</mi>
</mrow>
</msub>
<mo>-</mo>
<mrow>
<mo>(</mo>
<munderover>
<mo>&Sigma;</mo>
<mrow>
<mi>i</mi>
<mo>=</mo>
<mn>1</mn>
</mrow>
<mn>9</mn>
</munderover>
<mover>
<mrow>
<mi>D</mi>
<mo>&lsqb;</mo>
<mi>i</mi>
<mo>&rsqb;</mo>
</mrow>
<mo>&OverBar;</mo>
</mover>
<mo>&CenterDot;</mo>
<mfrac>
<mrow>
<msup>
<mn>2</mn>
<mrow>
<mi>i</mi>
<mo>-</mo>
<mn>1</mn>
</mrow>
</msup>
<msub>
<mi>C</mi>
<mn>0</mn>
</msub>
</mrow>
<msub>
<mi>C</mi>
<mi>T</mi>
</msub>
</mfrac>
<mo>&CenterDot;</mo>
<msub>
<mi>V</mi>
<mrow>
<mi>D</mi>
<mi>D</mi>
</mrow>
</msub>
<mo>+</mo>
<mover>
<mrow>
<mi>D</mi>
<mo>&lsqb;</mo>
<mn>0</mn>
<mo>&rsqb;</mo>
</mrow>
<mo>&OverBar;</mo>
</mover>
<mo>&CenterDot;</mo>
<mfrac>
<msub>
<mi>C</mi>
<mn>0</mn>
</msub>
<msub>
<mi>C</mi>
<mi>T</mi>
</msub>
</mfrac>
<mo>&CenterDot;</mo>
<mfrac>
<msub>
<mi>V</mi>
<mrow>
<mi>D</mi>
<mi>D</mi>
</mrow>
</msub>
<mn>2</mn>
</mfrac>
<mo>)</mo>
</mrow>
<mo>+</mo>
<msub>
<mi>V</mi>
<mrow>
<mi>C</mi>
<mi>M</mi>
</mrow>
</msub>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<mo>=</mo>
<msub>
<mi>V</mi>
<mrow>
<mi>I</mi>
<mi>N</mi>
</mrow>
</msub>
<mo>-</mo>
<msubsup>
<mi>V</mi>
<mrow>
<mi>I</mi>
<mi>N</mi>
</mrow>
<mo>&prime;</mo>
</msubsup>
<mo>+</mo>
<msub>
<mi>V</mi>
<mrow>
<mi>C</mi>
<mi>M</mi>
</mrow>
</msub>
</mrow>
</mtd>
</mtr>
</mtable>
<mo>-</mo>
<mo>-</mo>
<mo>-</mo>
<mrow>
<mo>(</mo>
<mn>8</mn>
<mo>)</mo>
</mrow>
</mrow>
由(7)(8)式相减得到差分采样得到的差值信号为：
Vp-Vn＝(VIP-VIN)-(V′IP-V′IN) (9)
其中，VIP-VIN为本次差分采样电压值，V′IP-V′IN为前次差分采样量化结果值；
3)保持相位结束后判断差分采样增量电压值的符号和大小：
如果增量电压为正，电容开关将P端C5电容的下级板接到GND，N端C5电容的下级板接到VDD，此时电容阵列上极板电压差值为：
<mrow>
<msub>
<mi>V</mi>
<mi>p</mi>
</msub>
<mo>-</mo>
<msub>
<mi>V</mi>
<mi>n</mi>
</msub>
<mo>=</mo>
<mrow>
<mo>(</mo>
<msub>
<mi>V</mi>
<mrow>
<mi>I</mi>
<mi>P</mi>
</mrow>
</msub>
<mo>-</mo>
<msub>
<mi>V</mi>
<mrow>
<mi>I</mi>
<mi>N</mi>
</mrow>
</msub>
<mo>)</mo>
</mrow>
<mo>-</mo>
<mrow>
<mo>(</mo>
<msubsup>
<mi>V</mi>
<mrow>
<mi>I</mi>
<mi>P</mi>
</mrow>
<mo>&prime;</mo>
</msubsup>
<mo>-</mo>
<msubsup>
<mi>V</mi>
<mrow>
<mi>I</mi>
<mi>N</mi>
</mrow>
<mo>&prime;</mo>
</msubsup>
<mo>)</mo>
</mrow>
<mo>-</mo>
<mfrac>
<mn>1</mn>
<mn>32</mn>
</mfrac>
<msub>
<mi>V</mi>
<mrow>
<mi>D</mi>
<mi>D</mi>
</mrow>
</msub>
<mo>-</mo>
<mo>-</mo>
<mo>-</mo>
<mrow>
<mo>(</mo>
<mn>10</mn>
<mo>)</mo>
</mrow>
</mrow>
所述全差分增量采样方法采用全查分采样，采样信号满幅度为2VDD，量化精度为10bit，因此一个量化台阶LSB为VDD/512；如果比较器的比较结果为“1”，表示正的增量电压值大于1/32VDD，即16LSB，超出了低4位的编码范围，下一步从最高位C9电容开始转换：将C5电容的下级板接回VCM，P端的C9电容的下级板接到GND，N端的C9电容的下级板接到VDD，比较器判断正的增量电压值是否大于1/2VDD，如果大于1/2VDD则P端的C8下极板从VCM接到GND且N端的C8下极板从VCM接到VDD，判断增量电压值是否大于3/4VDD，反之如果小于1/2VDD则P端的C8下极板从VCM接到VDD且N端的C8下极板从VCM接到GND，判断增量电压值是否大于1/4VDD，后续转换原理同上直到所有位数转换完成；如果比较结果为“0”，表示正的增量电压小于1/32VDD，直接进行下一步C4电容的转换：将P端的C4电容的下级板接到VDD，N端的C4电容的下级板接到GND，判断正的增量电压是否大于1/64VDD，如果大于1/64VDD则P端的C3下极板从VCM接到GND且N端的C3下极板从VCM接到VDD，判断增量电压是否大于3/128VDD，反之如果小于1/64VDD则P端的C3下极板接到VDD且N端的C3下极板接到GND，判断增量电压是否大于1/128VDD，后续转换原理同上直到所有位数转换完成；
如果增量电压为负值，将P端C5电容的下级板接到VDD，N端C5电容的下级板接到GND；如果比较结果为“0”，表示负的增量电压值大于1/32VDD，下一步需要从C9电容开始转换，如果比较结果为“1”，表示负的增量电压值小于1/32VDD，屏蔽高4位的转换，下一步从C4电容进行转换，直到转换结束；
4)步骤3)中正的增量电压的转换编码值通过10位加法器加到前次转换的量化编码值上，得到本次差分量VIP-VIN的量化编码值；步骤3)中负的增量电压的转换编码值通过10位加法器从前次转换的量化编码值中减去，得到本次差分量VIP-VIN的量化编码值；
5)待所有的转换步骤完成，本次转换结束，逐次逼近型模数转换器进入到待机状态，等待下一个SAMPLE信号高电平的到来，进行下一次的采样转换；
电容阵列的P型电容阵列和N型电容阵列完全相同，均包括10个电容C0-C9；每部分电容阵列电容大小按照2的指数次幂排列，即
Ci＝2i-1C0 1≤i≤9 (2)
其中Ci代表第i个电容的大小，C0代表单位电容；电容阵列最末尾的电容C0作为权重电容，不参与转换；
P型电容阵列的所有电容的上极板连接比较器的正输入端；N型电容阵列的所有电容的上极板连接比较器的负输入端；外部输入信号VIP通过第一采样开关连接比较器的正输入端；外部输入信号VIN通过第二采样开关连接比较器的负输入端；
P型电容阵列和N型电容阵列中每个电容的下级板由电容开关Spi和Sni控制其连接到参考电平VDD、共模信号VCM或GND，其中VCM＝0.5VDD；
Vp为比较器的正输入端电压，Vn为比较器的负输入端电压。
2.根据权利要求1所述的逐次逼近型模数转换器的全差分增量采样方法，其特征在于，在步骤1)的采样阶段和步骤4)的转换阶段，电容开关生成两组反向的控制信号Sp9-0和Sn9-0，分别控制P型电容阵列和N型电容阵列；控制信号Spi与控制信号Sni相反。
3.根据权利要求1所述的逐次逼近型模数转换器的全差分增量采样方法，其特征在于，比较器比较完成后，输出比较完成信号VALID，VALID信号作为异步时序的生成信号，触发异步时序生成模块产生异步时钟，用来驱动SAR控制器。
4.根据权利要求3所述的逐次逼近型模数转换器的全差分增量采样方法，其特征在于，SAR控制器由异步时序生成的异步时钟驱动，用于实现逐次逼近控制逻辑。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510378978.6A CN105007079B (zh) | 2015-07-01 | 2015-07-01 | 逐次逼近型模数转换器的全差分增量采样方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510378978.6A CN105007079B (zh) | 2015-07-01 | 2015-07-01 | 逐次逼近型模数转换器的全差分增量采样方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105007079A CN105007079A (zh) | 2015-10-28 |
| CN105007079B true CN105007079B (zh) | 2018-04-17 |
Family
ID=54379620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510378978.6A Active CN105007079B (zh) | 2015-07-01 | 2015-07-01 | 逐次逼近型模数转换器的全差分增量采样方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105007079B (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI584600B (zh) * | 2015-11-13 | 2017-05-21 | 絡達科技股份有限公司 | 連續漸近式類比數位轉換器及其控制方法 |
| WO2017091928A1 (zh) * | 2015-11-30 | 2017-06-08 | 复旦大学 | 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc |
| CN105915218A (zh) * | 2016-04-05 | 2016-08-31 | 天津大学 | 用于逐次逼近型模数转换器的数模转换模块 |
| CN105933007B (zh) * | 2016-04-14 | 2019-01-29 | 西安电子科技大学昆山创新研究院 | 一种逐次逼近型模数转换器及其开关时序 |
| CN106992785B (zh) * | 2017-03-21 | 2020-12-11 | 清华大学深圳研究生院 | 一种德尔塔调制器及其模数转换器 |
| CN107222212B (zh) * | 2017-04-23 | 2021-01-26 | 复旦大学 | 提高逐次逼近型模数转换器电路信噪比的方法与实现电路 |
| CN108242929B (zh) * | 2017-07-07 | 2021-11-09 | 西安微电子技术研究所 | 一种用于sar型adc的多精度抗辐照逻辑控制装置 |
| CN107422177B (zh) * | 2017-07-27 | 2020-10-09 | 北京德威特电气科技股份有限公司 | 信号采集电路及方法、保护电路及方法、以及马达 |
| CN108039890B (zh) * | 2017-12-05 | 2021-09-21 | 珠海格力电器股份有限公司 | 一种逐次逼近型adc电路及模数转换方法 |
| EP3716487A1 (en) | 2019-03-27 | 2020-09-30 | Nxp B.V. | A capacitive sampling circuit |
| US11695330B2 (en) * | 2019-09-11 | 2023-07-04 | Analog Devices International Unlimited Company | Method to reduce the common-mode EMI of a full bridge converter using sampling common-mode feedback |
| CN110912545A (zh) * | 2019-12-04 | 2020-03-24 | 电子科技大学 | 低输入信号串扰多路时分复用sar adc电路*** |
| CN112436813B (zh) * | 2020-10-21 | 2024-03-29 | 西安交通大学 | 一种全差分自适应增益控制电容检测前端电路 |
| CN112187274A (zh) * | 2020-11-27 | 2021-01-05 | 成都铭科思微电子技术有限责任公司 | 提高逐次逼近型模数转换器参考电压稳定性的电路 |
| CN113315518B (zh) * | 2021-05-06 | 2023-07-07 | 西安交通大学 | 一种基于噪声整形的逐次逼近型模数转换器 |
| CN113078906B (zh) * | 2021-06-07 | 2021-08-27 | 微龛(广州)半导体有限公司 | 逐次逼近型模数转换器及其转换方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104506195A (zh) * | 2014-12-25 | 2015-04-08 | 北京兆易创新科技股份有限公司 | 一种分辨率可配置逐次逼近型模数转换器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7432844B2 (en) * | 2006-12-04 | 2008-10-07 | Analog Devices, Inc. | Differential input successive approximation analog to digital converter with common mode rejection |
-
2015
- 2015-07-01 CN CN201510378978.6A patent/CN105007079B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104506195A (zh) * | 2014-12-25 | 2015-04-08 | 北京兆易创新科技股份有限公司 | 一种分辨率可配置逐次逼近型模数转换器 |
Non-Patent Citations (3)
| Title |
|---|
| 2.2MHz，8.3mW多位量化连续时间Sigma-Delta调制器设计;王江涛 等;《微电子学与计算机》;20140831;第31卷(第8期);第10-14页 * |
| A 10 bit SAR ADC With Data-Dependent Energy Reduction Using LSB-First Successive Approximation;Frank M.Yaul 等;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;20141231;第49卷(第12期);第2825-2834页 * |
| Merged capacitor switching based SAR ADC with highest switching energy-efficiency;V. Harinrasath等;《ELECTRONICS LETTERS》;20100429;第46卷(第9期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105007079A (zh) | 2015-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105007079B (zh) | 逐次逼近型模数转换器的全差分增量采样方法 | |
| CN105391451B (zh) | 一种逐次逼近型模数转换器及其模数转换时开关切换方法 | |
| CN102045067B (zh) | 提高逐次逼近adc输出信噪比的转换和校准算法及adc | |
| CN109039332B (zh) | 一种逐次逼近型模数转换器及其低功耗开关算法 | |
| US8599059B1 (en) | Successive approximation register analog-digital converter and method for operating the same | |
| US10135457B2 (en) | Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter | |
| TWI434517B (zh) | 數位類比轉換器的元素的權重的估算方法、裝置及應用其之逐次逼近暫存器類比數位轉換器 | |
| CN109379082B (zh) | 一种逐次逼近模数转换器 | |
| WO2011028674A2 (en) | Low-power area-efficient sar adc using dual capacitor arrays | |
| CN104967451A (zh) | 逐次逼近型模数转换器 | |
| KR102017310B1 (ko) | 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법 | |
| CN108306644B (zh) | 基于10位超低功耗逐次逼近型模数转换器前端电路 | |
| CN105187065A (zh) | 逐次逼近adc超低功耗电容阵列及其逻辑控制方法 | |
| CN104158545A (zh) | 一种基于压控振荡器量化的逐次逼近寄存器型模数转换器 | |
| CN111371457A (zh) | 一种模数转换器及应用于sar adc的三电平开关方法 | |
| CN110380730B (zh) | 一种应用于低电压sar adc的电容阵列开关方法 | |
| CN104410419A (zh) | 带有数字可编程选通窗的模数转换器 | |
| CN111641413A (zh) | 一种高能效sar adc的电容阵列开关方法 | |
| CN107248864B (zh) | 基于权重校准的高精度模数转换器及转换方法 | |
| Yang et al. | A 151-nW adaptive delta-sampling ADC for ultra-low power sensing applications | |
| US10547321B2 (en) | Method and apparatus for enabling wide input common-mode range in SAR ADCS with no additional active circuitry | |
| Deng et al. | A 12-bit 200KS/s SAR ADC with a mixed switching scheme and integer-based split capacitor array | |
| CN106656190A (zh) | 连续逼近式模拟数字转换电路及其方法 | |
| CN106685420A (zh) | 一种逐次逼近adc电容阵列的低功耗高线性度切换方法 | |
| US9998137B1 (en) | Power-efficient successive-approximation analog-to-digital converter using LSB averaging |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |