CN111984052A - 电压源 - Google Patents

电压源 Download PDF

Info

Publication number
CN111984052A
CN111984052A CN202010737491.3A CN202010737491A CN111984052A CN 111984052 A CN111984052 A CN 111984052A CN 202010737491 A CN202010737491 A CN 202010737491A CN 111984052 A CN111984052 A CN 111984052A
Authority
CN
China
Prior art keywords
transistor
voltage
current
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010737491.3A
Other languages
English (en)
Inventor
刘利书
冯宇翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Midea Group Co Ltd
Guangdong Midea White Goods Technology Innovation Center Co Ltd
Original Assignee
Midea Group Co Ltd
Guangdong Midea White Goods Technology Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Midea Group Co Ltd, Guangdong Midea White Goods Technology Innovation Center Co Ltd filed Critical Midea Group Co Ltd
Priority to CN202010737491.3A priority Critical patent/CN111984052A/zh
Publication of CN111984052A publication Critical patent/CN111984052A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本申请公开了一种电压源，包括输出电路以及依次连接的运放适配电压电路、输入输出耦合环路电路和电流源，输出电路分别与所述运放适配电压电路和所述输入输出耦合环路电路相连接；所述运放适配电压电路用于产生由所述第一输出端输出的第一电流和由所述第二输出端输出的第二电流；所述输入输出耦合环路电路用于调整所述第一输出端的电压和所述第二输出端的电压，以及产生调整电流；所述电流源用于调整所述第一电流和所述第二电流；输出电路用于产生稳定电压并输出所述稳定电压。本申请提供的电压源，结构简单，可控性好，通过输入输出耦合环路电路降低了运算放大器失调电压的影响，通过电流源降低了电流镜失配的影响，输出的电压精度高、稳定性好。

Description

电压源
技术领域
本申请涉及电路技术领域，具体涉及一种电压源。
背景技术
在半导体器件和芯片领域，通常需要设计外置或者内置的高精度高温度稳定性的电压源。判断电压源优劣的基本参数包括：1)电压的稳定性：不随外加电压或者负载变化；2)温度的稳定性：不随外界温度变化而变化；3)工艺的稳定性。其中，温度的稳定性对技术的挑战最大。目前在业内，电压源的设计常规是是利用三极管的正负温度系数叠加，从而生成不随电源电压、温度和工艺变化的输出电压。芯片中控制电路和保护电路的性能参数受参考电压的影响显著。为了准确设定芯片内部各模拟单元的偏置电位、控制模块和保护模块的参考电位，高精度的基准电压信号必不可少。但考虑到运算放大器失调电压VOS和电流镜失配问题，高精度基准源的设计一直是影响器件/模块性能的重要因素。如图1所示，常规的设计思路是将两组独立的不同温度系数的电流叠加，产生不随温度变化的电流，传输到输出支路从而实现稳定的电压源设计。图2表示的是具体的设计电路，基本结构由带隙基准核和运算放大器组成。将正温度系数电流IPTAT(IPTAT＝ΔVBE/R2)与负温度系数电流ICTAT(ICTAT＝VBE/R1)加权求和，得到一个近似零温度系数电流I1，通过电流镜复制该电流，与电阻R4作用输出基准电压，若运算放大器失调电压为VOS，则输出电压基准值Vref的值为：
Figure BDA0002605630380000011
运算放大器失调电压VOS的存在，导致传统电压基准电路难以输出高精度和高温度稳定性的基准电压。另外，加在电阻R2两端的电压为两个三极管基极-发射极之差△Vbe，该电压为正温度系数，而三极管基极-发射极Vbe为负温度系数，因此通过△Vbe和Vbe的线性叠加，即可获得不随温度变化的电压源Vref。目前的方案中，运算放大器并非理想运放，存在失调电压Vos，不能保证A点和B点的电压完全相等，因此输出电压Vref的精度和温度稳定性不高。
发明内容
本申请的目的是提供一种电压源。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。
根据本申请实施例的一个方面，提供一种电压源，其思路如图3所示，负温度系数先与输出支路耦合生成负温度系数电流，其电流包含了输出电压的负反馈作用，能大大降低失调电压的影响。然后负温度系数电流与正温度系数电流叠加，得到不随温度变化的电流，最后输出到输出支路。包括输出电路以及依次连接的运放适配电压电路、输入输出耦合环路电路和电流源，所述输出电路分别与所述运放适配电压电路和所述输入输出耦合环路电路相连接；
所述运放适配电压电路包括第一输出端和第二输出端；所述运放适配电压电路和所述输出电路分别连接输入电源电压；
所述运放适配电压电路用于产生由所述第一输出端输出的第一电流和由所述第二输出端输出的第二电流；
所述输入输出耦合环路电路用于调整所述第一输出端的电压和所述第二输出端的电压，以减小所述第一输出端的电压和所述第二输出端的电压之间的差值，以及产生调整电流；
所述电流源用于调整所述第一电流和所述第二电流，以减小所述第一电流和所述第二电流之间的差值；
所述输出电路用于产生与所述第一电流相等的第三电流，利用所述第三电流和所述调整电流产生稳定电压并输出所述稳定电压。
进一步地，所述运放适配电压电路包括互相连接的运算放大器和电流镜。
进一步地，所述电流镜包括第一晶体管和第二晶体管；所述第一晶体管的第一引脚和所述第二晶体管的第一引脚均与所述输入电源电压相连接；所述第一晶体管的第二引脚、所述第一晶体管的第三引脚、所述第二晶体管的第三引脚和所述第二晶体管的第二引脚均与所述运放适配电压电路相连接。
进一步地，所述第一晶体管和所述第二晶体管为PMOS管或三极管。
进一步地，所述输出电路包括第三晶体管和第五电阻，所述第三晶体管的第一引脚连接所述输入电源电压，所述第三晶体管的第二引脚连接所述运放适配电压电路，所述第三晶体管的第三引脚与所述第五电阻的第一端相连接，所述第五电阻的第二端接地。
进一步地，所述第三晶体管为PMOS管或三极管。
进一步地，所述输入输出耦合环路电路包括第一电阻、第二电阻、第三电阻和第四电阻；所述第一电阻的第一端分别与所述电流镜和所述运放适配电压电路相连接；所述第二电阻的第一端与所述第一电阻的第二端相连接；所述第二电阻的第二端与所述输出电路相连接；所述第三电阻的第一端分别与所述电流镜和所述运放适配电压电路相连接；所述第四电阻的第一端与所述第三电阻的第二端相连接；所述第四电阻的第二端与所述输出电路相连接；所述第一电阻与所述第三电阻相等。
进一步地，所述电流源为交叉耦合电路；所述交叉耦合电路包括第六电阻、第一晶体管、第二晶体管、第三晶体管和第四晶体管；所述第六电阻的第一端与所述输入输出耦合环路电路相连接；所述第三晶体管的第三引脚与所述第六电阻的第二端相连接；所述第三晶体管的第二引脚与所述第四晶体管的第一引脚相连接；所述第四晶体管的第三引脚与所述输入输出耦合环路电路相连接；所述第四晶体管的第二引脚与所述第三晶体管的第一引脚相连接；所述第一晶体管的第三引脚与所述第三晶体管的第一引脚相连接；所述第一晶体管的第二引脚和第一引脚均接地；所述第二晶体管的第三引脚与所述第四晶体管的第一引脚相连接；所述第二晶体管的第一引脚和第二引脚均接地。
进一步地，所述第一晶体管、所述第二晶体管、所述第三晶体管和/或所述第四晶体管为PMOS管或三极管。
进一步地，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管分别为PNP型三极管或NPN型三极管。
进一步地，所述第一晶体管和所述第四晶体管的发射区面积相等；所述第二晶体管和所述第三晶体管的发射区面积相等。
根据本申请实施例的另一个方面，提供一种电器设备，包括上述的电压源。
本申请实施例提供的技术方案可以包括以下有益效果：
本申请实施例提供的电压源，结构简单，可控性好，通过输入输出耦合环路电路降低了运算放大器失调电压的影响，通过交叉耦合电路降低了电流镜失配的影响，输出的电压精度高、稳定性好。
本申请的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者，部分特征和优点可以从说明书中推知或毫无疑义地确定，或者通过实施本申请实施例了解。本申请的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术的电路结构框图；
图2为现有技术的电压源的电路实例图；
图3为本申请的一个实施例的电路结构框图；
图4为本申请的一个实施方式的电路原理图；
图5为本申请的另一实施方式的电路原理图；
图6为本申请的又一实施方式的电路原理图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，下面结合附图和具体实施例对本申请做进一步说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本申请的一个实施例提供了一种电压源，其结构框图如图3所示，包括电压输出电路以及分别与电压输出电路相连接的正温度系数电流产生电路和负温度系数电流产生电路，负温度系数电流产生电路先与输出支路耦合生成负温度系数电流，其电流包含了输出电压的负反馈作用，能大大降低失调电压的影响，然后负温度系数电流与正温度系数电流叠加，得到不随温度变化的电流，最后输出到输出支路。I1为正温度系数电路产生的正温度系数电流；k1为I1传输过程中被放大或缩小的倍数；I2为负温度系数电路与电压输出电路耦合后，产生的负温度系数电流；k2为I2在传输过程中被放大或缩小的倍数。
如图4所示，本申请的一个实施例提供了一种电压源，包括输出电路4以及依次连接的运放适配电压电路1、输入输出耦合环路电路2和交叉耦合电路3，输出电路4分别与运放适配电压电路1和输入输出耦合环路电路2相连接；
运放适配电压电路1包括第一输出端和第二输出端；运放适配电压电路1和输出电路4分别连接输入电源电压VCC；
运放适配电压电路1用于产生由第一输出端输出的第一电流I1和由所述第二输出端输出的第二电流I2；
输入输出耦合环路电路2用于调整第一输出端的电压和第二输出端的电压，以减小第一输出端的电压和第二输出端的电压之间的差值，以及产生调整电流；
交叉耦合电路3用于调整第一电流I1和第二电流I2，以减小第一电流I1和第二电流I2之间的差值；交叉耦合电路3也可以用普通的电流源替代；
输出电路4用于产生与第一电流I1相等的第三电流I3，利用第三电流I3和调整电流产生稳定电压Vref并输出所述稳定电压Vref。
运放适配电压电路1包括互相连接的运算放大器OP和电流镜；电流镜包括第一PMOS管M1和第二PMOS管M2。输出电路4包括第三PMOS管M3和第五电阻R3。输入输出耦合环路电路2包括第一电阻R1、第二电阻R2、第三电阻R5和第四电阻R4。交叉耦合电路3包括第六电阻R6、第一三极管Q1、第二三极管Q2、第三三极管Q3和第四三极管Q4。第一电阻R1和第三电阻R5相等。
第一PMOS管M1的源极、第二PMOS管M2的源极和第三PMOS管M3的源极均与输入电源电压VCC相连接；第一PMOS管M1的栅极、第二PMOS管M2的栅极和第三PMOS管M3的栅极均与运算放大器OP的输出端相连接；运算放大器OP的正相输入端与第一PMOS管M1的漏极相连接；运算放大器OP的反相输入端与第二PMOS管M2的漏极相连接。
第一电阻R1的第一端分别与第一PMOS管的漏极和所述运算放大器OP的正相输入端相连接；第三电阻R5的第一端分别与第二PMOS管M2的漏极和运算放大器OP的反相输入端相连接；第二电阻R2的第一端与第一电阻R1的第二端相连接；第二电阻R2的第二端与第三PMOS管的漏极相连接；第四电阻R4的第一端与第三电阻R5的第二端相连接；第四电阻R4的第二端与第三PMOS管的漏极相连接。
第六电阻R6的第一端与第一电阻R1的第二端相连接；第三三极管Q3的发射极与第六电阻R6的第二端相连接；第三三极管Q3的基极与第四三极管Q4的集电极相连接；第四三极管Q4的发射极与第三电阻R5的第二端相连接；第四三极管Q4的基极与第三三极管Q3的集电极相连接；第一三极管Q1的发射极与第三三极管Q3的集电极相连接；第一三极管的基极和集电极均接地；第二三极管Q2的发射极与第四三极管Q4的集电极相连接；第二三极管Q2的集电极和基极均接地。三极管即双极型晶体管。本电压源的输出端与第三PMOS管的漏极相连接。第一三极管Q1和第四三极管Q4的发射区面积相等；第二三极管Q2和第三三极管Q3的发射区面积相等。第一三极管Q1与第二三极管Q2的发射区面积之比为1：N。优选地，第一三极管Q1、第二三极管Q2、第三三极管Q3和第四三极管Q4均为PNP型三极管。
通过调节第五电阻R3的值可以调整输出电压Vref，从而得到不同数值的Vref。
输入输出耦合环路电路用于确保运放适配电压电路的第一输出端和第二输出端的电压相等，第一输出端和第二输出端分别为第一PMOS管的漏极端和第二PMOS管的漏极端。输入输出耦合环路电路包括两个反馈环路，第一电阻R1和第二电阻R2组成第一个反馈环路，将运算放大器OP失调电压VOS反馈至运算放大器OP同相输入端，减小了失调电压VOS对基准电压的影响。同时，第三电阻R5和第四电阻R4构成第二个反馈环路，用于平衡第一个反馈环路所带来的电流损失。
第一电阻R1和第二电阻R2组成的反馈环路，耦合到运算放大器OP的正相输入端。第三电阻R5和第四电阻R4组成的反馈回路能够减少电流损失。该输入输出耦合环路电路极大地降低了运算放大器OP的失调电压问题的影响，提高了电压源的输出精度。
交叉耦合电路用于减小或消除电流镜失配，使第一PMOS管M1的漏极输出的电流I1与第二PMOS管M2的漏极输出的电流I2尽可能相等。
输入输出耦合环路电路的工作原理如下：
使RF1＝RF2＝RF，其中，RF1即R2，RF2即R4，RF为设定值，则流过RF1和RF2的电流IRF1和IRF2为IRF1＝IRF2＝(VA-Vref)/RF，VA即运算放大器OP正相输入端A点电压；Vref为输出的稳定电压；PMOS管M1、M2和M3的宽长比相等，则流过它们的电流相等，其值为：
Figure BDA0002605630380000071
Figure BDA0002605630380000072
其中IR3为流过第五电阻R3的电流,I3为第三PMOS管M3的漏极输出的电流，VA’为图4中点A’处的电压，点A’位于R1与R6之间分别与R1和R6相连接，RA2即R6的阻值。
由上式可求得输出基准电压Vref的表达式为
Figure BDA0002605630380000073
对上式两边求导，可得
Figure BDA0002605630380000074
式中，k为玻尔兹曼常数，q为电子电荷量，N为三极管Q2 Q3与Q1 Q4发射区面积的比值，即发射区面积比A2：A3：A1：A4＝N:N:1:1。
热电压VT＝kT/q,k为玻尔兹曼常数，T为绝对温度，q为电子电荷量。VT一般可以取26mV。
IRF1+IRF2即为调整电流。输出电路4用于产生与第一电流I1相等的第三电流I3，利用第三电流I3和调整电流(IRF1+IRF2)汇合成IR3，I R3R5＝Vref，即产生稳定电压Vref并输出所述稳定电压Vref。
室温下
Figure BDA0002605630380000081
为-1.5mV，
Figure BDA0002605630380000082
为k/q,通过合理地设置RF/RA2和参数N的值优化输出基准电压Vref的温度系数，得到一个近似与温度无关的输出电压，该值为：
Figure BDA0002605630380000083
Vos为运算放大器的失调电压。Vref,os为失调电压影响下的最终输出电压。在考虑运算放大器OP失调电压VOS影响的情况下，流过电阻RF1的电流为2(2VBE+VOS-Vref,OS)/RF1，流过电阻RF2的电流为(2VBE+VOS-Vref,OS)/RF2，因此将上式修正为
Figure BDA0002605630380000084
△VBE为两个三极管基极-发射极电压的差值，即△VBE＝VBE4-VBE3＝VBE2-VBE1。考虑运算放大器OP失调电压的输出基准电压的值如下式所示。与传统方案相比较，失调电压对输出基准电压的影响被降低了一半以上：
Figure BDA0002605630380000085
考虑到电流镜失配因素，即流过M1和M2管的电流存在一定程度的失配。交叉耦合电路用于消除电流镜失配，确保第一PMOS管的漏极输出的电流I1与第二PMOS管的漏极输出的电流I2相等。
交叉耦合电路的工作原理如下：
假设由电流镜引起的I1和I2的失配系数为σ，即I1＝I2(1+σ)，即PTAT电流I1可表示为
Figure BDA0002605630380000086
式中，AE1、AE2、AE3、AE4为双极型晶体管Q1、Q2、Q3、Q4的发射极面积，IE1、IE2、IE3、IE4为双极型晶体管Q1、Q2、Q3、Q4的发射极电流，VBE1、VBE2、VBE3、VBE4分别为三极管Q1、Q2、Q3和Q4的基极-发射极电压。由于IE1＝IE3＝I1，IE2＝IE4＝I2，AE2＝AE3＝NAE1＝NAE4，由此可得
Figure BDA0002605630380000091
交叉耦合电路消除了M1和M2管的电流失配(上式与失配系数σ无关)。同时采用大尺寸电流镜MOS管结构和匹配的版图布局降低工艺带来的影响。因此，电路采用了调谐耦合连接4个双极型晶体管，对角的两组双极型晶体管设置为相等的发射区面积，实现了失配因子的完全消除。
在某些实施方式中，第一三极管Q1、第二三极管Q2、第三三极管Q3和第四三极管Q4中的一个或多于一个的三极管可以采用NPN型三极管，以NPN型三极管替换PNP型三极管时，NPN型三极管的集电极对应替换PNP型三极管的发射极，NPN型三极管的发射极对应替换PNP型三极管的集电极，同时，NPN型三极管的集电极与基极相连接。
在某些实施方式中，第一三极管Q1、第二三极管Q2、第三三极管Q3和第四三极管Q4中的一个或多于一个的三极管可以采用MOS管，以MOS管替换PNP型三极管时，以源极替换PNP型三极管的集电极，以漏极替换PNP型三极管的发射极。如图5所示，交叉耦合电路3中采用了四个PMOS管。
在某些实施方式中，所述第一PMOS管、所述第二PMOS管和所述第三PMOS管中的一个或多个PMOS管替换为三极管；以PNP型三极管替换PMOS管时，将源极替换为PNP型三极管的集电极，将漏极替换为PNP型三极管的发射极；以NPN型三极管替换PMOS管时，将漏极替换为PNP型三极管的集电极，将源极替换为PNP型三极管的发射极。如图6所示，运放适配电压电路1中采用了两个PNP型三极管，输出电路4中采用了一个PNP型三极管。
本申请的另一个实施例提供了一种电器设备，例如洗衣机，包括上述的电压源。
本申请实施例提供的电压源，结构简单，可控性好，通过输入输出耦合环路电路降低了运算放大器OP失调电压的影响，通过交叉耦合电路降低了电流镜失配的影响，输出的电压精度高、稳定性好。
需要说明的是：
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本申请的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
在本申请的描述中，如果存在“第一”、“第二”、“第三”、“第四”等术语，则该类术语仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”、“第四”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，如果存在“设置”、“相连”、“连接”等术语，则除非另有明确的规定和限定，该类术语应做广义理解，例如，可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本申请的示例性实施例的描述中，本申请的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本申请要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本申请的单独实施例。
此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本申请的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
应该注意的是上述实施例对本申请进行说明而不是对本申请进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本申请可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述实施例仅表达了本申请的实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims (12)

1.一种电压源，其特征在于，包括输出电路以及依次连接的运放适配电压电路、输入输出耦合环路电路和电流源，所述输出电路分别与所述运放适配电压电路和所述输入输出耦合环路电路相连接；
所述运放适配电压电路包括第一输出端和第二输出端；所述运放适配电压电路和所述输出电路分别连接输入电源电压；
所述运放适配电压电路用于产生由所述第一输出端输出的第一电流和由所述第二输出端输出的第二电流；
所述输入输出耦合环路电路用于调整所述第一输出端的电压和所述第二输出端的电压，以减小所述第一输出端的电压和所述第二输出端的电压之间的差值，以及产生调整电流；
所述电流源用于调整所述第一电流和所述第二电流，以减小所述第一电流和所述第二电流之间的差值；
所述输出电路用于产生与所述第一电流相等的第三电流，利用所述第三电流和所述调整电流产生稳定电压并输出所述稳定电压。
2.根据权利要求1所述的电压源，其特征在于，所述运放适配电压电路包括互相连接的运算放大器和电流镜。
3.根据权利要求2所述的电压源，其特征在于，所述电流镜包括第一晶体管和第二晶体管；所述第一晶体管的第一引脚和所述第二晶体管的第一引脚均与所述输入电源电压相连接；所述第一晶体管的第二引脚、所述第一晶体管的第三引脚、所述第二晶体管的第三引脚和所述第二晶体管的第二引脚均与所述运放适配电压电路相连接。
4.根据权利要求3所述的电压源，其特征在于，所述第一晶体管和所述第二晶体管为PMOS管或三极管。
5.根据权利要求1所述的电压源，其特征在于，所述输出电路包括第三晶体管和第五电阻，所述第三晶体管的第一引脚连接所述输入电源电压，所述第三晶体管的第二引脚连接所述运放适配电压电路，所述第三晶体管的第三引脚与所述第五电阻的第一端相连接，所述第五电阻的第二端接地。
6.根据权利要求5所述的电压源，其特征在于，所述第三晶体管为PMOS管或三极管。
7.根据权利要求1所述的电压源，其特征在于，所述输入输出耦合环路电路包括第一电阻、第二电阻、第三电阻和第四电阻；所述第一电阻的第一端分别与所述电流镜和所述运放适配电压电路相连接；所述第二电阻的第一端与所述第一电阻的第二端相连接；所述第二电阻的第二端与所述输出电路相连接；所述第三电阻的第一端分别与所述电流镜和所述运放适配电压电路相连接；所述第四电阻的第一端与所述第三电阻的第二端相连接；所述第四电阻的第二端与所述输出电路相连接；所述第一电阻与所述第三电阻相等。
8.根据权利要求1所述的电压源，其特征在于，所述电流源为交叉耦合电路；所述交叉耦合电路包括第六电阻、第一晶体管、第二晶体管、第三晶体管和第四晶体管；所述第六电阻的第一端与所述输入输出耦合环路电路相连接；所述第三晶体管的第三引脚与所述第六电阻的第二端相连接；所述第三晶体管的第二引脚与所述第四晶体管的第一引脚相连接；所述第四晶体管的第三引脚与所述输入输出耦合环路电路相连接；所述第四晶体管的第二引脚与所述第三晶体管的第一引脚相连接；所述第一晶体管的第三引脚与所述第三晶体管的第一引脚相连接；所述第一晶体管的第二引脚和第一引脚均接地；所述第二晶体管的第三引脚与所述第四晶体管的第一引脚相连接；所述第二晶体管的第一引脚和第二引脚均接地。
9.根据权利要求8所述的电压源，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管和/或所述第四晶体管为PMOS管或三极管。
10.根据权利要求8所述的电压源，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管分别为PNP型三极管或NPN型三极管。
11.根据权利要求10所述的电压源，其特征在于，所述第一晶体管和所述第四晶体管的发射区面积相等；所述第二晶体管和所述第三晶体管的发射区面积相等。
12.一种电器设备，其特征在于，包括权利要求1-11任一项所述的电压源。
CN202010737491.3A 2020-07-28 2020-07-28 电压源 Pending CN111984052A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010737491.3A CN111984052A (zh) 2020-07-28 2020-07-28 电压源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010737491.3A CN111984052A (zh) 2020-07-28 2020-07-28 电压源

Publications (1)

Publication Number Publication Date
CN111984052A true CN111984052A (zh) 2020-11-24

Family

ID=73444538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010737491.3A Pending CN111984052A (zh) 2020-07-28 2020-07-28 电压源

Country Status (1)

Country Link
CN (1) CN111984052A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112729578A (zh) * 2020-12-08 2021-04-30 广东美的白色家电技术创新中心有限公司 电器设备、电子器件及其温度检测电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270008A (zh) * 2011-06-23 2011-12-07 西安电子科技大学 宽输入带曲率补偿的带隙基准电压源
CN102622031A (zh) * 2012-04-09 2012-08-01 中国科学院微电子研究所 一种低压高精度带隙基准电压源
CN102841629A (zh) * 2012-09-19 2012-12-26 中国电子科技集团公司第二十四研究所 一种BiCMOS电流型基准电路
CN103197722A (zh) * 2013-03-29 2013-07-10 东南大学 一种低静态功耗的电流模带隙基准电压电路
CN104950978A (zh) * 2015-06-19 2015-09-30 西安华芯半导体有限公司 一种用于低压带隙基准的放大器失调电压补偿电路
US20200036366A1 (en) * 2018-07-30 2020-01-30 Analog Devices Global Unlimited Company Techniques for generating multiple low noise reference voltages
CN111190454A (zh) * 2020-02-28 2020-05-22 清华大学 曲率补偿低温漂带隙基准电压源电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270008A (zh) * 2011-06-23 2011-12-07 西安电子科技大学 宽输入带曲率补偿的带隙基准电压源
CN102622031A (zh) * 2012-04-09 2012-08-01 中国科学院微电子研究所 一种低压高精度带隙基准电压源
CN102841629A (zh) * 2012-09-19 2012-12-26 中国电子科技集团公司第二十四研究所 一种BiCMOS电流型基准电路
CN103197722A (zh) * 2013-03-29 2013-07-10 东南大学 一种低静态功耗的电流模带隙基准电压电路
CN104950978A (zh) * 2015-06-19 2015-09-30 西安华芯半导体有限公司 一种用于低压带隙基准的放大器失调电压补偿电路
US20200036366A1 (en) * 2018-07-30 2020-01-30 Analog Devices Global Unlimited Company Techniques for generating multiple low noise reference voltages
CN111190454A (zh) * 2020-02-28 2020-05-22 清华大学 曲率补偿低温漂带隙基准电压源电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112729578A (zh) * 2020-12-08 2021-04-30 广东美的白色家电技术创新中心有限公司 电器设备、电子器件及其温度检测电路
CN112729578B (zh) * 2020-12-08 2024-03-22 广东美的白色家电技术创新中心有限公司 电器设备、电子器件及其温度检测电路

Similar Documents

Publication Publication Date Title
CN106959723B (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
CN107045370B (zh) 一种具有高阶温度补偿的带隙基准电压源电路
JP4817825B2 (ja) 基準電圧発生回路
KR100981732B1 (ko) 밴드갭 기준전압 발생기
CN210691139U (zh) 亚带隙补偿参考电压生成电路和亚带隙参考电压生成器
KR101939859B1 (ko) 전압 발생 회로
CN110362144B (zh) 基于指数补偿的低温漂高电源抑制比带隙基准电路
US8169256B2 (en) Bandgap reference circuit with an output insensitive to offset voltage
JPS61187020A (ja) 電圧基準回路
CN108345338A (zh) 用于电压生成的***和方法
CN207067835U (zh) 一种具有高阶温度补偿的带隙基准电压源电路
US20060006858A1 (en) Method and apparatus for generating n-order compensated temperature independent reference voltage
CN111045470B (zh) 一种低失调电压高电源抑制比的带隙基准电路
CN112230703A (zh) 一种基于钳位技术的高精度带隙基准电流源
CN114623944A (zh) 一种cmos温度传感器
CN111984052A (zh) 电压源
CN109343641A (zh) 一种高精度的电流基准电路
CN219016862U (zh) 一种指数型温度补偿的无运放带隙基准电路
TW202046041A (zh) 電壓產生器
CN110109500B (zh) 一种可自激补偿的带隙基准电压源
CN111061329A (zh) 一种高环路增益双环负反馈的带隙基准电路
CN214795740U (zh) 带隙基准电压源
CN217640051U (zh) 带隙基准电路
CN112015226B (zh) 一种宽电源电压范围的高精度电压基准源
TW201401012A (zh) 電壓產生器及能帶隙參考電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201124

RJ01 Rejection of invention patent application after publication