CN112230703A - 一种基于钳位技术的高精度带隙基准电流源 - Google Patents

Abstract

一种基于钳位技术的高精度带隙基准电流源，本发明将Q₂的基极作为节点X₁，其源极通过R₁后接地；Q₁的基极作为节点X₂，其源极接地；第一NMOS管的栅极连接Q₁的集电极，其源极连接R₂的一端并作为节点X₃，R₂的另一端接地；将节点X₁、节点X₂和节点X₃互连，使三个节点的电压不受沟道长度调制效应和MOS失配的影响，一直保持有精确相等的关系，从而令R₁两端的电压保持为Q₁和Q₂的基极‑集电极压差的差值，R₂两端的电压保持为Q₁的基极‑集电极压差，使得流过R₁的电流为正温度系数的电流，流过R₂的电流为负温度系数的电流，叠加产生零温度系数电流。本发明有效的减少了芯片面积、减小了MOS管失配对电路的影响，从而保证了基准源的精度及稳定性。

Description

一种基于钳位技术的高精度带隙基准电流源

技术领域

本发明属于带隙基准源技术领域，涉及一种基于钳位技术的高精度带隙基准电流源电路。

背景技术

带隙基准电流源的关键在于分别产生正温度系数电流I_PTAT与负温度系数电流I_CTAT，并将其按比例整合为零温度系数的电流源I_REF，即为基准源。

传统的带隙基准电流源结构如图1所示，其是通过MOS晶体管(MP₁、MP₂、MP₆、MP₇、MN₁、MN₂、MN₄、MN₅)组成的共源共栅电流镜使节点X₁、X₂的电压近似相等，通过MOS晶体管(MN₅、MN₆)的栅极电压相等、源极电压近似相等使节点X₂、X₃的电压近似相等，以此达到节点X₁、X₂、X₃电压近似相等的关系，进而得到流过第一电阻R₁的正温度系数电流I_R1，流过第二电阻R₂的负温度系数电流I_R2，并整合为零温度系数电流I_REF。

但是由于受沟道长度调制效应及MOS管的失配的影响，使节点X₂、X₃处的电压无法做到精确相等，产生几十mV的偏差；由于流过MOS晶体管MN₅、MN₆的电流不相等，使节点X₁、X₂处的电压无法做到精确相等，产生几十mV的偏差；最终导致节点X₁、X₂、X₃处的电压会产生几十mV的偏差，从而影响流过第一电阻R₁和第二电阻R₂的电流，影响正温度系数电流I_PTAT和负温度系数电流I_CTAT，最终影响基准源的精度。

发明内容

针对上述传统带隙基准电流源存在的无法保证节点X₁、X₂、X₃电压近似相等的不足之处，本发明提出了一种基于钳位技术的高精度带隙基准电流源，能够保证节点X₁、X₂、X₃处的电压保持有精确相等的关系，解决了受沟道长度调制效应及MOS管失配的影响而产生的偏差，提高了基准电流源的精度和稳定性。

本发明采用的技术方案是：

一种基于钳位技术的高精度带隙基准电流源，包括第一双极型晶体管、第二双极型晶体管、第一电阻、第二电阻、第一NMOS管、第一电流镜、第二电流镜和第三电流镜，第二双极型晶体管的基极作为节点X₁，其源极通过第一电阻后接地；第一双极型晶体管的基极作为节点X₂，其源极接地；第一NMOS管的栅极连接第一双极型晶体管的集电极，其源极连接第二电阻的一端并作为节点X₃，第二电阻的另一端接地；将节点X₁、节点X₂和节点X₃互连；

所述第一电流镜用于将第二双极型晶体管所在支路的电流镜像到第一双极型晶体管所在支路，使得第一双极型晶体管的集电极电流和第二双极型晶体管的集电极电流相等，则第一电阻两端电压为第一双极型晶体管的基极-集电极电压减去第二双极型晶体管的基极-集电极电压，因此第一电阻两端电压是正温度系数的电压，流过第一电阻、第一双极型晶体管和第二双极型晶体管的电流均为正温度系数的电流；第一双极型晶体管的基极-集电极电压为负温度系数的电压，即节点X₂的电压为负温度系数的电压，对应节点X₃的电压也为负温度系数的电压，则流过第二电阻的电流为负温度系数的电流；

所述第二电流镜用于将第一电阻和第二双极型晶体管所在支路的正温度系数的电流镜像到第一输出支路，所述第三电流镜用于将第二电阻和第一NMOS管所在支路的负温度系数的电流镜像到第二输出支路，通过调节第一电阻和第二电阻的阻值，使得第一输出支路的电流和第二输出支路的电流叠加得到的是零温度系数的基准电流并从所述高精度带隙基准电流源的输出端输出。

具体的，所述第一电流镜包括第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，

第一PMOS管的栅极连接第二PMOS管的栅极、第三PMOS管的漏极和第二双极型晶体管的漏极支路，其漏极连接第三PMOS管的源极，其源极连接第二PMOS管的源极并连接电源电压；

第四PMOS管的栅极连接第三PMOS管的栅极，其漏极连接第一双极型晶体管的漏极支路，其源极连接第二PMOS管的漏极。

具体的，所述第二电流镜包括第一PMOS管、第三PMOS管、第五PMOS管和第六PMOS管，

第五PMOS管的栅极连接第一PMOS管的栅极，其漏极连接第六PMOS管的源极，其源极连接电源电压；

第六PMOS管的栅极连接第三PMOS管的栅极，其漏极连接所述高精度带隙基准电流源的输出端。

具体的，所述第三电流镜包括第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管，

第七PMOS管的栅极连接第八PMOS管的栅极、第九PMOS管的漏极和第一NMOS管的漏极，其漏极连接第九PMOS管的源极，其源极连接第八PMOS管的源极并连接电源电压；

第十PMOS管的栅极连接第九PMOS管的栅极，其漏极连接所述高精度带隙基准电流源的输出端，其源极连接第八PMOS管的漏极。

具体的，所述高精度带隙基准电流源还包括第二NMOS管和第三NMOS管，

第三NMOS管的栅漏短接并连接第二NMOS管的栅极和第四PMOS管的漏极，其源极连接第一双极型晶体管的集电极；

第二NMOS管的漏极连接第三PMOS管的漏极，其源极连接第二双极型晶体管的集电极。

本发明的有益效果为：本发明通过将节点X₁、X₂、X₃直接相连，使三个节点的电压不受沟道长度调制效应和MOS失配的影响，一直保持有精确相等的关系，从而令第一电阻R₁两端的电压保持为第一双极型晶体管Q₁和第二双极型晶体管Q₂基极和集电极压差的差值，第二电阻R₂两端的电压保持为第一双极型晶体管Q₁基极和集电极压差，使得流过第一电阻R₁的电流I_R1为正温度系数的电流，流过第二电阻R₂的电流I_R2为负温度系数的电流，叠加产生零温度系数电流I_REF；本发明在不增加电路复杂度的同时，解决了传统带隙基准电流源由于受沟道长度调制效应及MOS管失配的影响而产生的偏差，减少了芯片面积、提高了基准源的精度和稳定性。

附图说明

下面的附图有助于更好地理解下述对本发明不同实施例的描述，这些附图示意性地示出了本发明一些实施方式的主要特征。这些附图和实施例以非限制性、非穷举性的方式提供了本发明的一些实施例。为简明起见，不同附图中具有相同功能的相同或类似的组件或结构采用相同的附图标记。

图1为传统带隙基准电流源的电路结构图。

图2为本发明提出的一种基于钳位技术的高精度带隙基准电流源在实施例中的具体实现电路图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明进行详细地说明。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

需要说明的是，在本发明中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

本发明提出的一种基于钳位技术的高精度带隙基准电流源，包括第一双极型晶体管Q₁、第二双极型晶体管Q₂、第一电阻R₁、第二电阻R₂、第一NMOS管M₁₃、第一电流镜、第二电流镜和第三电流镜，第二双极型晶体管Q₂的基极作为节点X₁，其源极通过第一电阻R₁后接地；第一双极型晶体管Q₁的基极作为节点X₂，其源极接地；第一NMOS管M₁₃的栅极连接第一双极型晶体管Q₁的集电极，其源极连接第二电阻R₂的一端并作为节点X₃，第二电阻R₂的另一端接地；本发明将节点X₁、节点X₂和节点X₃互连，保证了三个节点的电压始终保持有精确的相等关系，不受沟道长度调制效应及MOS晶体管之间失配的影响，与传统结构相比，拥有较高的精度和稳定性。第一NMOS管M₁₃用于组成负反馈环路。

第一电流镜用于将第二双极型晶体管Q₂所在支路的电流镜像到第一双极型晶体管Q₁所在支路，使得第一双极型晶体管Q₁的集电极电流和第二双极型晶体管Q₂的集电极电流相等。如图2所示给出了第一电流镜的一种实现结构，本实施例中第一电流镜包括第一PMOS管M₁、第二PMOS管M₂、第三PMOS管M₆和第四PMOS管M₇，第一PMOS管M₁的栅极连接第二PMOS管M₂的栅极、第三PMOS管M₆的漏极和第二双极型晶体管Q₂的漏极支路，其漏极连接第三PMOS管M₆的源极，其源极连接第二PMOS管M₂的源极并连接电源电压VDD；第四PMOS管M₇的栅极连接第三PMOS管M₆的栅极，其漏极连接第一双极型晶体管Q₁的漏极支路，其源极连接第二PMOS管M₂的漏极。

本实施例中第一PMOS管M₁、第二PMOS管M₂、第三PMOS管M₆和第四PMOS管M₇组成共源共栅电流镜，并把第一PMOS管M₁和第三PMOS管M₆支路(即二双极型晶体管Q₂的漏极支路)的电流复制到第二PMOS管M₂和第四PMOS管M₇支路(即第一双极型晶体管Q₁的漏极支路)，使得第一双极型晶体管Q₁、第二双极型晶体管Q₂拥有相等的电流，其电流如下：

I_C1＝I_C2

I_S1＝n·I_S2

其中I_C1和I_C2分别表示第一双极型晶体管Q₁和第二双极型晶体管Q₂的集电极电流；β表示双极型晶体管的电流放大倍数；I_s1和I_s2分别表示第一双极型晶体管Q₁和第二双极型晶体管Q₂的PN结反相饱和电流；n表示第一双极型晶体管Q₁和第二双极型晶体管Q₂的面积之比，并且n为正整数；V_BE1和V_BE2分别表示第一双极型晶体管Q₁和第二双极型晶体管Q₂基极和集电极间的压差；V_T是热电压。

从上式可以推出：

V_BE1-V_BE2＝V_T·lnn

第一电阻R₁两端的电压V_R1为第一双极型晶体管Q₁、第二双极型晶体管Q₂基极和集电极间压差的差值，即：

V_R1＝V_BE1-V_BE2＝V_T·lnn

流过第一电阻R₁的电流I_R1可表示为：

可以看出I_R1是正温度系数的电流，I_R1流过第二双极型晶体管Q₂，并且第二双极型晶体管Q₂的电流等于第一双极型晶体管Q₁的电流，因此，第一双极型晶体管Q₁的电流也是正温度系数的电流。这使第一双极型晶体管Q₁上的压降V_BE1是负温度系数的电压，即X₂节点的电压是负温度系数的电压。又由于节点X₁、节点X₂和节点X₃互连，对应节点X₃的电压也为负温度系数的电压，则流过第二电阻R₂的电流I_R2可以表示为：

可以看出I_R2是负温度系数的电流。

因此在第一电阻R₁和第二电阻R₂上分别产生了正温度系数的电流和负温度系数的电流，利用第二电流镜和第三电流镜分别将这两个电流镜像到输出支路进行叠加，通过调节第一电阻R₁和第二电阻R₂的阻值来调节叠加的比例，使得最终叠加得到的是零温度系数的基准电流I_REF。

具体来说，第二电流镜用于将第一电阻R₁和第二双极型晶体管Q₂所在支路的正温度系数的电流镜像到第一输出支路，如图2所示给出了第二电流镜的一种实现结构，本实施例中第二电流镜包括第一PMOS管M₁、第三PMOS管M₆、第五PMOS管M₅和第六PMOS管M₁₀，第五PMOS管M₅的栅极连接第一PMOS管M₁的栅极，其漏极连接第六PMOS管M₁₀的源极，其源极连接电源电压；第六PMOS管M₁₀的栅极连接第三PMOS管M₆的栅极，其漏极连接高精度带隙基准电流源的输出端。

第三电流镜用于将第二电阻R₂和第一NMOS管M₁₃所在支路的负温度系数的电流镜像到第二输出支路，如图2所示给出了第三电流镜的一种实现结构，本实施例中第三电流镜包括第七PMOS管M₃、第八PMOS管M₄、第九PMOS管M₈、第十PMOS管M₉，第七PMOS管M₃的栅极连接第八PMOS管M₄的栅极、第九PMOS管M₈的漏极和第一NMOS管M₁₃的漏极，其漏极连接第九PMOS管M₈的源极，其源极连接第八PMOS管M₄的源极并连接电源电压；第十PMOS管M₉的栅极连接第九PMOS管M₈的栅极，其漏极连接高精度带隙基准电流源的输出端，其源极连接第八PMOS管M₄的漏极。

本实施例的第二电流镜中第一PMOS管M₁、第三PMOS管M₆、第五PMOS管M₅和第六PMOS管M₁₀组成共源共栅电流镜，并把流过第一电阻R₁的电流I_R1复制到第五PMOS管M₅和第六PMOS管M₁₀所在的第一输出支路上，记为I_PTAT。

本实施例的第三电流镜中第七PMOS管M₃、第八PMOS管M₄、第九PMOS管M₈、第十PMOS管M₉组成共源共栅电流镜，并把流过第二电阻R₂的电流I_R2复制到第八PMOS管M₄、第十PMOS管M₉所在的第二输出支路上，并记为I_CTAT。

通过调节第一电阻R₁和第二电阻R₂的阻值大小，可以得到零温度系数的电流I_REF，表示为：

I_REF＝I_PTAT+I_CTAT

进一步地，为了让第一双极型晶体管Q₁和第二双极型晶体管Q₂拥有相同的集电极电压，实施例中还可以设置第二NMOS管M₁₁和第三NMOS管M₁₂，第三NMOS管M₁₂的栅漏短接并连接第二NMOS管M₁₁的栅极和第四PMOS管M₇的漏极，其源极连接第一双极型晶体管Q₁的集电极；第二NMOS管M₁₁的漏极连接第三PMOS管M₆的漏极，其源极连接第二双极型晶体管Q₂的集电极。

综上所述，本发明提出的带隙基准电流源，通过将节点X₁、X₂、X₃直接相连，保证了三个节点的电压(即第一双极型晶体管Q₁的基极电压V_{B_Q1}、第二双极型晶体管Q₂的基极电压V_{B_Q2}、第二电阻R₂上的电压V_R2)始终严格保持有精确的相等关系，即使考虑沟道长度调制效应以及MOS管的失配，也不会影响V_{B_Q1}、V_{B_Q2}、V_R2间的相等关系。而传统结构中很难把三个节点同时钳位，因为钳位的代价很大，比如需要额外的运算放大器等，而本发明提出的基准电流源不需要放大器就实现钳位，通过采用新型结构有效解决了依赖节点X₁、X₂、X₃间的相等关系，但又无法做到精确相等的缺点，在不增加电路复杂度的情况下还提高了精度和稳定性。

第一电阻R₁两端的压降精确等于第一双极型晶体管Q₁、第二双极型晶体管Q₂基极和集电极间压差的差值，使得流过第一电阻R₁的电流I_R1精确地与第一双极型晶体管Q₁、第二双极型晶体管Q₂基极和集电极间压差的差值成正比，得到正温度系数的电流I_R1；第二电阻R₂两端的压降精确等于第一双极型晶体管Q₁基极和集电极间压差，使得流过第二电阻R₂的电流I_R2精确地与第一双极型晶体管Q₁基极和集电极间压差成正比，得到负温度系数的电流I_R2，通过电流镜复制I_R1到第一输出支路得到I_PTAT，通过电流镜复制I_R2到第二输出支路得到I_CTAT，叠加后产生零温度系数的基准电流输出。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (5)

1.一种基于钳位技术的高精度带隙基准电流源，其特征在于，包括第一双极型晶体管、第二双极型晶体管、第一电阻、第二电阻、第一NMOS管、第一电流镜、第二电流镜和第三电流镜，第二双极型晶体管的基极作为节点X₁，其源极通过第一电阻后接地；第一双极型晶体管的基极作为节点X₂，其源极接地；第一NMOS管的栅极连接第一双极型晶体管的集电极，其源极连接第二电阻的一端并作为节点X₃，第二电阻的另一端接地；将节点X₁、节点X₂和节点X₃互连；

所述第一电流镜用于将第二双极型晶体管所在支路的电流镜像到第一双极型晶体管所在支路，使得第一双极型晶体管的集电极电流和第二双极型晶体管的集电极电流相等，则第一电阻两端电压为第一双极型晶体管的基极-集电极电压减去第二双极型晶体管的基极-集电极电压，因此第一电阻两端电压是正温度系数的电压，流过第一电阻、第一双极型晶体管和第二双极型晶体管的电流均为正温度系数的电流；第一双极型晶体管的基极-集电极电压为负温度系数的电压，即节点X₂的电压为负温度系数的电压，对应节点X₃的电压也为负温度系数的电压，则流过第二电阻的电流为负温度系数的电流；

所述第二电流镜用于将第一电阻和第二双极型晶体管所在支路的正温度系数的电流镜像到第一输出支路，所述第三电流镜用于将第二电阻和第一NMOS管所在支路的负温度系数的电流镜像到第二输出支路，通过调节第一电阻和第二电阻的阻值，使得第一输出支路的电流和第二输出支路的电流叠加得到的是零温度系数的基准电流并从所述高精度带隙基准电流源的输出端输出。

2.根据权利要求1所述的基于钳位技术的高精度带隙基准电流源，其特征在于，所述第一电流镜包括第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，

第一PMOS管的栅极连接第二PMOS管的栅极、第三PMOS管的漏极和第二双极型晶体管的漏极支路，其漏极连接第三PMOS管的源极，其源极连接第二PMOS管的源极并连接电源电压；

第四PMOS管的栅极连接第三PMOS管的栅极，其漏极连接第一双极型晶体管的漏极支路，其源极连接第二PMOS管的漏极。

3.根据权利要求2所述的基于钳位技术的高精度带隙基准电流源，其特征在于，所述第二电流镜包括第一PMOS管、第三PMOS管、第五PMOS管和第六PMOS管，

第五PMOS管的栅极连接第一PMOS管的栅极，其漏极连接第六PMOS管的源极，其源极连接电源电压；

第六PMOS管的栅极连接第三PMOS管的栅极，其漏极连接所述高精度带隙基准电流源的输出端。

4.根据权利要求2或3所述的基于钳位技术的高精度带隙基准电流源，其特征在于，所述第三电流镜包括第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管，

第七PMOS管的栅极连接第八PMOS管的栅极、第九PMOS管的漏极和第一NMOS管的漏极，其漏极连接第九PMOS管的源极，其源极连接第八PMOS管的源极并连接电源电压；

第十PMOS管的栅极连接第九PMOS管的栅极，其漏极连接所述高精度带隙基准电流源的输出端，其源极连接第八PMOS管的漏极。

5.根据权利要求4所述的基于钳位技术的高精度带隙基准电流源，其特征在于，所述高精度带隙基准电流源还包括第二NMOS管和第三NMOS管，

第三NMOS管的栅漏短接并连接第二NMOS管的栅极和第四PMOS管的漏极，其源极连接第一双极型晶体管的集电极；

第二NMOS管的漏极连接第三PMOS管的漏极，其源极连接第二双极型晶体管的集电极。

Images