CN102841629A - 一种BiCMOS电流型基准电路 - Google Patents

Abstract

本发明公开了一种BiCMOS电流型基准电路，包括基准核电路、启动电路和基准电流输出电路；其中基准核电路由三部分组成：电流镜电路、正温度系数电流产生电路、负温度系数电流产生电路；电流镜电路用于产生匹配的支路电流，正温度系数电流与负温度系数电流按一定的比例相加得常温下温度系数为零的基准电流；启动电路，用于上电时启动基准核电路；基准电流输出电路，用于把基准核电路产生的基准电流成比例的输出，相比传统的电压型基准电路，本发明因为采用电流传输的方法，具有不受电源网络直流压降的影响，传输损耗小，匹配性好、温度稳定性好，芯片占用面积小，开机自启动等优点，特别适用于模数/数模转换器对参考信号要求十分苛刻的场合。

Description

一种BiCMOS电流型基准电路

技术领域

本发明涉及模拟或者数模混合集成电路基准产生领域，特别涉及一种电流型基准产生电路。

背景技术

传统的基准电路的电路结构一般都比较复杂，且产生的基准信号不稳定，甚至在电路启动等方面也存在一定的问题，对参考信号要求高的场合往往难以胜任，具体分析如下：

附图1为传统的电压型基准产生电路。该电路包括双极晶体管111和112，电阻113,114和115，运算放大器110。运算放大器的输出端VOUT产生基准电压。

因为电阻113，114，115和运算放大器110形成一反馈网络，运算放器两输入端的电压近似相等。电阻114和115的阻值设计成相等（阻值为R₂），这样分别流过电阻114和电阻115的电流相等，都为电流I。同时因为运放两输入端的电压相等有以下关系式：

V_be1＝IR₁+V_be2                                    （600）

上式中，V_be1和V_be2分别为晶体管111和112基射结电压，R₁为电阻113阻值。根据双极晶体管电流电压关系，可以进一步得到以下关系式：

$V_t\ln \frac{I}{I_{s1}}={\mathrm{IR}}_1+V_t\ln \frac{I}{I_{s2}}---\left(601\right)$

上式中V_t为一与绝对温度成正比的物理常数，常温下近似为0.026伏。I_s1和I_s2分别为与晶体管111和112发射结面积成正比的器件常数。对放程(601)进一步整理得以下关系式：

$I=\frac{V_t}{R_1}\ln M---\left(602\right)$

上式中M为晶体管112与晶体管111发射结面积之比。这样运算放大器110的输出电压可表示为：

$\mathrm{VOUT}=V_{\mathrm{be}1}+\frac{R_2{V}_t}{R_1}\ln M---\left(603\right)$

上式中右边第一项为负温度系数，右边第二项为正温度系数。选择合适的R₂,R₁,和M值，可以使在某个温度下，右边两项的温度系数相互抵消，从而实现在某个温度下VOUT温度系数为零。一般选择该温度为常温温度。

上述电压基准电路易受运算放大器失调电压影响，并且产生的基准电压在传输到集成电路其它单元模块的时候，长距离传输，电压损失大，并且易受电源噪声，电源网络直流压降等因素影响。

附图2为一传统的电流型基准产生电路。该电流型基准电路在附图1的基础上增加了P型栅场效应晶体管(PMOS)116和117。PMOS晶体管116和117具有相同的尺寸，构成一对1:1电流镜。电流I_ref是所要的参考电流。相同的分析，电流I由(602式给出)，代入V_t的实际表达式，得到：

$I=\frac{\mathrm{KT}}{q{R}_1}\ln M---\left(604\right)$

上式中K为玻耳兹曼常数，T为绝对温度，q为电子电量，其余参数如前文所述。由方程(604)可以看出，电流I与绝对温度正成比。流过PMOS晶体管116源漏结电流I_ptat为电流I的两倍。由于镜相电流镜的作用，电流I_ref与电流I_ptat相等。所以：

$I_{\mathrm{ref}}=\frac{2\mathrm{KT}}{q{R}_1}\ln M---\left(605\right)$

上式中参数和前文所述一致。由方程(605)可知，I_ref与绝对温度成正比。

上述电流型基准电路存在基准电流随绝对温度成正比变化，电路太过复杂(包含运放)，占用过多芯片面积等缺点。

附图3为一传统电流型基准电路。该电流型基准电路在附图2的基础上增加了NMOS晶体管121，122和120，电阻123。同样，由于运算放大器110的作用，流过电阻114和115的电流相等，该电流由式(604)给出，与绝对温度成正比。因为节点124的电位等于双极晶体管111基射结电压，所以：

$I_{123}=\frac{V_{\mathrm{be}1}}{R_{123}}---\left(606\right)$

上式中I₁₂₃为流过电阻123电流，V_be1为晶体管111基射结电压，R₁₂₃为电阻123阻值。因为V_be1为负温度系数，可见电流I₁₂₃也为负温度系数。

流过晶体管116电流为流过晶体管120，121和122电流之和。其中流过晶体管120的电流由(606)式给出，为负温度系数电流。渡过晶体管121和122电流相等，并且由(606)式给出，为正温度系数电流。同时晶体管116和117组成1：1电流镜，流过晶体管116和117的电流相等。综上有：

I_ref＝I₁₂₃+2I                                        (607)

代入式(604)和(606)到式(607)得

$I_{\mathrm{ref}}=\frac{V_{\mathrm{be}1}}{R_{123}}+\frac{2\mathrm{KT}}{q{R}_1}\ln M---\left(608\right)$

上式中各参数意义与前文所述一致。式(608)右边第一项为负温度系数，可以通过调整R₁₂₃来调整该项温度系数。式(608)右边第二项为正温度系数，可以通过调整参数R₁和M来调整该项温度系数。选择恰当的R₁₂₃，R₁和M值可以得到在某一常温下I_ref温度系数为零。

上述电流型基准电路虽然实现了在某一常温下电流温度系数为零的目的，但是电路太复杂（包含运算放大器），占用过多芯片面积。同时该电路基准电流易受运算放大器的失调电压影响。

附图4为一传统电流型基准。该电流型基准电路包含双极型晶体管(BJT)312，313，314和315，MOS晶体管316，317，318，319，320和321，电阻311。MOS晶体管316和318，317和319构成1：1共源共栅电流镜。MOS晶体管320和321与MOS晶体管319和317形成共源共栅比例电流镜，电流比可以通过设计晶体管尺寸参数来实现，这里我们不失一般性设为1:1电流镜。I_ref为所需要的基准电流。以下的分析，在不损失准确性的前提下，我们忽略掉双极晶体管基极电流的影响(实际中双极晶体管电流发大倍数很高，约为上百的数量级，这样的假设完全不影响准确性)。因为节点322到地各个支路的电压降相等，可以得到以下关系式：

V_be4+V_be2+IR＝V_be5+V_be3                               （609）

上式中V_be4，V_be2，V_be5和V_be3分别为双极晶体管314，312，315和313基射结电压，I为流过电阻311电流，R为电阻311阻值。代入双极晶体管电流电压关系到方程式(609)，我们进一步得到以下关系式：

$V_t\ln \frac{I}{I_{s4}}+V_t\ln \frac{I}{I_{s2}}+\mathrm{IR}=V_t\ln \frac{I}{I_{s5}}+V_t\ln \frac{I}{I_{s3}}---\left(610\right)$

上式中I_s4，I_s2，I_s5，和I_s3分别为晶体管314，312，315和313器件常数，与各自发射结面积成正比。其余各参数如前文所述。方程式610进一步整理得以下关系式：

$I=\frac{V_t}{R}\ln \frac{I_{s4}{I}_{s2}}{I_{s5}{I}_{s3}}---\left(611\right)$

代如V_t表达式到方程式(611)得到：

$I=\frac{\mathrm{KT}}{\mathrm{qR}}\ln \frac{I_{s4}{I}_{s2}}{I_{s5}{I}_{s3}}---\left(612\right)$

上式中各参数意义与前文所述一致。因为镜象电流镜的作用。

$I_{\mathrm{ref}}=I=\frac{\mathrm{KT}}{\mathrm{qR}}\ln \frac{I_{s4}{I}_{s2}}{I_{s5}{I}_{s3}}---\left(613\right)$

可见I_ref为一与绝对温度成正比的电流。

上述电流型基准电路虽然有结构简单，芯片占用面积小等特点，但是所产生的基准电流随温度成正比变化，不满足高精度模数/数模转换器对高稳定性基准电流的要求。该电路的另一缺点是上电后可能进入闭锁状态，并且启动电路的设计相当困难。

因此急需一种为集成电路其它单元模块提供稳定的参考电流的电流型基准电路。

发明内容

有鉴于此，本发明所要解决的技术问题是提供一种为集成电路其它单元模块提供稳定的参考电流的电流型基准电路。本发明解决了传统基准电路在电路复杂性、产生的基准信号不稳定、电路启动等方面的问题。特别适用于模数/数模转换器对参考信号要求十分苛刻的场合。

本发明的目的是这样实现的：

本发明提供的一种BiCMOS电流型基准电路，包括启动电路、基准核电路和基准电流输出电路；所述启动电路，用于上电时启动基准核电路；所述基准核电路，用于产生通过采用负温度系数电流与正温度系数电流相抵消而获得常温下温度系数为零的基准电流；所述基准电流输出电路，用于把基准核电路产生的基准电流成比例的输出。

进一步，所述基准核电路包括第一基准核晶体管、第二基准核晶体管、第三基准核晶体管、第四基准核晶体管、第五基准核晶体管、第一电阻、第二电阻和电流镜电路；所述第一基准核晶体管的集电极与第三基准核晶体管的发射极连接，所述第二基准核晶体管的集电极与第四基准核晶体管的发射极连接，所述第一基准核晶体管的发射极与地连接，所述第一基准核晶体管的发射极通过第二电阻与地连接；所述第一基准核晶体管的基极与第二基准核晶体管的集电极连接，所述第二基准核晶体管的基极与第一基准核晶体管的集电极连接，所述第三基准核晶体管、第四基准核晶体管和第五基准核晶体管的基极连接，所述第五基准核晶体管的集电极与第四基准核晶体管的集电极连接，所述第五基准核晶体管的发射极通过第一电阻与地连接；所述第一基准核晶体管的基极和第一基准核晶体管的集电极连接后，与启动电路的输出端连接；所述第三基准核晶体管和第四基准核晶体管的集电极之间设置有电流镜电路，所述电流镜电路的输出端与基准电流输出电路连接。

进一步，所述电流镜电路包括至少一对共源共栅电流镜电路，所述共源共栅电流镜电路包括第一电流镜晶体管和第二电流镜晶体管；所述第一晶体管和第二晶体管的栅极连接后与第二晶体管的漏极连接，所述第二晶体管和第二晶体管的源极分别与电源部分连接，所述第二晶体管的漏极与基准电流输出电路连接。

进一步，所述启动电路包括第一启动晶体管、第二启动晶体管、第一启动电阻、第二启动电阻和第三启动电阻；所述第一启动电阻、第二启动电阻和第三启动电阻串联连接与电源和地之间，所述第二启动晶体管的基极连接于第二启动电阻和第三启动电阻公共连接端，所述第二启动晶体管的发射极与地连接，所述第二启动晶体管的集电极与第一启动晶体管的基极连接，所述第一启动晶体管的基极连接于第一启动电阻和第二启动电阻公共连接端，所述第一启动晶体管的集电极与电源连接，所述第一启动晶体管的发射极与基准核电路中的第三基准核晶体管和第四基准核晶体管的基极连接。

进一步，所述基准电流输出电路至少包括一路输出单元，所述输出单元与基准核电路中的电流镜电路的输出端连接。

进一步，所述输出单元包括第一输出晶体管和第二输出晶体管；所述第一输出晶体管的源极和第二输出晶体管的漏极连接，所述第一输出晶体管的栅极和第二输出晶体管栅极分别与对应的电流镜电路输出端连接，所述第一输出晶体管漏极与电源连接，所述第二输出晶体管源极为基准电流的输出端。

进一步，所述第一启动晶体管和第二启动晶体管为PMOS晶体管；所述第一电流镜晶体管和第二电流镜晶体管为PMOS晶体管，所述第一基准核晶体管至第五基准核晶体管为N型双极晶体管。

进一步，所述启动电路中第一启动晶体管的基极节点电位为第一启动晶体管基射结电压的2.5倍。

本发明的优点在于：本发明采用了简单的结构，在传统的与绝对温度成正比(PTAT)的电流型基准电路的基础上，增加了与绝对温度成反比的电流部分，用于抵消PTAT电流部分的正温度系数，调整两部分电流合适的比例关系，最终得到在某一常温下温度系数为零的电流基准。通过采用负温度系数电流与正温度系数电流相抵消的方法得到常温下温度系数为零的基准电流。相比传统的电压型基准电路，本发明因为采用电流传输的方法，具有不受电源网络直流压降的影响，传输损耗小，匹配性好、温度稳定性好，芯片占用面积小，开机自启动等优点。

本发明提供的电流型基准电路，解决了传统基准电路在电路复杂性、产生的基准信号不稳定、电路启动等方面的问题。特别适用于模数/数模转换器对参考信号要求十分苛刻的场合。

附图说明

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步的详细描述，其中：

图1为传统的电压型基准电路；

图2为传统的电流型基准电路；

图3为传统的电流型基准电路；

图4为传统的电流型基准电路；

图5为本发明优选实施例一；

图6为本发明实施例二；

图7为本发明实施例三；

图8为本发明实施例四；

图9为本发明实施例五。

图中，第一基准核晶体管411、第二基准核晶体管412、第三基准核晶体管413、第四基准核晶体管414、第五基准核晶体管415、第一电阻416、第二电阻417、第一电流镜晶体管418、第二电流镜晶体管419、第三电流镜晶体管420、第四电流镜晶体管421；第一启动晶体管424、第二启动晶体管425、第一启动电阻426、第二启动电阻427、第三启动电阻428；第一输出晶体管422、第一输出晶体管423。

具体实施方式

以下将结合附图，对本发明的优选实施例进行详细的描述；应当理解，优选实施例仅为了说明本发明，而不是为了限制本发明的保护范围。

图5为本发明优选实施例一；图6为本发明实施例二；图7为本发明实施例三；图8为本发明实施例四；图9为本发明实施例五，如图所示：本发明提供的一种BiCMOS电流型基准电路，包括启动电路、基准核电路和基准电流输出电路；所述启动电路，用于上电时启动基准核电路；所述基准核电路，用于产生通过采用负温度系数电流与正温度系数电流相抵消而获得常温下温度系数为零的基准电流。基准核电路为该电流型基准电路的核心电路，用于产生对温度和电源不敏感的基准电流。因为基准核电路可能出现上电后不工作的情况，启动电路用于上电时启动基准电路，防止其进入不工作模式。

所述基准电流输出电路，用于把基准核电路产生的基准电流成比例的输出；该部分电路可以根据需提供基准电流单元的数量增减。基准电流输出电路用于把基准核产生的稳定的基准电流成比例的输送到集成电路其它单元电路，为其提供电流参考。

所述基准核电路包括第一基准核晶体管、第二基准核晶体管、第三基准核晶体管、第四基准核晶体管、第五基准核晶体管、第一电阻、第二电阻和电流镜电路；所述第一基准核晶体管的集电极与第三基准核晶体管的发射极连接，所述第二基准核晶体管的集电极与第四基准核晶体管的发射极连接，所述第一基准核晶体管的发射极与地连接，所述第一基准核晶体管的发射极通过第二电阻与地连接；所述第一基准核晶体管的基极与第二基准核晶体管的集电极连接，所述第二基准核晶体管的基极与第一基准核晶体管的集电极连接，所述第三基准核晶体管、第四基准核晶体管和第五基准核晶体管的基极连接，所述第五基准核晶体管的集电极与第四基准核晶体管的集电极连接，所述第五基准核晶体管的发射极通过第一电阻与地连接；所述第一基准核晶体管的基极和第一基准核晶体管的集电极连接后，与启动电路的输出端连接；所述第三基准核晶体管和第四基准核晶体管的集电极之间设置有电流镜电路，所述电流镜电路的输出端与基准电流输出电路连接。所述电流镜电路包括至少一对共源共栅电流镜电路，所述共源共栅电流镜电路包括第一电流镜晶体管和第二电流镜晶体管；所述第一晶体管和第二晶体管的栅极连接后与第二晶体管的漏极连接，所述第二晶体管和第二晶体管的源极分别与电源部分连接，所述第二晶体管的漏极与基准电流输出电路连接。

所述启动电路包括第一启动晶体管、第二启动晶体管、第一启动电阻、第二启动电阻和第三启动电阻；所述第一启动电阻、第二启动电阻和第三启动电阻串联连接与电源和地之间，所述第二启动晶体管的基极连接于第二启动电阻和第三启动电阻公共连接端，所述第二启动晶体管的发射极与地连接，所述第二启动晶体管的集电极与第一启动晶体管的基极连接，所述第一启动晶体管的基极连接于第一启动电阻和第二启动电阻公共连接端，所述第一启动晶体管的集电极与电源连接，所述第一启动晶体管的发射极与基准核电路中的第三基准核晶体管和第四基准核晶体管的基极连接。所述基准电流输出电路至少包括一路输出单元，所述输出单元与基准核电路中的电流镜电路的输出端连接。所述输出单元包括第一输出晶体管和第二输出晶体管；所述第一输出晶体管的源极和第二输出晶体管的漏极连接，所述第一输出晶体管的栅极和第二输出晶体管栅极分别与对应的电流镜电路输出端连接，所述第一输出晶体管漏极与电源连接，所述第二输出晶体管源极为基准电流的输出端。

所述第一启动晶体管和第二启动晶体管为PMOS晶体管；所述第一电流镜晶体管和第二电流镜晶体管为PMOS晶体管，所述第一基准核晶体管至第五基准核晶体管为N型双极晶体管。所述启动电路中第一启动晶体管的基极节点电位为第一启动晶体管基射结电压的2.5倍。

图5为本发明的优选实施例一。下面将结合本优选实施例对本发明进行详细说明。图5的电路由三部分组成：基准核402，启动电路401，基准电流输出电路403。基中基准核402由三部分组成：电流镜电路404、正温度系数电流产生电路405、负温度系数电流产生电路406。电流镜电路404由PMOS晶体管418，419，420和421组成，形成成一对1：1共源共栅电流镜，这样流过电流镜两支路电流相等，假设该电流为I。正温度系数电流产生电路405包括双极晶体管411，412，413和414，电阻417。负温度系数电流产生电路406包括双极晶体管415和电阻416。启动电路401包括双极晶体管424和425，电阻426，427和428。基准电流输出电路403包括PMOS晶体管422和423；PMOS晶体管422和423，420和421组成比例电流镜，电流比可以根据需要进行设置。从PMOS晶体管漏端流出的电流I_ref为所要的基准电流。以下分析过程在不损失准确性的前提下忽略了双极晶体管基极电流的影响。

因为从节点429到地各支路电压降相等，我们可以得到关系式：

I₂R+V_be2+V_be3＝V_be4+V_be1                                （614）

上式中R为电阻417阻值，I₂为流过电阻417电流。V_be2，V_be3，V_be4和V_be1分别为双极晶体管412，413，414和411基射结电压，代入双极晶体管电压电流关系到(614)，得到：

$I_{2}R+V_t\ln \frac{I_2}{I_{s2}}+V_t\ln \frac{I_1}{I_{s3}}=V_t\ln \frac{I_2}{I_{s4}}+V_t\ln \frac{I_1}{I_{s1}}---\left(615\right)$

上式中I₁为流过双极晶体管411所在支路电流，V_t为一与绝对温度成正比的物理常量，常温下约为0.026伏。I_s1，I_s2，I_s3和I_s4分别为双极晶体管411，412，413和414器件常数，分别与各自的发射结面积成正比，其余参数与前文所述一致。对方程式(615)进行整理可以得到：

$I_2=\frac{V_t}{R}\ln \frac{I_{s2}{I}_{s3}}{I_{s4}{I}_{s1}}---\left(616\right)$

代入V_t表达式到方程式(616)得到：

$I_2=\frac{\mathrm{KT}}{\mathrm{qR}}\ln \frac{I_{s2}{I}_{s3}}{I_{s4}{I}_{s1}}---\left(617\right)$

上式中K为玻耳兹曼常数，T为绝对温度，q为电子电量，其余参数如前文所述。由式(617)可见I₂与绝对温度成正比。

们再来看电阻416和晶体管415所在支路，设流过该支路电流为I₃，同样根据从各支路计算的节点429电位相等，得到：

I₃R₁+V_be5＝V_be4+V_be1                                （618）

上式中R₁为电阻416阻值，V_be5为双极晶体管415基射电压，其余参数如前所述。因为V_be5约等于V_be4，式(618)可化为：

$I_3=\frac{V_{\mathrm{be}1}}{R_1}---\left(619\right)$

因为V_be1为负温度系数，所以I₃也为负温度系数。

因为流过晶体管421所在支路电流为流过414和415所在支路电流之和。有：

I＝I₃+I₂                                            （620）

上式中I为流过晶体管421所在支路电流。把式(617)和(619)代入式(620)得：

$I=\frac{V_{\mathrm{be}1}}{R_1}+\frac{\mathrm{KT}}{\mathrm{qR}}\ln \frac{I_{s2}{I}_{s3}}{I_{s4}{I}_{s1}}---\left(621\right)$

上式右边第一项为负温度系数，右边第二项为正温度系数。为了得到好的匹配性，一般会设计双极晶体管414和413的发射结面积相等，双极晶体管412的发射结面积为411的M倍。这样式(621)变为：

$I=\frac{V_{\mathrm{be}1}}{R_1}+\frac{\mathrm{KT}}{\mathrm{qR}}\ln M---\left(622\right)$

我们可以通过调整电阻值R₁来调整右边第一项的负温度系数，通过调整电阻值R和比值M来调整右边第二项正温度系数。选择恰当的R₁，R和M值，可以实现在某一温度下电流I为零温度系数的目的。

上述为电流型基准核402的工作原理。但是光基准核电路还不能工作，因为基准核在上电时会出现闭锁状态，也就是基准核各支路电流都为零的状态。为防止该状态出现，我们还设计了启动电路401，用来上电时启动基准核工作。

启动电路401由电阻426，427和428，双极晶体管424和425组成。节点430的电位设计为2.5V_be，V_be为双极晶体管基射结电压。这可通过调整电阻427和428的阻值来实现。熟悉模拟集成电路设计的读者会发现只要令电阻427的阻值为428的1.5倍，以上目标就能实现。以下说明基准核的上电启动过程。

当电路上电时，基准核各支路的电流为零。流过电阻416的电流为零，节点429的电压将低于一个V_be，这时晶体管424将注入电流到节点429。首先电阻416将流过建立0.5V_be电压所需电流。当电阻416有电流流过后，PMOS晶体管420和421也将有电流流过，通过电流镜的作用，PMOS晶体管419和418也会有电流流过，节点429的电位上升，这样流过晶体管420和421的电流进一步上升，流过419和418的电流进一步上升，节点429的电位进一步上升…，最终基准核进入正常工作状态。当基准核进入正常工作状态后，节点429的电位为2Vbe，节点430的电位为2.5V_be，这样晶体管424基极与发射极间的电压只有0.5V_be，晶体管424将被关闭，从而不影响基准核的工作。

基准电流输出电路403按比例把稳定的基准电流输送到集成电路其它单元模块。该部分可以根据所需的的基准电流数目进行增减，不应视为超出本专利限制范围。

本实施例为优选实施例，任何在该实施例上的修改，器件尺寸的改动，而不改变本发明的精神实质，不应视为超出本专利限制范围。以下将给出本发明其它可能的实施例，但本发明决不局限于这些实施例。

实施例二

附图6为本发明另一实施例，该实施例在优选实施例一的基础上，把原实施例由PMOS晶体管419和418，420和421，422和423组成的共源共栅电流镜改为由本实施例PMOS晶体管419，420，422组成的简单电流镜。虽然这样的修改进一步简化了电路，但电流匹配性会降低。该实施例仍能实现本发明目的。

实施例三

附图7为本发明另一实施例，该实施例在优选实施例一的基础上，增加了输出电流的数目，可给更多的电路提供基准电流。

实施例四

附图8为本发明另一实施例，该实施例在优选实施例一的基础上对启动电路进行了修改，把原实施例启动电路的双极晶体管424改成了本实施例NMOS晶体管435，这样的改动仍然能实现启动电路的目的。

实施例五

附图9为本发明另一实施例，该实施例利用电阻450实现基准电路的启动，结构更简单。整个基准电路的启动如下：如果上电后基准各支路无电流，节点429的电位将为电源电压VDD，节点451电位为零电位，这样晶体管415的基射结电压为VDD；如果晶体管415无电流渡过，节点452的电位为零，这时晶体管420和421将会有电流流过，启动电阻416和417所在两条支路，最终启动整个基准。

以上所述仅为本发明的优选实施例，并不用于限制本发明，显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种BiCMOS电流型基准电路，其特征在于：包括启动电路、基准核电路和基准电流输出电路；所述启动电路，用于上电时启动基准核电路；所述基准核电路，用于产生通过采用负温度系数电流与正温度系数电流相抵消而获得常温下温度系数为零的基准电流；所述基准电流输出电路，用于把基准核电路产生的基准电流成比例的输出。

2.根据权利要求1所述的BiCMOS电流型基准电路，其特征在于：所述基准核电路包括第一基准核晶体管、第二基准核晶体管、第三基准核晶体管、第四基准核晶体管、第五基准核晶体管、第一电阻、第二电阻和电流镜电路；所述第一基准核晶体管的集电极与第三基准核晶体管的发射极连接，所述第二基准核晶体管的集电极与第四基准核晶体管的发射极连接，所述第一基准核晶体管的发射极与地连接，所述第一基准核晶体管的发射极通过第二电阻与地连接；所述第一基准核晶体管的基极与第二基准核晶体管的集电极连接，所述第二基准核晶体管的基极与第一基准核晶体管的集电极连接，所述第三基准核晶体管、第四基准核晶体管和第五基准核晶体管的基极连接，所述第五基准核晶体管的集电极与第四基准核晶体管的集电极连接，所述第五基准核晶体管的发射极通过第一电阻与地连接；所述第一基准核晶体管的基极和第一基准核晶体管的集电极连接后，与启动电路的输出端连接；所述第三基准核晶体管和第四基准核晶体管的集电极之间设置有电流镜电路，所述电流镜电路的输出端与基准电流输出电路连接。

3.根据权利要求2所述的BiCMOS电流型基准电路，其特征在于：所述电流镜电路包括至少一对共源共栅电流镜电路，所述共源共栅电流镜电路包括第一电流镜晶体管和第二电流镜晶体管；所述第一晶体管和第二晶体管的栅极连接后与第二晶体管的漏极连接，所述第二晶体管和第二晶体管的源极分别与电源部分连接，所述第二晶体管的漏极与基准电流输出电路连接。

4.根据权利要求1所述的BiCMOS电流型基准电路，其特征在于：所述启动电路包括第一启动晶体管、第二启动晶体管、第一启动电阻、第二启动电阻和第三启动电阻；所述第一启动电阻、第二启动电阻和第三启动电阻串联连接与电源和地之间，所述第二启动晶体管的基极连接于第二启动电阻和第三启动电阻公共连接端，所述第二启动晶体管的发射极与地连接，所述第二启动晶体管的集电极与第一启动晶体管的基极连接，所述第一启动晶体管的基极连接于第一启动电阻和第二启动电阻公共连接端，所述第一启动晶体管的集电极与电源连接，所述第一启动晶体管的发射极与基准核电路中的第三基准核晶体管和第四基准核晶体管的基极连接。

5.根据权利要求1所述的BiCMOS电流型基准电路，其特征在于：所述基准电流输出电路至少包括一路输出单元，所述输出单元与基准核电路中的电流镜电路的输出端连接。

6.根据权利要求5所述的BiCMOS电流型基准电路，其特征在于：所述输出单元包括第一输出晶体管和第二输出晶体管；所述第一输出晶体管的源极和第二输出晶体管的漏极连接，所述第一输出晶体管的栅极和第二输出晶体管栅极分别与对应的电流镜电路输出端连接，所述第一输出晶体管漏极与电源连接，所述第二输出晶体管源极为基准电流的输出端。

7.根据权利要求6所述的BiCMOS电流型基准电路，其特征在于：所述第一启动晶体管和第二启动晶体管为PMOS晶体管；所述第一电流镜晶体管和第二电流镜晶体管为PMOS晶体管，所述第一基准核晶体管至第五基准核晶体管为N型双极晶体管。

8.根据权利要求7所述的BiCMOS电流型基准电路，其特征在于：所述启动电路中第一启动晶体管的基极节点电位为第一启动晶体管基射结电压的2.5倍。

Images