CN103197722A - 一种低静态功耗的电流模带隙基准电压电路 - Google Patents

Abstract

一种低静态功耗的电流模带隙基准电压电路，基于传统带隙基准电压电路，设有PNP三极管Q1和Q2，PMOS管M1、M2和M3，运算放大器OP，电阻R₁、R₂、R₃、R₄；其特征在于：将上述传统的带隙基准电压电路加以改进，将去掉电阻R₁、R₃，在运算放大器OP的同相输入端及运算放大器OP的反相输入端与PMOS管M3的漏极之间分别增设电阻R₅及R₆，R₅=R₆。本发明电路在电源电压和三极管Q1、Q2偏置电流均相同的条件下，输出基准电压为1V时所消耗的总静态功耗比传统结构降低了约70%。

Description

一种低静态功耗的电流模带隙基准电压电路

技术领域

本发明涉及带隙基准电压电路，尤其是一种低静态功耗的电流模带隙基准电压电路，属于双极型晶体管（BJT）以及金属氧化物半导体（MOS）晶体管集成电路技术领域。

背景技术

现有技术中存在一种如图1所示的传统带隙基准电压电路，包括PNP三极管Q1和Q2，PMOS管M1、M2和M3，运算放大器OP，电阻R₁、R₂、R₃、R₄；Q1和Q2的基极和集电极接地，Q1的发射极通过电阻R₂与运算放大器OP的同相输入端及PMOS管M1的漏极相连并记为节点A，电阻R₁跨接在节点A与地之间，Q2的发射极与运算放大器OP的反相输入端及PMOS管M2的漏极相连并记为节点B，电阻R₃跨接在节点B与地之间，运算放大器OP的输出端与PMOS管M1、M2和M3的栅极连接，PMOS管M3的漏极记为节点C并通过电阻R₄接地，PMOS管M1、M2和M3的源极和衬底接电源电压VDD，节点C输出基准电压V_ref。图1所示的带隙基准电路的工作原理如下：

宽长比相同的PMOS管M1，M2和M3构成等比例电流镜，即I₁=I₂=I₃。三极管Q2的基极-发射极电压为：

$V_{\mathrm{BE}2}=V_T\ln \left(\frac{I_{Q2}}{I_{S0}}\right)$ （公式1）

其中，V_T为热电压，在常温下约为26mv，I_S0为三极管Q2的饱和电流并且其值与三极管的发射极面积成正比。三极管的基极-发射极电压V_BE为CTAT（与绝对温度成反比）电压，在常温下，当V_BE≈750mV时，

三极管Q1的基极-发射极电压为：

$V_{\mathrm{BE}1}=V_T\ln \left(\frac{I_{Q1}}{{\mathrm{NI}}_{S0}}\right)$ （公式2）

其中，N为三极管Q1与Q2发射极面积的比例，为了使三极管Q1和Q2的匹配性较好，N值通常取8。运算运算放大器OP工作于深度负反馈，使同向输入端和反向输入端节点A和B的电压相等，为保证I_Q1=I_Q2，电阻R₁与R₃必须取相同的电阻，则

$I_a=I_b=\frac{V_{\mathrm{BE}2}}{R_3}=\frac{V_{\mathrm{BE}2}}{R_1}$ （公式3）

由于三极管的基极-发射极电压V_BE为CTAT电压，那么流过电阻R₁的电流I_a为CTAT电流。电阻R₂上的压降为：

${\mathrm{\ΔV}}_{\mathrm{BE}}=V_{\mathrm{BE}2}-V_{\mathrm{BE}1}=V_T\ln \left(\frac{I_{Q2}}{I_{S0}}\right)-V_T\ln \left(\frac{I_{Q1}}{{\mathrm{NI}}_{S0}}\right)=V_T\ln N=I_{Q1}{R}_2$ （公式4）

又V_T=kT/q，k是波尔兹曼常数，q是一个电子所带的电荷，V_T的温度系数为：

（公式5）

其中，T₀=300K，从上式可知热电压V_T有正的温度系数，所以ΔV_BE的温度系数也为正值，并且ΔV_BE通过电阻R₂得到一个PTAT（与绝对温度成正比）电流I_Q1，又

$I_3=I_2=I_1=I_{Q1}+I_a=\frac{{\mathrm{\ΔV}}_{\mathrm{BE}}}{R_2}+\frac{V_{\mathrm{BE}2}}{R_1}=\frac{V_T\ln N}{R_2}+\frac{V_{\mathrm{BE}2}}{R_1}$ （公式6）当V_BE2≈750mV，取N=8，V_T=26mV时，令

可以得到近似与温度无关的电流I₁，I₁经过等比例电流镜复制到I₃并流过电阻R₄形成温度系数近似为零的基准电压：

$V_{\mathrm{ref}}=I_3\×R_4=(\frac{V_T\ln N}{R_2}+\frac{V_{\mathrm{BE}2}}{R_1})\×R_4$ （公式7）

显然V_ref的大小可以通过调节电阻R₁、R₂、R₃和R₄的值任意调整，这就是传统的电流模带隙基准原理。

随着模拟集成电路的迅猛发展，低功耗技术显得尤为重要，传统的电流模带隙基准中R1，R3两电阻因直接接地而消耗了较大的静态功耗。例如在公式7中，当V_BE2≈750mV，N=8，PNP三极管Q2的饱和电流I_S0≈1fA时，由公式6求得由公式1得I_Q1=I_Q2≈3.37mA，则

$R_2=\frac{V_T\ln N}{I_{Q1}}\≈16\mathrm{\Ω},R_1=16\×8.3=132.8\mathrm{\Ω}$ （公式8）由公式6可求

$I_3=I_2=I_1=\frac{V_T\ln N}{R_2}+\frac{V_{\mathrm{BE}2}}{R_1}\≈9\mathrm{mA}$ （公式9）

当V_ref=1V时，

$R_4=\frac{V_{\mathrm{ref}}}{I_3}\≈111.1\mathrm{\Ω}$ （公式10）

设电源电压VDD为1.5V，那么传统的电流模基准电路消耗的总的功耗P约为：

P=3×I₃×VDD=40.5mW  （公式11）

显然，传统的电流模带隙基准并不能满足低静态功耗的要求，为了解决功耗问题，现有技术大都是利用工作在亚阈值和线性区来实现低功耗基准源，但是这种基准在工艺上较难实现。

发明内容

针对上述传统电流模基准电压存在较大静态功耗的问题，本发明提供一种低静态功耗的电流模带隙基准电压电路，通过将传统结构中运算放大器同向输入端和反向输入端接地的电阻改接至基准电压输出端，使得电路中各支路电流得以充分利用，减少了不必要的静态电流，显著地降低了电流模基准电压的静态功耗。

本发明解决上述技术问题的技术方案如下：

一种低静态功耗的电流模带隙基准电压电路，基于传统带隙基准电压电路，设有PNP三极管Q1和Q2，PMOS管M1、M2和M3，运算放大器OP，电阻R₁、R₂、R₃、R₄；PNP三极管Q1和Q2的基极和集电极均接地，PNP三极管Q1的发射极通过电阻R₂与运算放大器OP的同相输入端以及PMOS管M1的漏极、电阻R₁的一端连接，电阻R₁另一端接地，PNP三极管Q2的发射极与运算放大器OP的反相输入端以及PMOS管M2的漏极、电阻R₃的一端连接，电阻R₃另一端接地，运算放大器OP的输出端与PMOS管M1、M2和M3的栅极连接，PMOS管M3的漏极通过电阻R₄接地，PMOS管M1、M2和M3的源极和衬底均连接电源电压VDD，PMOS管M3的漏极输出基准电压V_ref；

其特征在于：将上述传统的带隙基准电压电路加以改进，去掉电阻R₁、R₃，在运算放大器OP的同相输入端及运算放大器OP的反相输入端与PMOS管M3的漏极之间分别增设电阻R₅及R₆。所述电阻R₅=R₆。

与现有技术相比，本发明的有益效果是：

针对传统电流模基准电路的高功耗问题，本发明提在不增加元器件的基础上将传统电流模基准电路的静态功耗降低了大约70%，且输出基准电压的大小可以通过调节基准电压输出支路上电阻R4的值进行调整。

附图说明

图1为现有技术中的一种电流模带隙基准电压电路；

图2为本发明所述低静态功耗的电流模带隙基准电压电路。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举的实例只用于解释本发明，并非用于限定本发明的范围。

参看图2，本发明所述低静态功耗的电流模带隙基准电压电路，基于传统带隙基准电压电路，包括PNP三极管Q1和Q2，PMOS管M1、M2和M3，运算放大器OP，电阻R₁、R₂、R₃、R₄；PNP三极管Q1和Q2的基极和集电极均接地，PNP三极管Q1的发射极通过电阻R₂与运算放大器OP的同相输入端以及PMOS管M1的漏极、电阻R₁的一端连接，电阻R₁另一端接地，PNP三极管Q2的发射极与运算放大器OP的反相输入端以及PMOS管M2的漏极、电阻R₃的一端连接，电阻R₃另一端接地，运算放大器OP的输出端与PMOS管M1、M2和M3的栅极连接，PMOS管M3的漏极通过电阻R₄接地，PMOS管M1、M2和M3的源极和衬底均连接电源电压VDD，PMOS管M3的漏极输出基准电压V_ref；

其特征在于：将上述传统的带隙基准电压电路加以改进，去掉电阻R₁、R₃，在运算放大器OP的同相输入端及运算放大器OP的反相输入端与PMOS管M3的漏极之间分别增设电阻R₅及R₆。所述电阻R₅=R₆。

本发明的工作原理为：

宽长比相同的PMOS管M1，M2和M3构成等比例电流镜，即I₁=I₂=I₃。运算运算放大器OP工作于深度负反馈，使同向输入端和反向输入端节点A和B的电压相等，为保证I_Q1=I_Q2，电阻R₅与R₆必须取相同的电阻，则

$I_a=I_b=\frac{V_{\mathrm{BE}2}-V_{\mathrm{ref}}}{R_5}=\frac{V_{\mathrm{BE}2}-V_{\mathrm{ref}}}{R_6}$ （公式12）

由于三极管的基极-发射极电压V_BE为CTAT电压，那么流过电阻R₅的电流I_a和流过电阻R₆的电流I_b均为CTAT电流。ΔV_BE通过电阻R₂得到一个PTAT电流I_Q1，又

$I_3=I_2=I_1=I_{Q1}+I_a=\frac{{\mathrm{\ΔV}}_{\mathrm{BE}}}{R_2}+\frac{V_{\mathrm{BE}2}-V_{\mathrm{ref}}}{R_5}=\frac{V_T\ln N}{R_2}+\frac{V_{\mathrm{BE}2}-V_{\mathrm{ref}}}{R_5}$ （公式13）

流过电阻R₄的电流I₄的大小为：

$I_4=I_3+I_a+I_b=I_{Q1}+{2I}_a+I_b=\frac{V_T\ln N}{R_2}+3\left(\frac{V_{\mathrm{BE}2}-V_{\mathrm{ref}}}{R_5}\right)$ （公式14）

所以输出的基准电压为：

$V_{\mathrm{ref}}=I_4\×R_4=[\frac{V_T\ln N}{R_2}+3\left(\frac{V_{\mathrm{BE}2}-V_{\mathrm{ref}}}{R_5}\right)]\×R_4$ （公式15）

整理后V_ref的表达式为：

$V_{\mathrm{ref}}=\frac{R_5}{R_5+3R_4}(\frac{V_T\ln N}{R_2}+\frac{{3V}_{\mathrm{BE}2}}{R_5})\×R_4$ （公式16）

当V_BE2≈750mV，取N=8，V_T=26mV，时，令可以得到近似零温度系数的基准电压V_ref。显然V_ref的大小可以通过调节电阻R₂、R₄、R₅和R₆的值任意调整。

当PNP三极管Q2的饱和电流I_S0≈1fA时，由公式15求得

由公式1得I_Q1=I_Q2≈3.37mA，则

$R_2=\frac{V_T\ln N}{I_{Q2}}\≈16\mathrm{\Ω},R_5=16\×24.9=398.4\mathrm{\Ω}$ （公式17）

假设所需基准电压V_ref=1V，则由公式15可求R₄≈672.5Ω，如果电源电压VDD为1.5V，此时电流镜从电源抽取的电流为：

$I_3=I_2=I_1=\frac{V_T\ln N}{R_2}+\frac{V_{\mathrm{BE}2}-V_{\mathrm{ref}}}{R_5}=2.75\mathrm{mA}$ （公式18）

那么电路消耗的总静态功耗P为：

P=3×I₃×VDD=12.375mW  （公式19）

从上式看出，本发明提出的新型电流模基准电路在电源电压和PNP三极管Q1、Q2偏置电流均相同的条件下，输出基准电压为1V时所消耗的总静态功耗比传统结构降低了约70%。

Claims (2)

1.一种低静态功耗的电流模带隙基准电压电路，基于传统带隙基准电压电路，设有PNP三极管Q1和Q2，PMOS管M1、M2和M3，运算放大器OP，电阻R₁、R₂、R₃、R₄；PNP三极管Q1和Q2的基极和集电极均接地，PNP三极管Q1的发射极通过电阻R₂与运算放大器OP的同相输入端以及PMOS管M1的漏极、电阻R₁的一端连接，电阻R₁另一端接地，PNP三极管Q2的发射极与运算放大器OP的反相输入端以及PMOS管M2的漏极、电阻R₃的一端连接，电阻R₃另一端接地，运算放大器OP的输出端与PMOS管M1、M2和M3的栅极连接，PMOS管M3的漏极通过电阻R₄接地，PMOS管M1、M2和M3的源极和衬底均连接电源电压VDD，PMOS管M3的漏极输出基准电压V_ref；

其特征在于：将上述传统的带隙基准电压电路加以改进，去掉电阻R₁、R₃，在运算放大器OP的同相输入端及运算放大器OP的反相输入端与PMOS管M3的漏极之间分别增设电阻R₅及R₆。

2.根据权利要求1所述的低静态功耗的电流模带隙基准电压电路，其特征在于：电阻R₅=R₆。

Images