TWI656640B - N-face AlGaN/GaN磊晶結構及其主動元件與其積體化之極性反轉製作方法 - Google Patents

N-face AlGaN/GaN磊晶結構及其主動元件與其積體化之極性反轉製作方法 Download PDF

Info

Publication number
TWI656640B
TWI656640B TW106130897A TW106130897A TWI656640B TW I656640 B TWI656640 B TW I656640B TW 106130897 A TW106130897 A TW 106130897A TW 106130897 A TW106130897 A TW 106130897A TW I656640 B TWI656640 B TW I656640B
Authority
TW
Taiwan
Prior art keywords
gan
layer
intrinsic
algan
region
Prior art date
Application number
TW106130897A
Other languages
English (en)
Other versions
TW201914006A (zh
Inventor
黃知澍
Original Assignee
黃知澍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 黃知澍 filed Critical 黃知澍
Priority to TW106130897A priority Critical patent/TWI656640B/zh
Priority to US16/124,596 priority patent/US10475913B2/en
Publication of TW201914006A publication Critical patent/TW201914006A/zh
Application granted granted Critical
Publication of TWI656640B publication Critical patent/TWI656640B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本發明係關於一種N-face AlGaN/GaN磊晶結構及其主動元件與其製作方 法。其結構包含：一矽基底；一位於矽基底上之(碳摻雜)緩衝層；一位於緩衝層(碳摻雜)上之本質GaN層(碳摻雜)；一位於本質GaN層(碳摻雜)上之本質Al(y)GaN緩衝層；一位於本質Al(y)GaN緩衝層上之本質GaN通道層；以及一位於本質GaN通道層上之本質Al(x)GaN層，其中該X=0.1~0.3，該y=0.05~0.75。其元件係藉由P-GaN倒置梯型閘極或陽極結構使N-face AlGaN/GaN磊晶結構內之2維電子氣在P-GaN倒置梯型結構下方處能呈現空乏狀態，此時2維電子氣位於本質GaN通道層與該本質Al(y)GaN層的接面處；爾後，藉由上述結構製作出P型氮化鎵閘極加強型AlGaN/GaN高速電子遷移率電晶體等主動元件。

Description

N-face AlGaN/GaN磊晶結構及其主動元件與其積體化之 極性反轉製作方法
本發明係關於一種磊晶結構，特別是關於一種N-face AlGaN/GaN半導體系列成長的磊晶結構及其主動元件與其積體化之製作方法。
在過去的習知技藝中，以磊晶結構來達到加強型AlGaN/GaN高速電子遷移率電晶體(E-Mode AlGaN/GaN HEMT)最常見的方式就是1.Ga-face P-GaN閘極加強型高速電子遷移率電晶體結構、2.N-Face Al(x)GaN閘極加強型高速電子遷移率電晶體結構，但正如兩者元件的命名方式就可知只有閘極的區域會保留P-GaN或Al(x)GaN。
最常見的製程方式就是使用一種磊晶結構，並將閘極區域以外的P-GaN以乾式蝕刻的方式蝕刻掉，並盡量保持下一層的磊晶層厚度的完整性，因為當下一層的磊晶層被蝕刻掉太多的話會連帶造成N-face P-GaN閘極加強型高速電子遷移率電晶體結構之AlGaN/GaN接面的2維電子氣無法形成。因此，以乾式蝕刻的方式其實難度很高因為：1.蝕刻深度難掌控、2.磊晶片上每一個磊晶層的厚度還是會有不均勻的；此外，此磊晶結構與一般空乏型高速電子遷移率電晶體結構磊晶結構皆有電流崩塌效應(Current Collapse)的問題必須去解決，例如：緩衝層的缺陷(Buffer Traps)及表面缺陷(Surface Traps)。
有鑒於此，本發明係針對上述之缺失，提出一種嶄新的 AlGaN/GaN磊晶結構與以及利用該磊晶結構所形成之主動元件與其積體化之製作方法。
本發明之主要目的在於提供一種嶄新的N-face AlGaN/GaN磊晶結構與利用該磊晶結構所形成之主動元件與其積體化之極性反轉製作方法，以解決磊晶結構在高速電子遷移率電晶體所遇到的製程瓶頸，並且本發明之AlGaN/GaN磊晶結構基板上在極性反轉製程後可一次性形成數種能夠在高電壓高速操作之主動元件。
本發明之另一目的在於藉由P-GaN倒置梯型閘極或陽極結構使N-face AlGaN/GaN磊晶結構內之2維電子氣在P-GaN倒置梯型結構下方處能呈現空乏狀態，以製作出P型氮化鎵閘極加強型AlGaN/GaN高速電子遷移率電晶體、P型氮化鎵陽極AlGaN/GaN蕭特基位障二極體或混合型元件。
為達上述目的，本發明提出一種N-face AlGaN/GaN磊晶結構，其包含有一矽基底；一位於矽基底上之緩衝層(碳摻雜)；一位於緩衝層(碳摻雜)上之本質GaN(碳摻雜)層；一位於本質GaN(碳摻雜)層上之本質Al(y)GaN緩衝層；一位於本質Al(y)GaN緩衝層上之本質GaN通道層；以及一位於本質GaN通道層上之本質Al(x)GaN層，其中該X=0.1~0.3，該y=0.05~0.75。
本發明更提出數種使用該N-face之AlGaN/GaN磊晶結構所製得之具有P-GaN倒置梯型結構之電晶體或蕭特基位障二極體元件，與其製作方法。
1‧‧‧GaN/InGaN系統
2‧‧‧AlGaN/GaN系統
3‧‧‧p-GaN
4‧‧‧i-AlGaN
5‧‧‧i-GaN
6‧‧‧2維電子氣
10‧‧‧磊晶結構
12‧‧‧緩衝層
15‧‧‧本質GaN通道層
16‧‧‧本質Al(x)GaN層
20‧‧‧氮氧化矽罩幕層
22‧‧‧光阻層
24‧‧‧開口槽區域
26‧‧‧閘極結構
28‧‧‧源極歐姆接觸電極
28’‧‧‧源極金屬層
29‧‧‧第一陰極金屬層
30‧‧‧汲極歐姆接觸電極
30’‧‧‧汲極金屬層
31‧‧‧第二陰極金屬層
32‧‧‧元件隔離結構
34‧‧‧元件隔離結構
36‧‧‧連接金屬層
40‧‧‧絕緣保護介電層
43‧‧‧閘極金屬打線區域
44‧‧‧陰極歐姆接觸電極
45‧‧‧陰極打線區域
50‧‧‧電晶體
62‧‧‧閘極場板電極金屬
72‧‧‧閘極絕緣介電層
80‧‧‧蕭特基位障二極體
82‧‧‧倒置梯型陽極結構
84‧‧‧陰極電極金屬
90‧‧‧蕭特基位障二極體
92‧‧‧場板閘極絕緣介電層
100‧‧‧電晶體
101‧‧‧第一源極離子佈植區
101’‧‧‧第二源極離子佈植區
102‧‧‧第一汲極離子佈植區
102’‧‧‧第二汲極離子佈植區
103‧‧‧第一閘極金屬層
104‧‧‧光阻層
105‧‧‧SiO2遮罩
110‧‧‧電晶體
112‧‧‧電晶體
120‧‧‧電晶體
130‧‧‧蕭特基位障二極體
134‧‧‧陰極離子佈植區
140‧‧‧蕭特基位障二極體
B1‧‧‧Inversion Domain Boundary
D1‧‧‧蕭特基位障二極體
D‧‧‧汲極
E‧‧‧電場
Epz、Esp、P‧‧‧極性
Ep1‧‧‧InGaN
Ep2‧‧‧GaN
Ep3‧‧‧AlGaN
Ep4‧‧‧AlN
Ep5‧‧‧c-Al2O3
F1‧‧‧Ga-face
F2‧‧‧N-face
G‧‧‧閘極
Id‧‧‧電流
Ids‧‧‧電流
M1‧‧‧電晶體
M2‧‧‧電晶體
M3‧‧‧電晶體
M4‧‧‧電晶體
M5‧‧‧電晶體
M6‧‧‧電晶體
M7‧‧‧電晶體
P1‧‧‧極性誘發電荷
P2‧‧‧補償表面電荷
R1‧‧‧場板區域
R2‧‧‧場板金屬層
Rds‧‧‧電阻
S‧‧‧源極
Sub‧‧‧Substrate
Vds‧‧‧崩潰電壓
Vf‧‧‧啟動電壓
VG2S2‧‧‧電壓
VD1‧‧‧電壓
VD2S1‧‧‧電壓
VF‧‧‧電壓
Vg‧‧‧閘極電壓
Vgs‧‧‧電壓
VP‧‧‧截止電壓
Wg‧‧‧寬度
Wg2‧‧‧寬度
第1圖，其為Ga-face與N-face在不同的磊晶(AlGaN/GaN系統、GaN/InGaN系統)應力下的EPS及EPZ的分佈示意圖；第2圖，其為Ga-face及N-face GaN成長在一基板的示意圖；第3圖，其為AlGaN及GaN接面所產生的2維電子氣因不同極性存在於不同位置的示意圖；第4A圖，其為本發明之N-face AlGaN/GaN高速電子遷移率電晶體之磊晶結構上成長一層P-GaN layer並經過極性反轉製程後的能帶分佈圖；第4B-4D圖，其為選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體在Vd固定下，元件隨著閘極電壓Vg變化的示意圖；第5A圖，其為N-face AlGaN/GaN高速電子遷移率電晶體之磊晶結構的第一結構圖；第5B圖，其為N-face AlGaN/GaN高速電子遷移率電晶體之磊晶結構的第二結構圖；第6A-1、6A-2圖，其為選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體的剖面圖；第6B圖，其為選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體的俯視圖；第7A圖至第7B圖，其為選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體形成P型氮化鎵閘極的示意圖；第7C圖，其為選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體形成汲極以及源極電極金屬的示意圖； 第7D-1、7D-2圖，其為選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體形成隔離結構之示意圖；第7E-1、7E-2圖，其為選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體之形成閘極電極金屬以及汲極及源極電極之打線區域或連接金屬的示意圖；第8A-1、8A-2圖，其為選擇性區域成長P型氮化鎵陽極N-face極性反轉AlGaN/GaN蕭特基位障二極體的剖面圖；第8B圖，其為選擇性區域成長P型氮化鎵陽極N-face極性反轉AlGaN/GaN蕭特基位障二極體的俯視圖；第9A圖，其為選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體串接一個空乏型N-face極性反轉不具有閘極絕緣介電層AlGaN/GaN高速電子遷移率電晶體之混合型加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體的等效電路圖；第9B圖，其為選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體串接一個空乏型N-face極性反轉具有閘極絕緣介電層AlGaN/GaN高速電子遷移率電晶體之混合型加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體的等效電路圖；第10A圖，其為第9A圖等效電路圖與導通後的示意圖；第10B圖，其為第9B圖等效電路圖與導通後的示意圖；第11A-1、11A-2圖，其為混合型加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體的剖面圖；第11B圖，其為第11A-1、11A-2圖之電晶體的俯視圖；第12A、12B、12C、12D-1、12D-2、12E-1、12E-2、12F-1及12F-2圖，其為本發明之第11A-1、11A-2圖之製程步驟示意圖； 第13A-1、13A-2圖，其為另一混合型加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體的剖面圖；第13B圖，其為第13A-1、13A-2圖的俯視圖；第14A-1、14A-2、14A-3及14A-4圖，為第13A-1、13A-2圖之製程步驟示意圖；第15圖，其為選擇性區域成長P型氮化鎵陽極N-face極性反轉AlGaN/GaN蕭特基位障二極體與選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體串接而成的混合型N-face極性反轉AlGaN/GaN蕭特基位障二極體的等效電路圖；第16A-1、16A-2圖，其為混合型N-face極性反轉AlGaN/GaN蕭特基位障二極體的剖面圖；第16B圖，其為第16A-1、16A-2圖之俯視圖；第17A-1、17A-2圖，其為另一混合型N-face極性反轉AlGaN/GaN蕭特基位障二極體的剖面圖；第17B圖，其為第17A-1、17A-2圖的俯視圖；第18A-1、18A-2圖，其為選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體的剖面圖；第18B圖，其為第18A-1、18A-2圖的俯視圖；第19A、19B、19C、19D、19E-1、19E-2、19F-1及19F-2圖，其為第18A-1、18A-2圖的製程步驟示意圖；第20A-1與第20A-2圖，其為選擇性區域成長P型氮化鎵陽極及自對準接觸陽極金屬加強型N-face極性反轉AlGaN/GaN蕭特基位障二極體的剖面圖； 第20B圖，其為本發明之第20A-1與第20A-2圖的俯視圖；第21A-1與第21A-2圖，其為混合型加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體的剖面圖；第21B圖，其為21A-1與第21A-2圖的俯視圖；第22A、22B、22C、22D、22E-1、22E-2、22F-1、22F-2、22G-1及22G-2圖，其為第21A-1與第21A-2的製程步驟示意圖；第23A-1圖與第23A-2圖，其為混合型加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體的剖面圖；第23B圖，其為第23A-1圖與第23A-2圖的俯視圖；第24A-1至24B-2圖，其為第23A-1圖與第23A-2圖的製程步驟示意圖；第25A-1與第25A-2圖，其為混合型N-face極性反轉AlGaN/GaN蕭特基位障二極體的剖面圖；第25B圖，其為第25A-1與第25A-2圖的俯視圖；第26A-1與第26A-2圖，其為混合型N-face極性反轉AlGaN/GaN蕭特基位障二極體的剖面圖；第26B圖，其為第26A-1與第26A-2圖的俯視圖。
如第1圖所示，基板Sub1上Ga-face(F1)與N-face(F2)在不同的磊晶(AlGaN/GaN系統2、GaN/InGaN系統1)應力下的ESP及EPZ的分佈示意圖，ESP為材料本身的極性(Spontaneous polarization)而EPZ為應力所產生壓電效應而造成的極性(Piezoelectric polarization)。因此ESP是由每個磊晶層區間所決定的，而EPZ為應力所產生壓電效應所決定的。
在AlGaN/GaN系統2中，EPZ在AlGaN是擴張應力(Tensile Stress)下是 “負”值，而在AlGaN是壓縮應力(Compressive Stress)下是“正”值，反之在GaN/InGaN系統1中，EPZ剛好是相反值。另外由先前技術可得知，(1)在AlGaN/GaN系統2，極性主導權是由ESP所決定的，(2)在GaN/InGaN系統1極性主導權是由EPZ所決定的。
如第2圖所示，P為ESP材料本身的極性而E為其對應的電場。在氮化鎵(GaN)中，其Ga-face或N-face極性是取決於Ga-N雙層形成晶體的Ga原子或N原子的面朝向磊晶的表面。如圖所示，為Ga-face及N-face GaN成長在一基板的示意圖，若為Ga-face的極性，其內部電場是遠離基板朝向表面，因此其極性為內部電場的相反方向，也因此極性會造成負電荷累積在晶格表面，而正電荷累積在與基板的接面。相對的，若為N-face的極性，其電荷累積位置及內部電場的方向是相反的，其中P1為極性誘發電荷(Polarization-induced fixed charges)，P2為補償表面電荷(Compensating surface charges)。
對於AlGaN/GaN高速電子遷移率電晶體而言，最重要的就是Ga-face及N-face極性會如何影響AlGaN/GaN高速電子遷移率電晶體元件特性。如第3圖所示，為AlGaN及GaN接面所產生的2維電子氣6(Two-Dimensional Electron Gas：2-DEG)因不同極性存在於不同位置之示意圖。在Ga-face結構中2維電子氣6存在於AlGaN/GaN介面，而在N-face結構中存在於GaN/AlGaN接面。2維電子氣6的存在表示在該介面有正的極化電荷累積，而2維電子氣6本身就是用以補償極化電荷的自由電子聚集。
如第4A圖到第4D圖所示，P型氮化鎵閘極加強型AlGaN/GaN高速電子遷移率電晶體(P-GaN Gate E-mode AlGaN/GaN-HEMT)的原理可以從兩個角度來看。
1.從極化電場的角度來看，當在AlGaN/GaN高速電子遷移率電晶體磊晶結構10上成長一層P-GaN3層後，此P-GaN3層會產生一個極化電場將通道層(i-GaN通道層5)的二維電子氣空乏掉。另外，2.從能帶的角度來看，如第4A圖所示，當在AlGaN/GaN高速電子遷移率電晶體磊晶結構10上成長一層P-GaN3層後，此P-GaN3層會將阻障層(i-AlGaN4)的能帶拉高，如此會造成原本i-AlGaN/iGaN接面的位能井，會被拉高至費米能階(Fermi Energy Level)的上面，因此，二維電子氣就無法形成。
如第4B圖所示，當P-type閘極G的電壓是小於或等於0時，其下方的二維電子氣是完全被空乏掉的，因此汲極(Drain，D)的電流無法通過通道(Channel)到達源極(Source，S)。如第4C圖所示，當P-type閘極G的電壓是大於0時，i-AlGaN/i-GaN接面的位能井開始被下壓至費米能階的下面，因此電子會回填入其下方的位能井形成二維電子氣，當二維電子氣完全恢復時，定義此正電壓為“臨界電壓”(Vth)，此時通道重新打開，汲極D的電流便可通過通道到達源極S。另外，如第4D圖之示意圖所示，P-GaN閘極加強型AlGaN/GaN高速電子遷移率電晶體的閘極G對汲極D以及閘極G對源極S可視為兩個背對背相連接的蕭特基位障二極體(Schottky Barrier Diode：SBD)。因此，當電壓Vgs大於電壓VF時，閘極G對汲極D的蕭特基位障二極體便會開始導通，此時P-GaN閘極的電洞(正電荷)會注入二維電子氣，也因此，為了保持通道層的電中性，通道的電子數量也會跟著增加造成二維電子氣濃度上升。此時，為了讓電子能夠快速補償注入的電洞以維持通道層的電中性，同時也會造成電子遷移率增加。當電子遷移率增加後，汲極電流也會隨之增加，如此，整個元件的操作電流也會跟著提升。另外，由於電洞的遷移率比電子的遷移率至少低1倍，因此電洞會被牽制並聚集在閘極G下方的的通道處，也因此可以有效的降低閘極G漏電流。但由於P-GaN閘極高速電子遷移率電晶體的閘極G電極是與P-GaN直接接觸的，因此雖然電洞會被牽制並聚集在 閘極G下方的的通道處，但當電壓Vgs遠大於電壓VF時，閘極G對汲極D的蕭特基位障二極體的導通電流大到電洞無法被牽制並聚集在閘極G下方的的通道處時，大量電洞會注入通道層造成閘極漏電流迅速上升使得電晶體無法在期望的條件下工作，因此電壓Vgs無法太大一直是P-GaN閘極加強型AlGaN/GaN高速電子遷移率電晶體的缺點。一般而言，因磊晶跟製程條件的不同，電壓Vgs(max)約5~7V左右。此外，主要形成蕭特基接觸電極(Schottky Contact)的金屬結構電極可包含複合電極、化合物電極或元素電極，例如Ni/Au,Pt/Au,Mo,TiN等。
如第5A圖所示，為本發明所設計的N-face AlGaN/GaN高速電子遷移率電晶體磊晶結構10之第一結構圖。此磊晶結構10依序包含有一矽基底11、一緩衝層(碳摻雜)12，一本質GaN層(碳摻雜)13，本質Al(y)GaN緩衝層14，一本質GaN通道層15，以及一本質Al(x)GaN層16，此磊晶結構10具有本質Al(y)GaN緩衝層14，此磊晶層主要的功用是阻擋緩衝層的缺陷電子進入通道層進而降低元件電流崩塌(Current Collapse)的現象。如第5B圖所示，為本發明所設計的AlGaN/GaN高速電子遷移率電晶體另一種磊晶結構10之第二結構圖，其與第一結構之差異在於，此第二結構加入本質Al(z)GaN分級緩衝層(Grading Buffer Layer)17，其中Z=0.01~0.75。
本發明利用P-Type GaN以“倒置梯形結構”(如第6A-1圖所示，倒置梯形閘極結構26)並且以選擇性區域成長在AlGaN/GaN空乏型高速電子遷移率電晶體閘極，以及AlGaN/GaN蕭特基位障二極體陽極。由於有成長P-Type GaN(倒置梯形結構)的區域，其下方的2維電子氣6會被空乏掉，最後則是利用絕緣保護介電層40所產生的應力將主動區(本質Al(x)GaN/本質GaN/本質Al(y)GaN)從N-face極性反轉成Ga-face極性。這也就是為何第6A-1圖的2維電子氣6在製程完成之後是位於本質Al(x)GaN/本質GaN接面處的本質GaN通道層15內，因為原本的N-face極性已反轉成Ga-face極性。利用此方法，可以製作出(1)選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體(Selective Growth N-face inversion P-GaN Gate E-mode AlGaN/GaN-HEMT)、(2)選擇性區域成長P型氮化鎵陽極N-face極性反轉AlGaN/GaN蕭特基位障二極體(Selective Growth N-face inversion P-GaN Anode AlGaN/GaN-SBD)，其中，P-Type GaN倒置梯形結構為一閘極結構。
實施例一：選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體。
如第6A-1圖到第6B圖所示，本發明之性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，包含有本發明所設計之N-face AlGaN/GaN磊晶結構10；以及一P-GaN倒置梯型閘極結構26，其係位於該第一本質Al(x)GaN層16(本質GaN通道層15)上，其中2維電子氣6雖形成在本質Al(y)GaN/本質GaN通道接面的本質GaN通道層15內，但因為P-GaN倒置梯型閘極結構26之存在，使得位於本質GaN通道層15內之2維電子氣6位於該P-GaN倒置梯型閘極結構26下方處將是呈現空乏狀態，其中如第6A-2圖所示，場板區域(Field Plate Region)位於閘極結構26之一側。
本發明之加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體之結構，於磊晶結構10上形成有一源極歐姆接觸電極28與一汲極歐姆接觸電極30，且分設P-GaN倒置梯型結構26之側邊，以及相關之金屬線路佈局與絕緣介電保護層，舉例來說，P-GaN倒置梯型閘極結構26之閘極金屬，與源極歐姆接觸電極28與汲極歐姆接觸電極30連接之連接金屬36等。
以下是此實施例之製作方法，但熟悉該項技藝者當知並不因此拘限本實施例僅可以此方式製作，而其金屬線路佈局方式也是如此。
步驟S11：氮氧化矽罩幕層20之圖案化。此步驟首先，如第7A圖所示，先利用電漿加強化學蒸氣沉積(plasma-enhanced chemical vapor deposition：PECVD)於本發明之N-face AlGaN/GaN磊晶結構10上沉積一層氮氧化矽罩幕層 (SiOxNy)20，此罩幕層必須對N-face AlGaN/GaN磊晶結構10不能造成任何的應力使得磊晶極性反轉並且其厚度約為100~200nm，接下來利用光阻層22(Photo Resist)以曝光顯影的方式定義出閘極選擇性成長的區域24，最後再使用緩衝蝕刻液(Buffered Oxide Etchant：BOE)利用濕式蝕刻(Wet Etching)的方式將該區域24的二氧化矽罩幕層20蝕刻掉使得表面的磊晶裸露出來，之後再將光阻層22以去光阻液蝕刻掉。由於濕式蝕刻為等向性蝕刻，因此除了會向下蝕刻之外也會同時側向蝕刻，也因此該區域24二氧化矽罩幕層20之開口槽會形成一個“倒置梯形結構”。
步驟S12：選擇性區域成長P-GaN倒置梯型結構26。此步驟先將磊晶片放回金屬有機物化學氣相沉積(metal-organic chemical vapor deposition：MOCVD)進行P-GaN選擇性區域成長，也就是表面的磊晶裸露出來的地方才能夠成長P-GaN。由於P-GaN在MOCVD內也是屬於等向性成長，因此除了會向上成長之外也會同時側向成長，也因此P-GaN會形成一個“倒置梯形結構”，形成P-GaN的倒置梯型結構26。最後再使用緩衝蝕刻液利用濕式蝕刻的方式氮氧化矽罩幕層20蝕刻掉，形成如第7B圖所示之結構。
此時，由於P-GaN選擇性區域成長區域24佔整個磊晶片僅有一小部分，因此容易形成負載效應(Loading Effect)，也就是P-GaN在所定義的區域成長的速度是一般的3~4倍，也因此P-GaN的P-型摻雜的濃度也會等於原先預期的1/3~1/4。
步驟S13：形成汲極歐姆接觸電極30以及源極歐姆接觸電極28。此步驟利用金屬蒸鍍的方式，於磊晶片上沉積金屬層，例如一般為Ti/Al/Ti/Au或Ti/Al/Ni/Au所組成之金屬層，再利用金屬掀離的方式將所沉積之金屬層圖案化為所設定的圖形，以形成位於磊晶片上之汲極以及源極電極金屬，之後再經過700~900℃，30秒的熱處理，使得汲極電極以及源極電極形成歐姆接觸電極30、28，如第7C圖所示。
步驟S14：元件隔離製程。此步驟係利用多重能量破壞性離子佈植(Ion-Implant)形成元件隔離結構32，一般使用硼或氧等重原子，使得元件與元件隔離，如第7D-1圖，或採乾式蝕刻(Dry etching)至高阻值本質GaN緩衝層(碳摻雜)12層形成元件隔離結構34，使得元件與元件隔離，如第7D-2圖所示。
步驟S15：金屬線路佈局製程。此步驟包含有進行金屬沉積，利用金屬蒸鍍結合掀離方式將材質為Ni/Au之金屬層圖案化形成閘極、汲極與源極電極之打線區域(Bonding Pad)或連接(Interconnection)金屬36，如第7E-1圖或第7E-2圖所示。而在金屬線路佈局上，舉例來說，位於P-GaN倒置梯型閘極結構26上之閘極金屬與閘極打線區域連接。
步驟S16：介電層的沉積與圖案化。此步驟是利用PECVD成長一層絕緣保護介電層40，其材質可以為SiOx、SiOxNy或SiNx，厚度大於1000Å，並且利用絕緣保護介電層40所產生的應力使得主動區(本質Al(x)GaN層16/本質GaN通道層15/本質Al(y)GaN 14)的極性由N-face轉Ga-Face使得2維電子氣6由本質GaN通道層15/本質Al(y)GaN 14介面的本質GaN通道層15內移動至本質Al(x)GaN層16/本質GaN通道層15接面的本質GaN通道層15內，最後再對介電層40進行圖案化，以顯露出打線區域，舉例來說以緩衝蝕刻液以濕式蝕刻的方式將打線區域蝕刻出來成為之後打線的區域。
由於P-GaN是一個“倒置梯形結構”，因此圓圈處的地方會形成一個具有斜邊的電容(如第6A-1圖所示)，此電容會形成場板效應(Field Plate Effect)，其主要功能是利用此電容的電場將閘極下方高密度的電場均勻分散開來，其用處除了增加元件(HEMT)汲極至源極的崩潰電壓(Vds)，也可以抑制閘極下方的電子陷獲效應(Electron trapping effect)進而降低元件(HEMT)在工作時的電流崩塌效應(Current Collapse)。
實施例二：選擇性區域成長P型氮化鎵陽極AlGaN/GaN N-face極性 反轉蕭特基位障二極體。
如第8A-1-8A-2圖所示，本發明之選擇性區域成長P型氮化鎵陽極AlGaN/GaN N-face極性反轉蕭特基位障二極體之特徵在於包含有本發明所設計之AlGaN/GaN磊晶結構10，與一P-GaN倒置梯型陽極結構82。於實施例二，P-GaN倒置梯型陽極結構82係位於該第一本質Al(x)GaN層16上，其中2維電子氣6雖形成在本質Al(y)GaN/本質GaN通道接面的本質GaN通道層內，但因為P-GaN倒置梯型陽極結構82之存在，使得本質GaN通道層內之2維電子氣6位於該P-GaN倒置梯型陽極結構82下方處將是呈現空乏狀態。
而第二實施例之步驟細節與上述實施例相同之部分，於此將不再進行詳細贅述。製程上，首先，如同上述方式，於磊晶結構10上形成一具有倒置梯形結構之圖案化氮氧化矽罩幕層20，並定義出陽極結構選擇性成長的區域。接續，利用MOCVD於磊晶片上進行P-GaN選擇性區域成長，以形成P-GaN倒置梯形陽極結構，隨後移除圖案化氮氧化矽罩幕層20。
此時，誠如先前所述，由於P-GaN選擇性區域成長區域佔整個磊晶片僅有一小部分，因此容易形成負載效應(Loading Effect)，也就是P-GaN在所定義的區域成長的速度是一般的3~4倍，導致P-GaN的P-型摻雜的濃度也會等於原先預期的1/3~1/4。
隨後，於磊晶片上之P-GaN倒置梯形陽極結構兩側邊各形成一陰極金屬並經過700~900℃，30秒的熱處理，以形成陰極歐姆接觸電極44。再如先前所述利用多重能量破壞性離子佈植或乾式蝕刻方式，來形成元件隔離結構32。
如第8B圖所示，進行金屬線路佈局製程之俯視圖。在本實施例中形成陽極電極金屬層、連接至陽極電極金屬層之陽極打線區域43、連接至陰極歐姆接觸電極44之連接金屬，以及與連接金屬連接之陰極打線區域45。最後，於磊晶層上形成一層圖案化絕緣保護介電層40，以顯露出陽極打線區與陰極打線區， 其中，圖案化絕緣保護介電層40所覆蓋的磊晶層為元件區域，換言之，元件區域上形成一層圖案化絕緣保護介電層40。
再者，上述選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體(E-Mode HEMT)之結構更可以串接一個空乏型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體(D-Mode HEMT)而形成混合型加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，此混合型加強型N-face極性反轉高速電子遷移率電晶體可以降低電晶體的厄列效應(Early Effect)現象。如第9A圖所示，其為本發明之選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體(E-Mode HEMT)M1串接一個空乏型不具有閘極絕緣介電層72(Gate Dielectric)N-face極性反轉AlGaN/GaN高速電子遷移率電晶體M2(D-Mode HEMT)的等效電路圖。如圖所示，一個AlGaN/GaN加強型高速電子遷移率電晶體M2串接一個AlGaN/GaN空乏型高速電子遷移率電晶體M1，另外空乏型高速電子遷移率電晶體M1的閘極(Gate)是直接接到加強型高速電子遷移率電晶體M2的源極並且接地，其整體而言可以視為具有“常閉(Normally Off)”性質的一個加強型高速電子遷移率電晶體。如此，當空乏型高速電子遷移率電晶體M1之汲極(Drain)給予高電壓時，空乏型高速電子遷移率電晶體M2的Vgd是個“負值”，所以，GaN空乏型高速電子遷移率電晶體M2是呈現關閉狀態，如此一來可以保護整個混合型加強型高速電子遷移率電晶體不會因為空乏型高速電子遷移率電晶體M2給予汲極(Drain)高電壓時崩潰。
此外，除了上述的串接沒有閘極絕緣介電層72(Gate Dielectric)的空乏型高速電子遷移率電晶體M2，還有可以串接另一種結構空乏型高速電子遷移率電晶體M3，如第9B圖，其為本發明之AlGaN/GaN加強型高速電子遷移率電晶體串接一個AlGaN/GaN具有閘極絕緣介電層72(Gate Dielectric)空乏型高速電子遷移率電晶體M3的等效電路圖。沒有閘極絕緣介電層72(Gate Dielectric)空乏型高 速電子遷移率電晶體與具有閘極絕緣介電層72(Gate Dielectric)D-Mode HEMT的差異在於沒有閘極絕緣介電層72的截止電壓Vp(Pinch-off Voltage)會小於具有閘極絕緣介電層72的截止電壓Vp。
參閱第10A-10B圖，其為本發明之第9A-9B圖等效電路圖與導通後的示意圖。如圖所示，在閘極電壓Vg是個固定電壓的條件下，當給予一個Vds(電壓VD2S1)時會產生一個電流Id會經由空乏型高速電子遷移率電晶體M7流向加強型高速電子遷移率電晶體最後達到加強型高速電子遷移率電晶體M6的源極。當電流Id經過加強型高速電子遷移率電晶體M6時，其電壓VD1=電阻Rds(E-Mode，M6)x電流Id=-電壓VG2S2，此時需要注意的兩點是1.電壓VD1為正電壓因此電壓VG2S2為負電壓，2.當電壓VD2S1為小電壓時，初始的電流Id是正比於空乏型高速電子遷移率電晶體M7的寬度Wg2。此外，第10A-10B圖的混合型加強型電晶體M4、M6可以作為常閉電晶體(Normally-off Transistor)，而其設計方式可以總結為，第1項：短距離LD1S1搭配長寬度Wg(空乏型)使得電阻Rds(加強型)+電阻Rds(空乏型)最小化；第2項：增加空乏型高速電子遷移率電晶體M7閘極至汲極之間的距離LG2D2搭配1.長距離LG2及2.長寬度Wg(空乏型)使得電壓VD2S1崩潰電壓(Vds)上升同時保有電阻Rds(加強型)+電阻Rds(空乏型)最小化並且電流Id下降的速度變緩和，增加元件設計上較好的預測性；第3項：增加空乏型高速電子遷移率電晶體M7閘極至汲極之間的距離LG2D2搭配1.長寬度Wg(空乏型)使得電壓VD2S1崩潰電壓(Vds)上升同時保有電阻Rds(加強型)+電阻Rds(空乏型)最小化雖然電流Id下降的速度變快，但長寬度Wg(空乏型)搭配得恰當，其晶片面積會比第2項方案小。
實施例三：如第11A-1圖、第11A-2與第11B圖所示，由選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體M2串接一個空乏型不具有閘極絕緣介電層N-face極性反轉AlGaN/Ga高速電子遷移 率電晶體M1而成的混合型加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體。
P-GaN閘極加強型通常都會有輕微的厄列效應現象，這種現象一般是指通道沒有辦法完全關閉因而造成元件操作在飽和區時(閘極電壓Vg固定)，電流Ids會隨著Vds上升而增加。而本發明的串接空乏型高速電子遷移率電晶體正好可以解決此問題。
如第11A-1圖、第11A-2與第11B圖所示，實施例三之混合型加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體包含有本發明所設計之AlGaN/GaN磊晶結構10，其區分為一左側區域與一右側區域。左側區域形成有一選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體M2，此選擇性區域成長P型氮化鎵閘極加強型AlGaN/GaN高速電子遷移率電晶體包含有一P-GaN倒置梯型閘極結構26，其中2維電子氣6雖形成在本質Al(x)GaN/本質GaN通道接面的本質GaN通道層15內，但因為P-GaN倒置梯型閘極結構26之存在，使得本質GaN通道層內之2維電子氣6位於該P-GaN倒置梯型閘極結構26下方處將是呈現空乏狀態。右側區域形成有一空乏型不具有閘極絕緣介電層N-face極性反轉AlGaN/GaN高速電子遷移率電晶體M1。
此實施例之製程方式，首先，如第12A-12B圖所示，提供一本發明之N-face AlGaN/GaN磊晶結構10，並將左邊區域設定為製作選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，將右邊區域設定為是製作空乏型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體。當然左右兩邊區域的設定可依需求變更，這是無庸置疑的。接續，如同先前所述之製作方法，於該N-face AlGaN/GaN磊晶結構10上形成一具有倒置梯型結構之開口槽區域24之圖案化氮氧化矽罩幕層20，以定義出閘極選擇性成長的區域，此氮氧化矽罩幕層20之厚度約為100~200nm。於該導致梯型結構開口槽24內成長P-GaN， 以形成一P-GaN倒置梯形結構。隨後移除該圖案化氮氧化矽罩幕層20。此時，誠如先前所述，由於P-GaN選擇性區域成長區域佔整個磊晶片僅有一小部分，因此P-GaN的P-型摻雜的濃度也會等於原先預期的1/3~1/4。
利用金屬蒸鍍的方式結合金屬掀離的方式形成汲極以及源極電極金屬，之後再經過700~900℃，歷時約30秒的熱處理使得汲極以及源極電極金屬形成汲極歐姆接觸電極30以及源極歐姆接觸電極28，如第12C圖所示。
利用如第12D-1圖所示之破壞性離子佈植或如第12D-2圖所示之乾式蝕刻至高阻值本質GaN緩衝層(碳摻雜)12層，來施行元件與元件間的隔離製程。
利用金屬蒸鍍結合掀離的方式形成閘極電極金屬、以及汲極及源極電極之打線區域或連接金屬層36。當然也可於此步驟同時形成與閘極電極金屬層電性連接之閘極打線區域，如第12E-1圖或第12E-2圖所示之結構。
利用PECVD成長一層絕緣保護介電層40，其材質可以選自於SiOx、SiOxNy或SiNx，厚度大於1000Å，並且利用絕緣保護介電層40所產生的應力使得主動區(本質Al(x)GaN層16/本質GaN通道層15/本質Al(y)GaN 14)的極性由N-face轉Ga-Face使得2維電子氣6由本質GaN通道層15/本質Al(y)GaN 14介面的本質GaN通道層15內移動至本質Al(x)GaN層16/本質GaN通道層15介面的本質GaN通道層15內。最後再對絕緣保護介電層40進行圖案化，以顯露出打線的區域以及加強型高速電子遷移率電晶體之閘極金屬上方的區域，形成如第12F-1或第12F-2圖所示之結構，其中，場板金屬層(Field Plate Metal)R2位於閘極結構26上。
同樣得由於P-GaN倒置梯型閘極結構26是一個“倒置梯形結構”，因此如第12F-1或第12F-2圖所示，圓圈處的地方會形成一個具有斜邊的電容，此電容會形成場板效應，其主要功能是利用此電容的電場將閘極下方高密度的電場均勻分散開來，其用處除了增加元件(HEMT)汲極至源極的崩潰電壓 (Vds)，也可以抑制閘極下方的電子陷獲效應進而降低元件(HEMT)在工作時的電流崩塌效應。
最後，利用金屬蒸鍍結合掀離的方式形成空乏型高速電子遷移率電晶體之場板金屬，閘極場板電極金屬62，如11A-1圖、第11A-2與第11B圖所示之最終結構。
實施例四：一選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體串接一個空乏型具有閘極絕緣介電層(Gate Dielectric)N-face極性反轉AlGaN/GaN高速電子遷移率電晶體M3而成的混合型加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體。
如第13A-1、13A-2與第13B圖所示，實施例四之混合型加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體包含有本發明所設計之N-face AlGaN/GaN磊晶結構10，其區分為一左側區域與一右側區域。左側區域形成有一選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，此選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體包含有一P-GaN倒置梯型閘極結構26，其中2維電子氣6雖形成在本質Al(x)GaN/本質GaN通道接面的本質GaN通道層內，但因為P-GaN倒置梯型閘極結構26之存在，使得本質GaN通道層內之2維電子氣6位於該P-GaN倒置梯型閘極結構26下方處將是呈現空乏狀態。右側區域形成有一空乏型具有閘極絕緣介電層N-face極性反轉AlGaN/GaN高速電子遷移率電晶體M3。
此實施例之製程方式，首先，如實施例三之步驟，提供一本發明之N-face AlGaN/GaN磊晶結構10，並將左邊區域設定為製作選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，將右邊區域設定為是製作空乏型具有閘極絕緣介電層N-face極性反轉AlGaN/GaN高速電子遷移率電晶體M3。接續，如同先前所述之製作方法，於該N-face AlGaN/GaN磊晶 結構10上形成一具有倒置梯型結構開口槽之圖案化氮氧化矽罩幕層20，以定義出閘極選擇性成長的區域，於該倒置梯型結構開口槽區域24內成長P-GaN，以形成一P-GaN倒置梯形閘極結構26。隨後移除該圖案化氮氧化矽罩幕層20。接續，形成汲極歐姆接觸電極以及源極歐姆接觸電極28、30，然後施行元件與元件間的隔離製程34。
隨後，進行空乏型具有閘極絕緣介電層N-face極性反轉AlGaN/GaN高速電子遷移率電晶體閘極絕緣介電層製作，其步驟包含有：利用PECVD沉積一層絕緣介電層，其材質可以為SiOx、SiOxNy或SiNx，厚度為10~100nm，接下來利用光阻層22以曝光顯影的方式定義出空乏型具有閘極絕緣介電層N-face極性反轉AlGaN/GaN高速電子遷移率電晶體閘極絕緣介電層的區域，最後再使用緩衝蝕刻液利用濕式蝕刻的方式將該區域以外的絕緣介電層蝕刻掉，只保留空乏型具有閘極絕緣介電層N-face極性反轉AlGaN/GaN高速電子遷移率電晶體閘極絕緣介電層72的區域，之後再將光阻以去光阻液蝕刻掉，形成如第14A-1圖或第14A-2圖所示之結構。
利用金屬蒸鍍(一般為Ni/Au)結合掀離的方式形成閘極電極金屬以及汲極及源極電極之打線區域或連接金屬層36，如第14A-3圖或第14A-4圖所示之結構。此時，同樣可一併形成元件運作所需的線路金屬部分，例如與閘極電極金屬連接之閘極打線區域。但不以本案圖示中的俯視圖作為權利範疇之侷限。
利用PECVD成長一層絕緣保護介電層40，其材質可以為SiOx、SiOxNy或SiNx，厚度大於1000Å，並且利用絕緣保護介電層40所產生的應力使得主動區(本質Al(x)GaN層16/本質GaN通道層15/本質Al(y)GaN 14)的極性由N-face轉Ga-Face使得2維電子氣6由本質GaN通道層15/本質Al(y)GaN 14接面的本質GaN通道層15內移動至本質Al(x)GaN層16/本質GaN通道層15介面的本質GaN通道層15內。最後再對絕緣保護介電層40進行圖案化，以將打線區域以及選擇性區域成 長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體(E-Mode HEMT)閘極金屬上方的區域蝕刻顯露出來，形成如第13A-1、13A-2與第13B圖所示之結構。
同樣得由於P-GaN是一個“倒置梯形結構”(如第12B圖所示)，因此形成一個具有斜邊的電容(如第12f-1圖所示)，此電容會形成場板效應，利用此電容的電場將閘極下方高密度的電場均勻分散開來，其用處除了增加元件(HEMT)汲極至源極的崩潰電壓(Vds)，也可以抑制閘極下方的電子陷獲效應進而降低元件(HEMT)在工作時的電流崩塌效應。
最後，利用金屬蒸鍍結合掀離的方式形成空乏型高速電子遷移率電晶體之場板金屬，閘極場板電極金屬62。
實施例五：如第16A-1、16A-2與第16B圖所示，一選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體(AlGaN/GaN E-Mode HEMT)M4串接一選擇性區域成長P型氮化鎵陽極N-face極性反轉AlGaN/GaN蕭特基位障二極體D1而成的混合型N-face極性反轉蕭特基位障二極體(AlGaN/GaN SBD)。如第15圖所示其為上述架構的等效電路圖。一個AlGaN/GaN蕭特基位障二極體串接一個AlGaN/GaN加強型高速電子遷移率電晶體，當陽極(Anode)給予正電壓時，除了蕭特基位障二極體會導通之外，陽極同時也給予閘極正電壓，也因此加強型高速電子遷移率電晶體是屬於完全導通的狀態，如此一來電流便可順利的送到陰極(Cathode)。當陰極給予正電壓時，AlGaN/GaN加強型高速電子遷移率電晶體的電壓Vgs是個“負值”，因此GaN加強型高速電子遷移率電晶體是呈現關閉狀態，如此一來可以保護AlGaN/GaN蕭特基位障二極體不會在逆向電壓崩潰。除此之外由於AlGaN/GaN加強型高速電子遷移率電晶體是“電流負溫度係數的元件”而AlGaN/GaN蕭特基位障二極體是“電流正溫度係數的元件”，因此兩者互相串接之後有互補作用進而使得此 “混合元件”在給予固定電壓工作時，其電流不容易受到溫度影響而改變。
此混合型N-face極性反轉蕭特基位障二極體之特色在於選擇性區域成長P型氮化鎵陽極及選擇性區域成長P型氮化鎵閘極下方如先前所述是無法存在2維電子氣6的，除非給予正電壓才能夠使得2維電子氣6恢復。也因此陰極在承受逆電壓時可以有效的提升反向崩潰電壓(Vds)並且抑制逆向漏電流。
如第16A-1-第16B圖所示，實施例五之混合型N-face極性反轉蕭特基位障二極體主要包含有本發明所設計之N-face AlGaN/GaN磊晶結構10，其區分為一左側區域與一右側區域。左側區域形成有一選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體50，此選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體包含有一P-GaN倒置梯型閘極結構26，其中2維電子氣6雖形成在本質Al(x)GaN/本質GaN通道接面的本質GaN通道層15內，但因為P-GaN倒置梯型閘極結構26之存在，使得本質GaN通道層內之2維電子氣6位於該P-GaN倒置梯型結構下方處將是呈現空乏狀態。右側區域形成有一選擇性區域成長P型氮化鎵陽極N-face極性反轉AlGaN/GaN蕭特基位障二極體80，其包含有一P-GaN倒置梯型陽極結構82，使得本質GaN通道層內之2維電子氣6位於該P-GaN倒置梯型陽極結構82下方處將是呈現空乏狀態。
此實施例的製程細節部分與先前實施例相同，將不再進行贅述。主要差異部分在於，於該N-face AlGaN/GaN磊晶結構10上形成一圖案化氮氧化矽罩幕層20，其在左側區域具有一倒置梯型結構開口槽，於右側區域具有一陽極結構開口槽，以在左側區域定義出閘極選擇性成長的區域，在右側區域定義出陽極結構選擇性成長的區域，並隨後於該些開口槽內成長P-GaN，並移除該氮氧化矽罩幕層20，以形成一P-GaN倒置梯形閘極結構與P-GaN倒置梯型陽極結構82。接續，於左側區域形成汲極與源極歐姆接觸電極28、30，同步於右側區域形成陰極 電極金屬84，隨後，進行元件與元件間的隔離製程。
接續，利用金屬蒸鍍結合掀離的方式形成連接金屬層36，以作為閘極電極金屬，以及相關的線路佈局部分，例如汲極及源極電極之打線區域或連接金屬，以及陽極與陰極之打線區域或連接金屬。更者，汲極與陰極金屬導線部分是相連通的。此時，同樣可一併形成元件運作所需的線路金屬部分，例如與閘極電極金屬連接之閘極打線區域。但不以本案圖示中的上視圖作為權利範疇之侷限。最後，於磊晶層上形成一層圖案化絕緣保護介電層40，以顯露出部分之連接金屬層36。
如第17A-1-第17B圖所示，實施例六：一選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體50串接一具有場板陽極N-face極性反轉AlGaN/GaN蕭特基位障二極體90而成的混合型蕭特基位障二極體。
如圖所示，實施例六之混合型N-face極性反轉蕭特基位障二極體主要包含有本發明所設計之N-face AlGaN/GaN磊晶結構10，其區分為一左側區域與一右側區域。左側區域形成有一選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體50，此選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體50包含有一P-GaN倒置梯型閘極結構26，其中2維電子氣6雖形成在本質Al(x)GaN/本質GaN通道接面的本質GaN通道層內，但因為P-GaN倒置梯型閘極結構26之存在，使得本質GaN通道層內之2維電子氣6位於該P-GaN倒置梯型閘極結構26下方處將是呈現空乏狀態。右側區域形成有一具有場板陽極92 N-face極性反轉AlGaN/GaN蕭特基位障二極體。
此混合型N-face極性反轉蕭特基位障二極體之特色在於具有場板陽極及選擇性區域成長P型氮化鎵閘極，如先前所述P型氮化鎵閘極下方是無法 存在2維電子氣6的，除非給予正電壓才能夠使得2維電子氣6恢復。也因此陰極在承受逆電壓時可以有效的提升反向崩潰電壓(Vds)並且抑制逆向漏電流。
實施例六與實施例五雖在功能跟特性是類似的，但實施例五之逆向崩潰電壓(Vds)較高，但元件的啟動電壓Vf也比較高，而實施例六逆向崩潰電壓(Vds)較低，但元件的啟動電壓Vf比較低。因此，應不同的應用需求才產生這兩種方案。
而實施例六之製程上與實施例五主要差異在於，於該N-face AlGaN/GaN磊晶結構10上形成一圖案化氮氧化矽罩幕層20，以在左側區域具有一倒置梯型結構開口槽，以在左側區域定義出閘極選擇性成長的區域，並隨後於該些開口槽內成長P-GaN，並移除該氮氧化矽罩幕層20，以形成一P-GaN倒置梯形閘極結構26。接續，施行元件隔離製程。隨後，於該右側區域上形成一場板陽極氧化層92。再於於左側區域形成汲極歐姆接觸電極30與源極歐姆接觸電極28，同步於右側形成陰極電極金屬84，形成如第17A-1或第17A-2圖所示之結構狀態。
接續，如同先前所述，形成連接金屬層36作為閘極電極金屬，以及相關的線路佈局金屬導線部分，並於磊晶層上形成一層圖案化絕緣保護介電層40，以顯露出部分之連接金屬層36，形成如第17B圖所示之上視圖。
實施例七：選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體100。
如第18A-1、第18A-2與第18B圖所示，此實施例之電晶體100主要特徵在於包含有該N-face AlGaN/GaN磊晶結構10，磊晶結構10之本質Al(x)GaN層16上形成有一P-GaN倒置梯型閘極結構26、一第一源極金屬層28’與一第一汲極金屬層30’，2維電子氣6雖形成在本質Al(x)GaN/本質GaN通道接面的本質GaN通道層內，但因為P-GaN倒置梯型閘極結構閘極26之存在，使得本質GaN通道內之2維電子氣6位於P-GaN倒置梯型閘極結構26下方處將是呈現空乏狀態。磊晶結構 10之本質Al(x)GaN層16內形成有一第一源極離子佈植區101與一第一汲極離子佈植區102，且第一源極離子佈植區101是位於第一源極金屬層28’下方，第一汲極離子佈植區102是位於第一汲極金屬層30’下方。P-GaN倒置梯型閘極結構26上設置有一第一閘極金屬層103。
選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體100與先前實施例之選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體最大的差異是在閘極金屬與選擇性區域成長P型氮化鎵閘極的接觸面積比，由先前實施例之原理敘述中提到當電壓Vgs遠大於電壓VF時，閘極對汲極的蕭特基位障二極體的導通電流大到電洞無法被牽制並聚集在閘極下方的的通道處時，大量電洞會注入通道層造成閘極漏電流迅速上升，使得電晶體無法在所希望的條件下工作，因此電壓Vgs無法太大是P-GaN閘極加強型AlGaN/GaN高速電子遷移率電晶體的缺點。但選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體100與選擇性區域成長P型氮化鎵閘極的face極性反轉AlGaN/GaN高速電子遷移率電晶體接觸面積比比先前之實施例會大上許多(完全的覆蓋P型氮化鎵閘極)，如此一來電壓Vgs大於電壓VF時，閘極所注入的電洞較為均勻，電場分部也比較均勻，因此電壓Vgs(max)(Self-align Gate Metal：自對準閘極金屬)大於電壓Vgs(max)(Non-Self-align Gate Metal：非自對準閘極金屬)，如此一來電壓Vgs會有更高的操作空間。
由於汲極電極及源極電極需要經過700℃~900℃的熱處理才會與本質Al(x)GaN形成歐姆接觸電極，一般的高速電子遷移率電晶體之製作流程當中，閘極金屬是在汲極及源極電極熱處理後再進行製作，因此閘極金屬不會因為此高溫熱處理而破壞閘極金屬與本質Al(x)GaN所形成的蕭特基接觸接面。但選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬卻是在汲極及源極電極完成 先製作好閘極金屬電極，因此為了避免閘極受到熱處理而破壞其與本質Al(x)GaN所形成的蕭特基接觸接面的特性，因此利用多重離子佈植將汲極及源極電極下方植入N-type Si摻雜，如此一來汲極及源極電極不需要經過700℃~900℃的熱處理就會與本質Al(x)GaN形成歐姆接觸電極。
步驟S71：利用多重離子佈植將汲極及源極電極下方植入N-type Si摻雜並施行活化熱處理，以形成第一源極離子佈植區101與一第一汲極離子佈植區102。因為此為淺層離子佈植，由於離子佈植植入本質Al(x)GaN之後會濃度會隨著深度而形成高斯分佈，但普遍希望“高斯分佈”濃度最高的地方離本質Al(x)GaN表面越近越好，如第19A圖所示，首先利用PECVD沉積一層SiO2遮罩105做為一個緩衝層使得在離子佈植時“高斯分佈”濃度最高的地方可以貼近本質Al(x)GaN表面。接著就是利用黃光曝光顯影的方式形成一圖案化光阻層104，以定義出汲極及源極電極下方離子佈植區域，之後再用多重離子佈植將汲極及源極電極下方植入N-type Si摻雜，之後再移除圖案化光阻層104及SiO2遮罩105。
隨後進行600℃~900℃之熱處理，以將N-type Si摻雜活化，形成第一源極離子佈植區101與一第一汲極離子佈植區102。此熱處理的步驟可以在步驟S71後進行，也就是說在離子佈植後去除圖案化光阻層104及SiO2遮罩105後進行600℃~900℃熱處理活化。或者是在後續使用MOCVD進行選擇性區域成長P型氮化鎵閘極時，利用成長過的高溫同步進行熱處理活化。
步驟S72：請一併參酌第19B圖，定義選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬區域。利用PECVD沉積一層氮氧化矽罩幕層20，其厚度大於2500nm，接下來利用光阻層22(Photo Resist)曝光顯影的方式定義出閘極選擇性成長的區域，最後再使用緩衝蝕刻液以濕式蝕刻的方式將該區域的氮氧化矽罩幕層20蝕刻掉使得表面的磊晶裸露出來，之後再將光阻以去光阻液蝕刻掉。由於濕式蝕刻為等向性蝕刻，因此除了會向下蝕刻之外也會同時側向蝕刻，也因此 氮氧化矽罩幕層20會形成一個“倒置梯形結構”之開口槽區域24。
步驟S73：選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬製作。將磊晶片放回MOCVD進行P-GaN選擇性區域成長，也就是表面的磊晶裸露出來的地方才能夠成長P-GaN。由於P-GaN在MOCVD內也是屬於等向性成長，因此除了會向上成長之外也會同時側向成長，也因此P-GaN會形成一個“倒置梯形結構”，作為P-GaN倒置梯型閘極結構26。之後再以金屬鍍膜的方式，在晶片上進行閘極電極金屬鍍膜。最後再使用緩衝蝕刻液利用濕式蝕刻的方式氮氧化矽罩幕層20蝕刻掉並且掀離閘極電極金屬區域以外的金屬，形成位於P-GaN倒置梯型閘極結構26上之自對準閘極金屬103，如第19C圖所示之結構。
步驟S74：利用金屬蒸鍍結合掀離的方式形成汲極歐姆接觸電極30以及源極電極金屬28，如第19D圖所示。
步驟S75：元件隔離製程。如第19E-1圖所示，利用多重能量破壞性離子佈植或乾式蝕刻至高阻值本質GaN緩衝層(碳摻雜)12層形成元件隔離結構32，使得元件與元件隔離，如第19E-2圖所示。
步驟S76：進行金屬線路佈局製程。利用金屬蒸鍍結合掀離的方式形成連接金屬層36，以作為閘極以及汲極及源極電極之打線區域或連接金屬，如第19F-1圖或第19F-2圖所示。
步驟S77：圖案化介電層。利用PECVD成長一層絕緣保護介電層40，其材質可以為SiOx、SiOxNy或SiNx，厚度大於1000Å，並且利用絕緣保護介電層40所產生的應力使得主動區(本質Al(x)GaN層16/本質GaN通道層15/本質Al(y)GaN 14)的極性由N-face轉Ga-Face使得2維電子氣6由本質GaN通道層15/本質Al(y)GaN 14接面的本質GaN通道層15內移動至本質Al(x)GaN層16/本質GaN通道層15接面的本質GaN通道層15內。最後再以緩衝蝕刻液以濕式蝕刻的方式將介電層進行圖案化，形成一圖案化介電層40，以顯露出部分之連接金屬層36，如第 18A-1、第18A-2與第18B圖所示。舉例來說將打線區域蝕刻出來成為之後打線的區域。
由於P-GaN倒置梯型閘極結構26是一個“倒置梯形結構”，因此如第18A-1與第18A-2圖所示所示，圓圈處的地方會形成一個具有斜邊的電容，此電容會形成場板效應，其主要功能是利用此電容的電場將閘極下方高密度的電場均勻分散開來，其用處除了增加元件(HEMT)汲極至源極的崩潰電壓(Vds)，也可以抑制閘極下方的電子陷獲效應進而降低元件(HEMT)在工作時的電流崩塌效應(Current Collapse)。
實施例八：選擇性區域成長P型氮化鎵陽極及自對準接觸陽極金屬加強型N-face極性反轉AlGaN/GaN蕭特基位障二極體。
如第20A-1圖、第20A-2圖與第20B圖所示，此實施例之選擇性區域成長P型氮化鎵陽極及自對準接觸陽極金屬加強型N-face極性反轉AlGaN/GaN蕭特基位障二極體主要特徵在於包含有該N-face AlGaN/GaN磊晶結構10，磊晶結構10之本質Al(x)GaN層16上形成有一P-GaN倒置梯型陽極結構82、一第一陰極金屬層29與一第二陰極金屬層31，2維電子氣6雖形成在本質Al(x)GaN/本質GaN通道接面的本質GaN通道層內，但因為P-GaN倒置梯型陽極結構82之存在，使得本質GaN通道層內之2維電子氣6位於P-GaN倒置梯型陽極結構82下方處將是呈現空乏狀態。磊晶結構10之本質Al(x)GaN層16內形成有一第一源極離子佈植區101與一第一汲極離子佈植區102，且第一源極離子佈植區101是位於第一陰極金屬層29下方，第一汲極離子佈植區102是位於第二陰極金屬31層下方。P-GaN倒置梯型陽極結構82上設置有一自對準陽極金屬層作為第一閘極金屬層103。更者，除上述之結構外，當然還有設置有使該蕭特基位障二極體進行運作之連接金屬層36，但因此部分為熟悉該項技藝者所知且由先前之實施例可推知，於此將不再進行贅述。舉例來說，第一閘極金屬層103上所設置之連接金屬層36，是連通至外部之閘極 金屬打線區域43，第一陰極金屬層29與第二陰極金屬31層上之連接金屬層36是連接至外部之陰極打線區域45，如第20B圖所示。
其製程步驟與實施例七相同，因此於此不再進行贅述。
實施例九：一選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體100串接一個空乏型不具有閘極絕緣介電層N-face極性反轉AlGaN/GaN高速電子遷移率電晶體而成的混合型加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體110。
如第21A-1、第21A-2與第21B所示，此實施例之混合型加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體110主要特徵在於包含有該N-face AlGaN/GaN磊晶結構10，其分為一左側區域與一右側區域。一選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體100，其係位於左側區域，此選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體100包含有：一P-GaN倒置梯型閘極結構26、一第一源極金屬層28’與一第一汲極金屬層30’，其係位於該本質Al(x)GaN層16上，2維電子氣6雖形成在本質Al(x)GaN/iGaN通道接面的本質GaN通道層15內，但因為P-GaN倒置梯型閘極結構26之存在，使得本質GaN通道層15內之2維電子氣6位於P-GaN倒置梯型閘極結構26下方處，將是呈現空乏狀態；一第一源極離子佈植區101與一第一汲極離子佈植區102，其係位於本質Al(x)GaN層16內，且第一源極離子佈植區101是位於第一源極金屬層28’下方，第一汲極離子佈植區102是位於第一汲極金屬層30’下方；以及一採自我對準方式形成之第一閘極金屬層103，其係位於P-GaN倒置梯型閘極結構26上。
右側區域上設置有一空乏型不具有閘極絕緣介電層AlGaN/GaN N-face極性反轉高速電子遷移率電晶體110，其包含有：一第二源極金屬層28’與 一第二汲極金屬層30’，其係位於該本質Al(x)GaN層16上；以及一第二源極離子佈植區101’與一第二汲極離子佈植區102’，其係位於該本質Al(x)GaN層16內，且該第二源極離子佈植區101’是位於該第二源極金屬層28’下方，該第二汲極離子佈植區102’是位於該第二汲極金屬層30’下方。
此實施例之製程方式，首先，設定磊晶結構10之左邊為製作選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體100的區域，右邊則是製作空乏型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體110的區域。
接續，如先前所述，利用多重離子佈植將汲極及源極電極下方植入N-type Si摻雜並施行活化熱處理，形成如第22A圖所示之結構。
利用先前所述之步驟S72與步驟S73，於該磊晶結構10上形成一具有倒置梯型結構開口槽24之圖案化二氧化矽罩幕層20，如第22B圖所示。隨後，於此開口槽內成長P-GaN，形成一倒置梯型P-GaN閘極結構26。之後再以金屬鍍膜的方式，在晶片上進行閘極電極金屬鍍膜。最後移除二氧化罩幕層並且掀離閘極電極金屬區域以外的金屬，形成如第22C圖所示之結構，於倒置梯型P-GaN閘極結構26形成一自我對準接觸閘極金屬作為第一閘極金屬層103。
再如步驟S74-76所述，依序形成源極歐姆接觸電極28、汲極歐姆接觸電極30、源極金屬層28’以及汲極金屬層30’、施行元件隔離結構32、34、利用金屬蒸鍍結合掀離的方式形成連接金屬層36，以作為空乏型不具有閘極氧化層AlGaN/GaN高速電子遷移率電晶體閘極金屬、閘極以及汲極及源極電極之打線區域或連接金屬，如第22E-1至第22F-2圖所示。
再如步驟S77所述，覆蓋一圖案化絕緣保護介電層40層，如第22G-1或第22G-2圖所示，此圖案化絕緣保護介電層40層之厚度大於1000Å，並且利用絕緣保護介電層40所產生的應力使得主動區(本質Al(x)GaN層16/本質GaN通道 15/本質Al(y)GaN 14)的極性由N-face轉Ga-Face使得2維電子氣6由本質GaN通道層15/本質Al(y)GaN 14接面的本質GaN通道層15內移動至本質Al(x)GaN層16/本質GaN通道層15介面的本質GaN通道層15內。由於P-GaN是一個“倒置梯形結構”，因此如圖所示，圓圈處的地方會形成一個具有斜邊的電容，此電容會形成場板效應，其主要功能是利用此電容的電場將閘極下方高密度的電場均勻分散開來，其用處除了增加元件(HEMT)汲極至源極的崩潰電壓(Vds)，也可以抑制閘極下方的電子陷獲效應進而降低元件(HEMT)在工作時的電流崩塌效應。
最後，利用金屬蒸鍍結合掀離的方式形成空乏型高速電子遷移率電晶體之場板金屬，閘極場板電極金屬62，形成如第21A-1、第21A-2與第21B所示之結構。
實施例十：一選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體100串接一個空乏型具有閘極絕緣介電層N-face極性反轉AlGaN/GaN高速電子遷移率電晶體而成的混合型加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體。
如第23A-1、第23A-2與第23B圖所示，此實施例之混合型加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體主要特徵在於包含有該N-face AlGaN/GaN磊晶結構10，其分為一左側區域與一右側區域。一加強型AlGaN/GaN高速電子遷移率電晶體100，其係位於左側區域，此選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體100包含有：一P-GaN倒置梯型閘極結構26、一第一源極金屬層28’與一第一汲極金屬層30’，其係位於該本質Al(x)GaN層16上，2維電子氣6雖形成在本質Al(x)GaN/本質GaN通道接面的本質GaN通道層15內，但因為P-GaN倒置梯型閘極結構26之存在，使得本質GaN通道層15內之2維電子氣6位於P-GaN倒置梯型閘極結構26下方處將是呈現空乏狀態；一第一源極離子佈植區101與一第一汲極離子 佈植區102，其係位於本質Al(x)GaN層16內，且第一源極離子佈植區101是位於第一源極金屬層28’下方，第一汲極離子佈植區102是位於第一汲極金屬層30’下方；以及一自我對準接觸閘極金屬所形成之第一閘極金屬層103，其係位於P-GaN倒置梯型閘極結構26上。
右側區域上設置有一空乏型具有閘極絕緣介電層N-face極性反轉AlGaN/GaN高速電子遷移率電晶體120，其包含有：一第二源極金屬層28’與一第二汲極金屬層30’，其係位於該本質Al(x)GaN層16上；一閘極絕緣介電層72，其位於該本質Al(x)GaN層16上且介於第二源極金屬層28’與第二汲極金屬層30’間；以及一第二源極離子佈植區101’與一第二汲極離子佈植區102’，其係位於該本質Al(x)GaN層16內，且該第二源極離子佈植區101’是位於該第二源極金屬層28’下方，該第二汲極離子佈植區102’是位於該第二汲極金屬層30’下方。
此實施例之製程步驟大致與實施例九相同，主要差異在於元件隔離製程後，於右側區域形成一空乏型高速電子遷移率電晶體120之閘極絕緣介電層72，如第24A-1圖或第24A-2圖。隨後再依序形成金屬層36，以作為閘極、汲極及源極電極之打線區域或連接金屬，如第24A-1與第24A-2圖所示之結構，隨後形成一覆蓋於上述元件上之圖案化絕緣保護介電層40，以顯露出後續欲進行打線或接合之金屬層部分，如第23A-1、第23A-2與第23B圖所示。在此實施例之圖案化絕緣保護介電層40之厚度大於1000Å。
由於P-GaN是一個“倒置梯形結構”，因此如第23A-1與第23A-2圖，圓圈處的地方會形成一個具有斜邊的電容，此電容會形成場板效應，其主要功能是利用此電容的電場將閘極下方高密度的電場均勻分散開來，其用處除了增加元件(HEMT)汲極至源極的崩潰電壓(Vds)，也可以抑制閘極下方的電子陷獲效應進而降低元件(HEMT)在工作時的電流崩塌效應(Current Collapse)。
實施例十一：一選擇性區域成長P型氮化鎵陽極N-face極性反轉 AlGaN/GaN蕭特基位障二極體130與一選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體100串接而成的混合型N-face極性反轉AlGaN/GaN蕭特基位障二極體。
如第25A-1圖、第25A-2圖與第25B圖所示，此實施例之混合型N-face極性反轉AlGaN/GaN蕭特基位障二極體主要特徵在於包含有該N-face AlGaN/GaN磊晶結構10，其分為一左側區域與一右側區域。一選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體100，其係位於左側區域，此選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體100包含有：一P-GaN倒置梯型閘極結構26、一第一源極金屬層28’與一第一汲極金屬層30’，其係位於該i-Al(x)GaN層16上，2維電子氣6雖形成在本質Al(x)GaN/本質GaN通道接面的本質GaN通道層15內，但因為P-GaN倒置梯型閘極結構26之存在，使得本質GaN通道層內之2維電子氣6位於P-GaN倒置梯型閘極結構26下方處將是呈現空乏狀態；一第一源極離子佈植區101與一第一汲極離子佈植區102，其係位於本質Al(x)GaN層16內，且第一源極離子佈植區101是位於第一源極金屬層28’下方，第一汲極離子佈植區102是位於第一汲極金屬層30’下方；以及一自我準接觸閘極金屬所形成之第一閘極金屬層103，其係位於P-GaN倒置梯型閘極結構26上。
右側區域形成有一選擇性區域成長P型氮化鎵陽極N-face極性反轉AlGaN/GaN蕭特基位障二極體130，其包含有一陰極電極金屬84與一P-GaN倒置梯型陽極結構82，其係位於該本質Al(x)GaN層16上，2維電子氣6雖形成在本質Al(x)GaN/本質GaN通道接面的本質GaN通道層15內，但因為P-GaN倒置梯型陽極結構82之存在，使得本質GaN通道層內之2維電子氣6位於P-GaN倒置梯型陽極結構82下方處將是呈現空乏狀態；以及一第一陰極離子佈植區134，其係位於該本 質Al(x)GaN層16內，且該第一陰極離子佈植區134是位於該陰極電極金屬84下方。
此實施例之製程步驟首先設定AlGaN/GaN高速電子遷移率電晶體磊晶結構10之左側為製作選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體100的區域，右側則是製作選擇性區域成長P型氮化鎵陽極N-face極性反轉AlGaN/GaN蕭特基位障二極體130。
於左側形成源極與汲極佈植區101、102，並同步於右側形成陰極佈植區134，並對此些佈植區進行活化處理。於AlGaN/GaN高速電子遷移率電晶體磊晶結構10上形成一圖案化罩幕層，其於左側之磊晶層上具有一倒置梯型閘極開口槽，於右側具有一倒置梯型陽極開口槽。於倒置梯型閘極開口槽與倒置梯型陽極開口槽內成長P-GaN，以在左側區域形成一P-GaN倒置梯型閘極結構26與一P-GaN倒置梯型陽極結構82。利用自對準方式於P-GaN倒置梯型閘極結構26上形成一自對準閘極金屬層103，隨後移除該圖案化罩幕層。
接著依序形成源極金屬層28’、汲極金屬層30’與陰極電極金屬層84、然後施行元件隔離製程。接續，利用金屬蒸鍍(一般為Ni/Au)結合掀離的方式形成連接金屬層36，以作為閘極、汲極、源極、陽極與陰極之電極的打線區域或連接金屬。最後覆蓋一層圖案化絕緣保護介電層40，以僅顯露出電性接合之金屬區域。
實施例十二：一具有場板陽極N-face極性反轉AlGaN/GaN蕭特基位障二極體140與一選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體100串接而成的混合型N-face極性反轉AlGaN/GaN蕭特基位障二極體140。
如第26A-1、第26A-2與第26B圖所示，此實施例之混合型N-face極性反轉AlGaN/GaN蕭特基位障二極體主要特徵在於包含有該N-face AlGaN/GaN磊 晶結構10，其分為一左側區域與一右側區域。一選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體100，其係位於左側區域，此選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體100包含有：一P-GaN倒置梯型閘極結構26、一第一源極金屬層28’與一第一汲極金屬層30’，其係位於該本質Al(x)GaN層16上，2維電子氣6雖形成在本質Al(x)GaN/本質GaN通道接面的本質GaN通道層15內，但因為P-GaN倒置梯型閘極結構26之存在，使得本質GaN通道層內之2維電子氣6位於P-GaN倒置梯型閘極結構26下方處將是呈現空乏狀態。一第一源極離子佈植101區與一第一汲極離子佈植區102是位於本質Al(x)GaN層16內，且第一源極離子佈植區101是位於第一源極金屬層28’下方，第一汲極離子佈植區102是位於第一汲極金屬層30’下方；以及一自我準接觸閘極金屬所形成之第一閘極金屬層103，其係位於P-GaN倒置梯型閘極結構26上。
右側區域形成有一具有場板陽極N-face極性反轉AlGaN/GaN蕭特基位障二極體140，其包含有一陰極電極金屬84與一場板閘極陽極氧化層92，其係位於該本質Al(x)GaN層16上；以及一第一陰極離子佈植區134，其係位於該本質Al(x)GaN層16內，且該第一陰極離子佈植區134是位於該陰極電極金屬84下方。
此實施例之製程步驟首先設定AlGaN/GaN高速電子遷移率電晶體磊晶結構10之左側為製作選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體100的區域，右側則是製作具有場板陽極N-face極性反轉AlGaN/GaN蕭特基位障二極體140。
於左側形成源極與汲極佈植區101、102，並同步於右側形成陰極佈植區134，並對此些佈植區進行活化處理。於AlGaN/GaN高速電子遷移率電晶體磊晶結構10之左側區域形成一P-GaN倒置梯型閘極結構26。利用自對準方式於P-GaN倒置梯型閘極結構26上形成一自對準閘極金屬層作為第一閘極金屬層 103。
接著依序形成源極歐姆接觸電極28、汲極歐姆接觸電極30與陰極電極金屬84，隨後施行元件隔離製程。
在於元件隔離製程後，於右側區域形成一場板閘極絕緣介電層92。隨後，利用金屬蒸鍍(一般為Ni/Au)結合掀離的方式形成連接金屬層36，以作為閘極以及汲極及源極電極之打線區域或連接金屬，最後覆蓋一圖案化絕緣保護介電層40，以僅顯露出打線接合金屬層。此實施例之圖案化絕緣保護介電層40之厚度大於1000Å。
本發明之N-face AlGaN/GaN磊晶結構10及其主動元件與其積體化之極性反轉製作方法，其功效在於本質Al(x)GaN在N-face極性成長下會有較少的缺陷，而藉由本發明利用製程的方式，也就是利用絕緣保護介電層40所產生的應力，將N-face極性反轉為Ga-face極性使得2維電子氣6從本質GaN/本質Al(y)GaN接面的本質GaN通道層內轉至本質Al(x)GaN/本質GaN的本質GaN通道層內，除了抑制了本質Al(x)GaN表面缺陷外，原本的本質Al(y)GaN正好可以阻擋緩衝層缺陷的電子進入通道層內進而降低電流崩塌效應(Current Collapse)的問題產生，屬於嶄新的主動元件與其積體化之製作方法。
於本發明中所述「上」、「下」「左側」「右側」等描述相對方向之用語，均屬為了使本發明所屬技術領域中具有通常知識者對實施例與圖式更加瞭解所作之描述，而非絕對性之限制。本發明所屬技術領域中具有通常知識者可瞭解在保有本發明之功效下，對其相對位置所作之變換仍屬於本發明之範圍。

Claims (44)

  1. 一種N-face AlGaN/GaN磊晶結構，其包含有：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
  2. 如請求項1所述之磊晶結構，其中該本質GaN(碳摻雜)層與該本質Al(y)GaN緩衝層間更設置有一本質Al(z)GaN分級緩衝層，Z=0.01~0.75。
  3. 一種具備如請求項1所述之N-face AlGaN/GaN磊晶結構之加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體的製作方法，其包含有下列步驟：提供一N-face AlGaN/GaN磊晶結構；以及利用一選擇性區域成長方式於該N-face AlGaN/GaN磊晶結構上形成一P-GaN倒置梯型閘極結構，以控制一2維電子氣位於該P-GaN倒置梯型閘極結構下方是空乏狀態；其中，該N-face AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
  4. 如請求項3所述之製作方法，其中於N-face極性反轉AlGaN/GaN磊晶結構上形成P-GaN倒置梯型閘極結構的步驟中，更包含有：於該N-face AlGaN/GaN磊晶結構上形成一氮氧化矽罩幕層；對該氮氧化矽罩幕層進行曝光顯影，以定義出一閘極選擇性成長區域；使用一緩衝蝕刻液對該閘極選擇性成長區域進行蝕刻，以形成一倒置梯形結構；於該倒置梯形結構內成長P-GaN，以形成該P-GaN倒置梯型閘極結構；以及移除該氮氧化矽罩幕層。
  5. 一種選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其包含有：一AlGaN/GaN磊晶結構；以及一P-GaN倒置梯型閘極結構，其係位於該第一本質Al(x)GaN層上，其中該2維電子氣位於該P-GaN倒置梯型閘極結構下方是呈現空乏狀態；其中，該AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
  6. 一種具備如請求項1所述N-face AlGaN/GaN磊晶結構之選擇性區域成長P型氮化鎵陽極N-face極性反轉AlGaN/GaN蕭特基位障二極體的製作方法，其包含有下列步驟：提供一N-face AlGaN/GaN磊晶結構；以及於該N-face AlGaN/GaN磊晶結構上利用一選擇性區域成長形成一P-GaN倒置梯型陽極結構，以控制一2維電子氣位於該P-GaN倒置梯型陽極結構下方是空乏狀態；其中，該N-face AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
  7. 如請求項6所述之製作方法，其中利用選擇性區域成長於N-face AlGaN/GaN磊晶結構上形成P-GaN倒置梯型陽極結構的步驟中，更包含有：於該N-face AlGaN/GaN磊晶結構上形成一氮氧化矽罩幕層；對該氮氧化矽罩幕層進行曝光顯影，以定義出一陽極選擇性成長區域；使用一緩衝蝕刻液對該陽極選擇性成長區域進行蝕刻，以形成一倒置梯形結構；於該倒置梯形結構內成長P-GaN，以形成該P-GaN倒置梯型陽極結構；以及移除該氮氧化矽罩幕層。
  8. 一種選擇性區域成長P型氮化鎵陽極N-face極性反轉AlGaN/GaN蕭特基位障二極體，其包含有：一N-face AlGaN/GaN磊晶結構；以及一P-GaN倒置梯型陽極結構，其係位於該第一本質Al(x)GaN層上，一2維電子氣位於該P-GaN倒置梯型陽極結構下方是空乏狀態；其中，該N-face AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
  9. 一種混合型加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體之製作方法，其包含有下列步驟：提供一N-face AlGaN/GaN磊晶結構，並將該N-face AlGaN/GaN磊晶結構區分為一左側區域與一右側區域；於該左側區域形成一選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其步驟包括利用選擇性區域成長方式於該N-face AlGaN/GaN磊晶結構上形成一P-GaN倒置梯型閘極結構，以控制一2維電子氣位於該P-GaN倒置梯型閘極結構下方是空乏狀態；以及於該右區域形成一空乏型不具有閘極絕緣介電層N-face極性反轉AlGaN/GaN高速電子遷移率電晶體；其中，該N-face AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
  10. 如請求項9所述之製作方法，其中該選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體與該空乏型不具有閘極絕緣介電層N-face極性反轉AlGaN/GaN高速電子遷移率電晶體是一次性完成。
  11. 一種混合型加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其包含有：一N-face AlGaN/GaN磊晶結構，其區分為一左側區域與一右側區域；一選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其係位於該左側區域，該選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體包含有一P-GaN倒置梯型閘極結構，其中一2維電子氣位於該P-GaN倒置梯型閘極結構下方是呈現空乏狀態；以及一空乏型不具有閘極絕緣介電層N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其係位於該右側區域；其中，該N-face AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
  12. 一種混合型加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體之製作方法，其包含有下列步驟：提供一N-face AlGaN/GaN磊晶結構，其中該N-face AlGaN/GaN磊晶結構區分為一左側區域與一右側區域；於該左側區域形成一選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其步驟包含有利用選擇性區域成長方式於該N-face AlGaN/GaN磊晶結構上形成一P-GaN倒置梯型閘極結構，以控制一2維電子氣位於該P-GaN倒置梯型閘極結構下方是空乏狀態；以及於該右側區域形成一空乏型具有閘極絕緣介電層N-face極性反轉AlGaN/GaN高速電子遷移率電晶體；其中，該N-face AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
  13. 一種混合型加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其包含有：一N-face AlGaN/GaN磊晶結構，其區分為一左側區域與一右側區域；一選擇性區域成長P型氮化鎵閘極加強型AlGaN/GaN高速電子遷移率電晶體，其係位於該左側區域，該選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體包含有一P-GaN倒置梯型閘極結構，其中一2維電子氣位於該P-GaN倒置梯型閘極結構下方是呈現空乏狀態；以及一空乏型具有閘極絕緣介電層N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其係位於該右區域；其中，該N-face AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
  14. 一種混合型N-face極性反轉AlGaN/GaN蕭特基位障二極體之製作方法，其包含有下列步驟：提供一N-face AlGaN/GaN磊晶結構，其中該N-face AlGaN/GaN磊晶結構區分為一左側區域與一右側區域；於該左側區域形成一選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其步驟包含有利用選擇性區域成長方式於該N-face AlGaN/GaN磊晶結構上形成一P-GaN倒置梯型閘極結構，以控制一2維電子氣位於該P-GaN倒置梯型閘極結構下方是空乏狀態；以及於該右區域形成一選擇性區域成長P型氮化鎵陽極N-face極性反轉AlGaN/GaN蕭特基位障二極體，其步驟包含有利用選擇性區域成長方式於該N-face AlGaN/GaN磊晶結構上形成一P-GaN倒置梯型陽極結構，以控制該2維電子氣位於該P-GaN倒置梯型陽極結構下方是空乏狀態；其中，該N-face AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
  15. 一種混合型N-face極性反轉AlGaN/GaN蕭特基位障二極體，其包含有：一N-face AlGaN/GaN磊晶結構，其中該N-face AlGaN/GaN磊晶結構區分為一左側區域與一右側區域；一選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其係位於該左側區域，該選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體包含有一P-GaN倒置梯型閘極結構，其中一2維電子氣位於該P-GaN倒置梯型閘極結構下方是呈現空乏狀態；以及一選擇性區域成長P型氮化鎵陽極N-face極性反轉AlGaN/GaN蕭特基位障二極體，其係位於該右區域，該二極體包含有一P-GaN倒置梯型陽極結構，該2維電子氣位於該P-GaN倒置梯型陽極結構下方是呈現空乏狀態；其中，該N-face AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
  16. 一種混合型N-face極性反轉AlGaN/GaN蕭特基位障二極體之製作方法，其包含有下列步驟：提供一N-face AlGaN/GaN磊晶結構，其中該N-face AlGaN/GaN磊晶結構區分為一左側區域與一右側區域；於該左側區域形成一選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其步驟包含有利用選擇性區域成長方式於該N-face AlGaN/GaN磊晶結構上形成一P-GaN倒置梯型閘極結構，以控制一2維電子氣位於該P-GaN倒置梯型閘極結構下方是空乏狀態；以及於該右側區域形成一具有一場板氧化層陽極之N-face極性反轉AlGaN/GaN蕭特基位障二極體；其中，該N-face AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
  17. 一種混合型N-face極性反轉AlGaN/GaN蕭特基位障二極體，其包含有：一N-face AlGaN/GaN磊晶結構，其區分為一左側區域與一右側區域；一選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其係位於該左側區域，該選擇性區域成長P型氮化鎵閘極加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體包含有一P-GaN倒置梯型閘極結構，其中一2維電子氣位於該P-GaN倒置梯型閘極結構下方是呈現空乏狀態；以及一N-face極性反轉AlGaN/GaN蕭特基位障二極體，其係位於該右區域，該N-face極性反轉AlGaN/GaN蕭特基位障二極體具有一場板氧化層陽極；其中，該N-face AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
  18. 一種選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體的製作方法，其包含有下列步驟：提供一N-face AlGaN/GaN磊晶結構；於本質Al(x)GaN層內形成一第一源極離子佈植區與一第一汲極離子佈植區；利用一選擇性區域成長方式於該N-face AlGaN/GaN磊晶結構上形成一P-GaN倒置梯型閘極結構；於該P-GaN倒置梯型閘極結構上形成一第一閘極金屬層；以及於該N-face AlGaN/GaN磊晶結構上形成一第一源極金屬層與一第一汲極金屬層，該第一源極金屬層位於該第一源極離子佈植區上方，該第一汲極金屬層位於該第一汲極離子佈植區上方；其中，該N-face AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中該X=0.1~0.3，該y=0.05~0.75。
  19. 如請求項18所述之製作方法，其中於N-face AlGaN/GaN磊晶結構上形成P-GaN倒置梯型閘極結構與第一閘極金屬層的步驟更包含有：於該N-face AlGaN/GaN磊晶結構上形成一氮氧化矽罩幕層；利用一圖案化光阻層與緩衝蝕刻液對該氮氧化矽罩幕層進行一圖案化製程，以形成一倒置梯形結構；於該倒置梯形結構內成長P-GaN，以形成該P-GaN倒置梯型閘極結構；於該氮氧化矽罩幕層與該P-GaN倒置梯型閘極結構之表面上形成一第一金屬層；以及移除該氮氧化矽罩幕層與位於該氮氧化矽罩幕層上之該金屬層，保留位於該P-GaN倒置梯型閘極結構表面上之該第一金屬層，以作為該第一閘極金屬層。
  20. 如請求項18所述之製作方法，其中於本質Al(x)GaN層內形成第一源極離子佈植區與第一汲極離子佈植區之步驟包含有：於該N-face AlGaN/GaN磊晶結構上形成一離子佈植緩衝層；於該離子佈植緩衝層上形成一圖案化光阻層，以顯露出部分該離子佈植緩衝層；對自該圖案化光組層所顯露出之該離子佈植緩衝層進形一N-type Si摻雜，並進行一摻雜活化處理，以在該iAl(x)GaN層內形成該第一源極離子佈植區與該第一汲極離子佈植區；以及移除該圖案化光阻層與該離子佈植緩衝層。
  21. 如請求項20所述之製作方法，其中該摻雜活化處理是施行600℃~900℃之熱處理。
  22. 一種選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其包含有：一N-face AlGaN/GaN磊晶結構；一P-GaN倒置梯型閘極結構、一第一源極金屬層與一第一汲極金屬層，其係位於該本質Al(x)GaN層上，一2維電子氣位於該P-GaN倒置梯型閘極結構下方是呈現空乏狀態；一第一源極離子佈植區與一第一汲極離子佈植區，其係位於該本質Al(x)GaN層內，且該第一源極離子佈植區是位於該第一源極金屬層下方，該第一汲極離子佈植區是位於該第一汲極金屬層下方；以及一第一閘極金屬層，其係位於該P-GaN倒置梯型閘極結構上；其中，該N-face AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
  23. 一種選擇性區域成長P型氮化鎵陽極及自對準接觸陽極金屬N-face極性反轉AlGaN/GaN蕭特基位障二極體的製作方法，其包含有下列步驟：提供一N-face AlGaN/GaN磊晶結構；於該本質Al(x)GaN層內形成一第一陰極離子佈植區與一第二陰極離子佈植區；利用選擇性區域成長方式於該N-face AlGaN/GaN磊晶結構上形成一P-GaN倒置梯型陽極結構，使一2維電子氣位於該本質Al(x)GaN/本質GaN接面處且空乏掉該P-GaN倒置梯型陽極結構之下方處；於該P-GaN倒置梯型陽極結構上一第一陽極金屬層；以及於該N-face AlGaN/GaN磊晶結構上形成一第一陰極金屬層與一第二陰極金屬層，該第一陰極金屬層位於該第一陰極離子佈植區上方，該第二陰極金屬層位於該第二陰極離子佈植區上方；其中，該N-face AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
  24. 如請求項23所述之製作方法，其中於N-face AlGaN/GaN磊晶結構上形成P-GaN倒置梯型陽極結構與第一陽極金屬層的步驟更包含有：於該AlGaN/GaN磊晶結構上形成一氮氧化矽罩幕層；利用一圖案化光組層與緩衝蝕刻液對該氮氧化矽罩幕層進行一圖案化製程，以形成一倒置梯形結構；於該倒置梯形結構內成長P-GaN，以形成該P-GaN倒置梯型陽極結構；於該氮氧化矽罩幕層與該P-GaN倒置梯型陽極結構之表面上形成一第一金屬層；以及移除該氮氧化矽罩幕層與位於該氮氧化矽罩幕層上之該金屬層，保留位於該P-GaN倒置梯型結構表面上之第一金屬層，以作為該第一陽極金屬層。
  25. 如請求項23所述之製作方法，其中於本質Al(x)GaN層內形成第一源極離子佈植區與第一汲極離子佈植區之步驟包含有：於該N-face AlGaN/GaN磊晶結構上形成一離子佈植緩衝層；於該離子佈植緩衝層上形成一圖案化光阻層，以顯露出部分該離子佈植緩衝層；對自該圖案化光阻層所顯露出之該離子佈植緩衝層進行一N-type Si摻雜，並施行一摻雜活化處理，以在該本質Al(x)GaN層內形成該第一陰極離子佈植區與該第二陰極離子佈植區；以及移除該圖案化光阻層與該離子佈植緩衝層。
  26. 如請求項25所述之製作方法，其中該摻雜活化處理是施行600℃~900℃之熱處理。
  27. 一種選擇性區域成長P型氮化鎵陽極及自對準接觸陽極金屬N-face極性反轉AlGaN/GaN蕭特基特位障二極體，其包含有：一N-face AlGaN/GaN磊晶結構；一P-GaN倒置梯型陽極結構、一第一陰極金屬層與一第二陰極金屬層，其係位於該本質Al(x)GaN層上，該P-GaN倒置梯型陽極結構使一2維電子氣位於該本質Al(x)GaN/iGaN接面處且空乏掉該P-GaN倒置梯型陽極結構之下方處；一第一陰極離子佈植區與一第二陰極離子佈植區，其係位於該本質Al(x)GaN層內，且該第一陰極離子佈植區是位於該第一陰極金屬層下方，該第二陰極離子佈植區是位於該第二陰極金屬層下方；以及一第一陽極金屬層，其係位於該P-GaN倒置梯型陽極結構上；其中，該N-face AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
  28. 一種混合型加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體之方法，其包含有下列步驟：提供一N-face AlGaN/GaN磊晶結構，並將該N-face AlGaN/GaN磊晶結構區分為一左側區域與一右側區域；於該左側區域形成一選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其步驟包含有：於該本質Al(x)GaN層內形成一第一源極離子佈植區與一第一汲極離子佈植區；利用選擇性區域成長方式於該N-face AlGaN/GaN磊晶結構上形成一P-GaN倒置梯型閘極結構，以使一2維電子氣位於該P-GaN倒置梯型閘極結構之下方處是呈現空乏狀態；於該P-GaN倒置梯型閘極結構上形成一第一閘極金屬層；以及於該N-face AlGaN/GaN磊晶結構上形成一第一源極金屬層與一第一汲極金屬層，該第一源極金屬層位於該第一源極離子佈植區上方，該第一汲極金屬層位於該第一汲極離子佈植區上方；以及於該右側區域形成一空乏型不具有閘極絕緣介電層N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其步驟包含有：於該本質Al(x)GaN層內形成一第二源極離子佈植區與一第二汲極離子佈植區；以及於該N-face AlGaN/GaN磊晶結構上形成一第二源極金屬層與一第二汲極金屬層，該第二源極金屬層位於該第二源極離子佈植區上方，該第二汲極金屬層位於該第二汲極離子佈植區上方；其中，該N-face AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
  29. 如請求項28所述之製作方法，其中於本質Al(x)GaN層內形成第一源極離子佈植區、第一汲極離子佈植區、第二源極離子佈植區與第二汲極佈植區之步驟包含有：於該N-face AlGaN/GaN磊晶結構上形成一離子佈植緩衝層；於該離子佈植緩衝層上形成一圖案化光阻層，以顯露出部分該離子佈植緩衝層；對自該圖案化光阻層所顯露出之該離子佈植緩衝層進行一N-type Si摻雜，並施行一摻雜活化處理，以在該本質Al(x)GaN層內形成該第一源極離子佈植區、該第一汲極離子佈植區、該第二源極離子佈植區與該第二汲極佈植區；以及移除該圖案化光阻層與該離子佈植緩衝層。
  30. 如請求項29所述之製作方法，其中該摻雜活化處理是施行600℃~900℃之熱處理。
  31. 一種混合型加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其包含有：一N-face AlGaN/GaN磊晶結構，其分為一左側區域與一右側區域；一選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其係位於該左側區域，該選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體包含有：一P-GaN倒置梯型閘極結構、一第一源極金屬層與一第一汲極金屬層，其係位於該本質Al(x)GaN層上，一2維電子氣位於該P-GaN倒置梯型閘極結構下方是呈現空乏狀態；一第一源極離子佈植區與一第一汲極離子佈植區，其係位於該本質Al(x)GaN層內，且該第一源極離子佈植區是位於該第一源極金屬層下方，該第一汲極離子佈植區是位於該第一汲極金屬層下方；以及一第一閘極金屬層，其係位於該P-GaN倒置梯型閘極結構上；以及一空乏型不具有閘極絕緣介電層N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其係位於該第二區域上，其包含有：一第二源極金屬層與一第二汲極金屬層，其係位於該本質Al(x)GaN層上；以及一第二源極離子佈植區與一第二汲極離子佈植區，其係位於該本質Al(x)GaN層內，且該第二源極離子佈植區是位於該第二源極金屬層下方，該第二汲極離子佈植區是位於該第二汲極金屬層下方；其中，該N-face AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
  32. 一種混合型加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體之方法，其包含有下列步驟：提供一N-face AlGaN/GaN磊晶結構，並將該N-face AlGaN/GaN磊晶結構區分為一左側區域與一右側區域；於該左側區域形成一選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其步驟包含有：於該本質Al(x)GaN層內形成一第一源極離子佈植區與一第一汲極離子佈植區；利用選擇性成長方式於該AlGaN/GaN磊晶結構上形成一P-GaN倒置梯型閘極結構，以使一2維電子氣位於該P-GaN倒置梯型閘極結構之下方處是呈現空乏狀態；於該P-GaN倒置梯型閘極結構上形成一第一閘極金屬層；以及於該N-face AlGaN/GaN磊晶結構上形成一第一源極金屬層與一第一汲極金屬層，該第一源極金屬層位於該第一源極離子佈植區上方，該第一汲極金屬層位於該第一汲極離子佈植區上方；以及於該右側區域形成一空乏型具有閘極絕緣介電層N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其步驟包含有：於該本質Al(x)GaN層內形成一第二源極離子佈植區與一第二汲極離子佈植區；於該N-face AlGaN/GaN磊晶結構上形成一第二源極金屬層與一第二汲極金屬層，該第二源極金屬層位於該第二源極離子佈植區上方，該第二汲極金屬層位於該第二汲極離子佈植區上方；以及於該N-face AlGaN/GaN磊晶結構上形成一閘極絕緣介電層；其中，該N-face AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
  33. 如請求項32所述之製作方法，其中於本質Al(x)GaN層內形成該第一源極離子佈植區、第一汲極離子佈植區、第二源極離子佈植區與第二汲極佈植區之步驟包含有：於該N-face AlGaN/GaN磊晶結構上形成一離子佈植緩衝層；於該離子佈植緩衝層上形成一圖案化光阻層，以顯露出部分該離子佈植緩衝層；對自該圖案化光組層所顯露出之該離子佈植緩衝層進行一N-type Si摻雜，並施行一摻雜活化處理，以在該本質Al(x)GaN層內形成該第一源極離子佈植區、該第一汲極離子佈植區、該第二源極離子佈植區與該第二汲極佈植區；以及移除該圖案化光阻層與該離子佈植緩衝層。
  34. 如請求項33所述之製作方法，其中該摻雜活化處理是施行600℃~900℃之熱處理。
  35. 一種混合型加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其包含有：一N-face AlGaN/GaN磊晶結構，其分為一左側區域與一右側區域；一選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其係位於該左側區域，該選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體包含有：一P-GaN倒置梯型閘極結構、一第一源極金屬層與一第一汲極金屬層，其係位於該本質Al(x)GaN層上，一2維電子氣位於該P-GaN倒置梯型閘極結構下方是呈現空乏狀態；一第一源極離子佈植區與一第一汲極離子佈植區，其係位於該本質Al(x)GaN層內，且該第一源極離子佈植區是位於該第一源極金屬層下方，該第一汲極離子佈植區是位於該第一汲極金屬層下方；以及一第一閘極金屬層，其係位於該P-GaN倒置梯型閘極結構上；以及一空乏型具有閘極絕緣介電層N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其係位於該第二區域上，其包含有：一第二源極金屬層與一第二汲極金屬層，其係位於該本質Al(x)GaN層上；一閘極絕緣介電層，其位於該本質Al(x)GaN層上且介於該第二源極金屬與該第二汲極金屬層間；以及一第二源極離子佈植區與一第二汲極離子佈植區，其係位於該本質Al(x)GaN層內，且該第二源極離子佈植區是位於該第二源極金屬層下方，該第二汲極離子佈植區是位於該第二汲極金屬層下方；其中，該N-face AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
  36. 一種混合型N-face極性反轉蕭特基位障二極體之方法，其包含有下列步驟：提供一N-face AlGaN/GaN磊晶結構，並將該N-face AlGaN/GaN磊晶結構區分為一左側區域與一右側二區域；於該左側區域形成一選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其步驟包含有：於該本質Al(x)GaN層內形成一第一源極離子佈植區與一第一汲極離子佈植區；利用選擇性區域成長方式於該N-face AlGaN/GaN磊晶結構上形成一P-GaN倒置梯型閘極結構，以使一2維電子氣位於該P-GaN倒置梯型閘極結構之下方處是呈現空乏狀態；於該P-GaN倒置梯型結構上形成一第一閘極金屬層；以及於該N-face AlGaN/GaN磊晶結構上形成一第一源極金屬層與一第一汲極金屬層，該第一源極金屬層位於該第一源極離子佈植區上方，該第一汲極金屬層位於該第一汲極離子佈植區上方；以及於該第右側區域形成一蕭特基二極體，其步驟包含有：於該本質Al(x)GaN層內形成一第一陰極離子佈植區；利用選擇性區域成長方式於該N-face AlGaN/GaN磊晶結構形成一P-GaN倒置梯型陽極結構，以使該2維電子氣位於該P-GaN倒置梯型陽極結構下方處是呈現空乏狀態；以及於該N-face AlGaN/GaN磊晶結構上形成一第一陰極金屬層，其係位於該第一陰極離子佈植區上方；其中，該N-face AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
  37. 如請求項36所述之製作方法，其中該P-GaN倒置梯型閘極結構與該P-GaN倒置梯型陽極結構是同步形成。
  38. 如請求項36所述之製作方法，其中於本質Al(x)GaN層內形成第一源極離子佈植區、第一汲極離子佈植區與第一陰極離子佈植區之步驟包含有：於該N-face AlGaN/GaN磊晶結構上形成一離子佈植緩衝層；於該離子佈植緩衝層上形成一圖案化光阻層，以顯露出部分該離子佈植緩衝層；對自該圖案化光阻層所顯露出之該離子佈植緩衝層進行一N-type Si摻雜，並施行一摻雜活化處理，以在該本質Al(x)GaN層內形成該第一源極離子佈植區、該第一汲極離子佈植區與該第一陰極佈植區；以及移除該圖案化光阻層與該離子佈植緩衝層。
  39. 如請求項38所述之製作方法，其中該摻雜活化處理是施行600℃~900℃之熱處理。
  40. 一種混合型N-face極性反轉蕭特基位障二極體，其包含有：一N-face AlGaN/GaN磊晶結構，其分為一左側區域與一右側區域；一選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其係位於該左側區域，該選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體包含有：一P-GaN倒置梯型閘極結構、一第一源極金屬層與一第一汲極金屬層，其係位於該本質Al(x)GaN層上，一2維電子氣位於該P-GaN倒置梯型閘極結構下方是呈現空乏狀態；一第一源極離子佈植區與一第一汲極離子佈植區，其係位於該本質Al(x)GaN層內，且該第一源極離子佈植區是位於該第一源極金屬層下方，該第一汲極離子佈植區是位於該第一汲極金屬層下方；以及一第一閘極金屬層，其係位於該P-GaN倒置梯型結構上；以及一N-face極性反轉AlGaN/GaN蕭特基二極體，其係位於該右側區域上，該蕭特基二極體包含有：一第一陰極金屬層與一P-GaN倒置梯型陽極結構，其係位於該本質Al(x)GaN層上，該P-GaN倒置梯型陽極結構使該2維電子氣位於該P-GaN倒置梯型陽極結構下方處是呈現空乏狀態；以及一第一陰極離子佈植區，其係位於該本質Al(x)GaN層內，且該第一陰極離子佈植區是位於該第一陰極金屬層下方；其中，該N-face AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
  41. 一種混合型N-face極性反轉蕭特基位障二極體之製作方法，其包含有下列步驟：提供一N-face AlGaN/GaN磊晶結構，並將該N-face AlGaN/GaN磊晶結構區分為一左側區域與一右側區域；於該左側區域形成一選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其步驟包含有：於該本質Al(x)GaN層內形成一第一源極離子佈植區與一第一汲極離子佈植區；利用選擇性成長方式於該N-face AlGaN/GaN磊晶結構上形成一P-GaN倒置梯型閘極結構，以使一2DEG位於該P-GaN倒置梯型閘極結構之下方處是呈現空乏狀態；於該P-GaN倒置梯型閘極結構上形成一第一閘極金屬層；以及於該N-face AlGaN/GaN磊晶結構上形成一第一源極金屬層與一第一汲極金屬層，該第一源極金屬層位於該第一源極離子佈植區上方，該第一汲極金屬層位於該第一汲極離子佈植區上方；以及於該第二區域形成一蕭特基二極體，其步驟包含有：於該本質Al(x)GaN層內形成一第一陰極離子佈植區；於該N-face AlGaN/GaN磊晶結構上形成一場板閘極絕緣介電層；以及於該N-face AlGaN/GaN磊晶結構上形成一第一陰極金屬層，其係位於該第一陰極離子佈植區上方；其中，該N-face AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
  42. 如請求項41所述之製作方法，其中於本質Al(x)GaN層內形成第一源極離子佈植區、第一汲極離子佈植區與第一陰極離子佈植區之步驟包含有：於該N-face AlGaN/GaN磊晶結構上形成一離子佈植緩衝層；於該離子佈植緩衝層上形成一圖案化光阻層，以顯露出部分該離子佈植緩衝層；對自該圖案化光阻層所顯露出之該離子佈植緩衝層進行一N-type Si摻雜，並施行一摻雜活化處理，以在該本質Al(x)GaN層內形成該第一源極離子佈植區、該第一汲極離子佈植區與該第一陰極佈植區；以及移除該圖案化光阻層與該離子佈植緩衝層。
  43. 如請求項42所述之製作方法，其中該摻雜活化處理是施行600℃~900℃之熱處理。
  44. 一種混合型N-face極性反轉蕭特基位障二極體，其包含有：一N-face AlGaN/GaN磊晶結構，其分為一左側區域與一右側區域；一選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體，其係位於該左側區域，該選擇性區域成長P型氮化鎵閘極及自對準接觸閘極金屬加強型N-face極性反轉AlGaN/GaN高速電子遷移率電晶體包含有：一P-GaN倒置梯型閘極結構、一第一源極金屬層與一第一汲極金屬層，其係位於該本質Al(x)GaN層上，一2維電子氣位於該P-GaN倒置梯型閘極結構下方是呈現空乏狀態；一第一源極離子佈植區與一第一汲極離子佈植區，其係位於該本質Al(x)GaN層內，且該第一源極離子佈植區是位於該第一源極金屬層下方，該第一汲極離子佈植區是位於該第一汲極金屬層下方；以及一第一閘極金屬層，其係位於該P-GaN倒置梯型閘極結構上；以及一N-face極性反轉AlGaN/GaN蕭特基二極體，其係位於該右側區域上，該蕭特基二極體包含有：一第一陰極金屬層與一場板閘極陽極氧化層，其係位於該本質Al(x)GaN層上；以及一第一陰極離子佈植區，其係位於該本質Al(x)GaN層內，且該第一陰極離子佈植區是位於該第一陰極金屬層下方；其中，該N-face AlGaN/GaN磊晶結構包含：一矽基底；一緩衝層(碳摻雜)，其係位於該矽基底上；一本質GaN(碳摻雜)層，其係位於該緩衝層(碳摻雜)上；一本質Al(y)GaN緩衝層，其係位於該本質GaN(碳摻雜)層上；一本質GaN通道層，其係位於該本質Al(y)GaN緩衝層上；以及一本質Al(x)GaN層，其係位於該本質GaN通道層上，其中X=0.1~0.3，y=0.05~0.75。
TW106130897A 2017-09-08 2017-09-08 N-face AlGaN/GaN磊晶結構及其主動元件與其積體化之極性反轉製作方法 TWI656640B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106130897A TWI656640B (zh) 2017-09-08 2017-09-08 N-face AlGaN/GaN磊晶結構及其主動元件與其積體化之極性反轉製作方法
US16/124,596 US10475913B2 (en) 2017-09-08 2018-09-07 Epitaxial structure of N-face AlGaN/GaN, active device, and method for fabricating the same with integration and polarity inversion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106130897A TWI656640B (zh) 2017-09-08 2017-09-08 N-face AlGaN/GaN磊晶結構及其主動元件與其積體化之極性反轉製作方法

Publications (2)

Publication Number Publication Date
TW201914006A TW201914006A (zh) 2019-04-01
TWI656640B true TWI656640B (zh) 2019-04-11

Family

ID=65632025

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106130897A TWI656640B (zh) 2017-09-08 2017-09-08 N-face AlGaN/GaN磊晶結構及其主動元件與其積體化之極性反轉製作方法

Country Status (2)

Country Link
US (1) US10475913B2 (zh)
TW (1) TWI656640B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113906573A (zh) * 2019-03-26 2022-01-07 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
TWI710133B (zh) * 2019-08-02 2020-11-11 新唐科技股份有限公司 半導體裝置及其製造方法
TWI749369B (zh) 2019-09-12 2021-12-11 黃知澍 N-face III族/氮化物磊晶結構及其主動元件與其閘極保護元件
EP3905335A1 (en) * 2020-04-28 2021-11-03 Infineon Technologies AG Group iii nitride-based transistor device
CN111682064B (zh) * 2020-06-02 2022-06-07 华南师范大学 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法
CN111933685B (zh) * 2020-06-24 2022-09-09 株洲中车时代半导体有限公司 碳化硅mosfet器件的元胞结构、其制备方法及碳化硅mosfet器件
US20220029007A1 (en) * 2020-07-24 2022-01-27 Vanguard International Semiconductor Corporation Semiconductor structure and semiconductor device
US20220139709A1 (en) * 2020-11-05 2022-05-05 International Business Machines Corporation Confined gallium nitride epitaxial layers
CN112687733B (zh) * 2020-12-21 2022-09-16 广东省科学院半导体研究所 一种增强型功率器件及其制作方法
TWI784460B (zh) * 2021-03-31 2022-11-21 錸鐽科技有限公司 常閉式電晶體與其製造方法
CN115621310A (zh) * 2021-07-16 2023-01-17 联华电子股份有限公司 半导体装置以及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7948011B2 (en) * 2005-09-16 2011-05-24 The Regents Of The University Of California N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
US20110284865A1 (en) * 2008-12-26 2011-11-24 Nec Corporation Heterojunction field effect transistor, method for producing heterojunction field effect transistor, and electronic device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8269253B2 (en) * 2009-06-08 2012-09-18 International Rectifier Corporation Rare earth enhanced high electron mobility transistor and method for fabricating same
TWI506788B (zh) * 2012-12-25 2015-11-01 Huga Optotech Inc 場效電晶體
US9245993B2 (en) * 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
KR20180100562A (ko) * 2015-12-10 2018-09-11 아이큐이, 피엘씨 증가된 압축 응력으로 실리콘 기판 위에 성장된 iii-질화물 구조체
FR3047607B1 (fr) * 2016-02-04 2018-04-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistor a heterojonction a confinement de gaz d’electrons ameliore

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7948011B2 (en) * 2005-09-16 2011-05-24 The Regents Of The University Of California N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
US20110284865A1 (en) * 2008-12-26 2011-11-24 Nec Corporation Heterojunction field effect transistor, method for producing heterojunction field effect transistor, and electronic device

Also Published As

Publication number Publication date
US10475913B2 (en) 2019-11-12
TW201914006A (zh) 2019-04-01
US20190081165A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
TWI656640B (zh) N-face AlGaN/GaN磊晶結構及其主動元件與其積體化之極性反轉製作方法
TWI648858B (zh) Ga-face III族/氮化物磊晶結構及其主動元件與其製作方法
TWI701715B (zh) N-face III族/氮化物磊晶結構及其主動元件與其積體化之極性反轉製作方法
US9111786B1 (en) Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
JP5202312B2 (ja) 第ｉｉｉ族窒化物エンハンスメント型デバイス
JP4755961B2 (ja) 窒化物半導体装置及びその製造方法
TWI618244B (zh) N-face III族/氮化物磊晶結構及其主動元件與其積體化之極性反轉製作方法
TWI761704B (zh) Ga-face III族/氮化物磊晶結構及其主動元件與其閘極保護元件
KR101092467B1 (ko) 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법
JP7426786B2 (ja) 窒化物半導体装置
JPWO2007122790A1 (ja) 電界効果トランジスタ
US10608102B2 (en) Semiconductor device having a drain electrode contacting an epi material inside a through-hole and method of manufacturing the same
US20220093780A1 (en) Epitaxial structure of ga-face group iii nitride, active device, and gate protection device thereof
JP2011142358A (ja) 窒化物半導体装置
US20200251563A1 (en) Epitaxial structure of ga-face group iii nitride, active device, and method for fabricating the same
JP5714987B2 (ja) 半導体装置及び半導体装置の製造方法
TWI749369B (zh) N-face III族/氮化物磊晶結構及其主動元件與其閘極保護元件
CN110931550A (zh) N-face AlGaN/GaN磊晶结构及其主动组件与其积体化的极性反转制作方法
KR102248808B1 (ko) 반도체 소자 및 그의 제조 방법
WO2019003363A1 (ja) 半導体装置及びその製造方法
JP2015159168A (ja) 半導体装置およびその製造方法