CN111063737A - Ldmos器件及工艺方法 - Google Patents

Ldmos器件及工艺方法 Download PDF

Info

Publication number
CN111063737A
CN111063737A CN201911164294.0A CN201911164294A CN111063737A CN 111063737 A CN111063737 A CN 111063737A CN 201911164294 A CN201911164294 A CN 201911164294A CN 111063737 A CN111063737 A CN 111063737A
Authority
CN
China
Prior art keywords
silicon oxide
region
oxide layer
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911164294.0A
Other languages
English (en)
Inventor
许昭昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201911164294.0A priority Critical patent/CN111063737A/zh
Publication of CN111063737A publication Critical patent/CN111063737A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种LDMOS器件，在第一导电类型的衬底中具有第一导电类型的体区以及第二导电类型的漂移区，所述第一导电类型的体区中还包括重掺杂的第一、第二导电类型掺杂区；在所述第一导电类型掺杂区以及第二导电类型掺杂区的上方还具有金属硅化物；所述第二导电类型的漂移区中还具有重掺杂的第二导电类型掺杂区，以及位于第二导电类型掺杂区上方的金属硅化物；所述第二导电类型的漂移区中还具有隔离氧化硅层，且所述隔离氧化硅层一侧延伸至多晶硅栅极结构之下，其另一侧延伸至所述第二导电类型的漂移区中的第二导电类型掺杂区，所述隔离氧化硅层的上方还具有金属硅化反应阻挡氧化硅层，本发明能获得更好的BV‑Rsp关系。本发明工艺方法能与BCD工艺兼容。

Description

LDMOS器件及工艺方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种NLDMOS器件。本发明还涉及所述NLDMOS器件的工艺方法。
背景技术
DMOS（Double-diffused MOS）由于具有耐高压，大电流驱动能力和极低功耗等特点，目前广泛应用在电源管理芯片中。在LDMOS (Lateral Double-diffused MOSFET，横向双扩散场效应晶体管) 器件中，导通电阻是一个重要的指标。在BCD (Bipolar-CMOS-DMOS)工艺中，LDMOS虽然与CMOS集成在同一块芯片中，但由于高击穿电压BV (BreakdownVoltage)和低特征导通电阻(Specific on-Resistance)之间存在矛盾/折中，往往无法满足开关管应用的要求。高压LDMOS既具有分立器件高压大电流特点，又吸取了低压集成电路高密度智能逻辑控制的优点，单芯片实现原来多个芯片才能完成的功能，大大缩小了面积，降低了成本，提高了能效，符合现代电力电子器件小型化、智能化、低能耗的发展方向。击穿电压和导通电阻是衡量高压LDMOS器件的关键参数。因此在获得相同击穿电压的情况下，应尽量降低
Figure 913002DEST_PATH_IMAGE002
以提高产品的竞争力。
现有的一种LDMOS结构中，如图1所示，在STI（shallow trench isolation）工艺中场氧区103是通过如下的步骤形成的：a)对硅进行刻蚀形成浅沟槽，b) 进行热氧化在浅沟槽表面形成氧化层，c)对沟槽进行氧化层填充，d)经化学机械研磨形成场氧103。在LOCOS（Local oxidation of silicon）工艺中，103是通过对局部的硅进行氧化形成。
现有的另一种LDMOS结构如图2所示，场板氧化硅层103是通过在硅的表面沉积一层氧化硅层经选择性刻蚀形成。与图1的结构相比，图2中的场氧103被放置到了衬底或者外延层的表面。
上述的两种结构的LDMOS器件的击穿电压BV或者特征导通电阻
Figure DEST_PATH_IMAGE003
都不是很理想。
发明内容
本发明所要解决的技术问题是提供一种LDMOS器件，具有较佳的击穿电压及导通电阻性能。
本发明所要解决的另一技术问题在于提供所述LDMOS器件的工艺方法。
为解决上述问题，本发明所述的一种LDMOS器件，在第一导电类型的衬底中具有第一导电类型的体区以及第二导电类型的漂移区。
在所述第一导电类型的衬底表面还具有多晶硅栅极结构，所述多晶硅栅极结构包括栅介质层、多晶硅栅极、多晶硅栅极上方的金属硅化物以及栅极侧墙，所述栅介质层位于所述衬底表面，将多晶硅栅极与衬底隔离，所述侧墙位于多晶硅栅极两侧。
所述多晶硅栅极结构位于所述第一导电类型的体区与第二导电类型的漂移区之间的衬底表面，且与位于其两侧的体区和漂移区均有重叠。
所述第一导电类型的体区中还包括重掺杂的第一导电类型掺杂区以及重掺杂的第二导电类型掺杂区；在所述第一导电类型掺杂区以及第二导电类型掺杂区的上方还具有金属硅化物。
所述第二导电类型的漂移区中还具有重掺杂的第二导电类型掺杂区，以及位于第二导电类型掺杂区上方的金属硅化物。
所述第二导电类型的漂移区中还具有隔离氧化硅层，且所述隔离氧化硅层一侧延伸至多晶硅栅极结构之下，其另一侧延伸至所述第二导电类型的漂移区中的第二导电类型掺杂区。
所述隔离氧化硅层的上方还具有金属硅化反应阻挡氧化硅层。
进一步的改进是，所述衬底表面还具有绝缘介质层，以及层间介质；所述层间介质中具有多个接触孔，分别与所述体区中的金属硅化物、所述多晶硅栅极上方的金属硅化物、所述隔离氧化硅层上方的金属硅化反应阻挡氧化硅层以及所述漂移区中的金属硅化物表面接触，将各个结构进行引出。
进一步的改进是，所述层间介质表面还具有第一金属层，其中，所述多晶硅栅极结构上方的接触孔与金属硅化反应阻挡氧化硅层上方的接触孔还通过第一金属层进行连接。
进一步的改进是，所述隔离氧化硅层的厚度定义为第一场氧的厚度，所述隔离氧化硅层与所述金属硅化反应阻挡氧化硅层的厚度之和定义为第二场氧的厚度；所述第一场氧与多晶硅栅极形成第一场板，所述第二场氧与其上方的接触孔形成第二场板。
进一步的改进是，所述第一场板与第二场板具有不同的厚度，能使LDMOS器件具有更好的击穿电压-特征导通电阻关系。
为解决上述问题，本发明所述的LDMOS器件的工艺方法，包含如下的工艺步骤：
步骤一，在第一导电类型的衬底中形成隔离氧化硅层，然后进行第一导电类型的体区以及第二导电类型的漂移区的注入以分别形成体区及漂移区。
步骤二，形成热氧化层，淀积多晶硅层，刻蚀形成多晶硅栅极及栅介质层；再淀积绝缘介质层并刻蚀形成栅极侧墙，然后进行重掺杂的第一导电类型掺杂区及重掺杂的第二导电类型掺杂区的离子注入。
步骤三，淀积金属硅化反应阻挡氧化硅层并进行选择性刻蚀，以暴露出重掺杂的第一导电类型掺杂区及第二导电类型掺杂区，以及多晶硅栅极的顶部，保留隔离氧化硅层表面的金属硅化反应阻挡氧化硅层，然后进行金属硅化反应，在多晶硅栅极顶部以及第一导电类型掺杂区及第二导电类型掺杂区的上方形成金属硅化物；淀积绝缘介质层及层间介质层。
步骤四，刻蚀层间介质及绝缘介质层形成接触孔并填充及平坦化，在层间介质表面淀积第一金属层。
进一步的改进是，所述步骤一中，隔离氧化硅层通过STI或LOCOS工艺形成，所述隔离氧化硅层位于漂移区中的表层。
进一步的改进是，所述步骤二中，重掺杂的第一导电类型掺杂区用于将第一导电类型的体区引出，重掺杂的第二导电类型掺杂区形成LDMOS器件的源区及漏区。
进一步的改进是，所述步骤四中，接触孔刻蚀和填充时，在金属硅化反应阻挡氧化硅层上方形成多排接触孔，且所述多排接触孔通过第一金属层与多晶硅栅极短接，形成第二场板。所述多排接触孔也可通过第一金属层与LDMOS器件的源区或体区引出的电极短接,形成第二场板。
进一步的改进是，所述金属硅化反应阻挡氧化硅层的外侧无需与隔离氧化层的外侧对齐；所述金属硅化反应阻挡氧化硅层上最外侧的接触孔的下方必须有金属硅化反应阻挡氧化硅层。
本发明提供的另一种LDMOS器件，在第一导电类型的衬底中具有第一导电类型的体区以及第二导电类型的漂移区。
在所述第一导电类型的衬底表面还具有多晶硅栅极结构，所述多晶硅栅极结构包括栅介质层、多晶硅栅极、多晶硅栅极上方的金属硅化物以及栅极侧墙，所述栅介质层位于所述衬底表面，将多晶硅栅极与衬底隔离，所述侧墙位于多晶硅栅极两侧。
所述多晶硅栅极结构位于所述第一导电类型的体区与第二导电类型的漂移区之间的衬底表面，且与位于其两侧的体区和漂移区均有重叠。
所述第一导电类型的体区中还包括重掺杂的第一导电类型掺杂区以及重掺杂的第二导电类型掺杂区；在所述第一导电类型掺杂区以及第二导电类型掺杂区的上方还具有金属硅化物。
所述第二导电类型的漂移区中还具有重掺杂的第二导电类型掺杂区，以及位于第二导电类型掺杂区上方的金属硅化物。
所述第二导电类型的漂移区的表面还具有隔离氧化硅层，且所述隔离氧化硅层一侧延伸至多晶硅栅极结构之下与栅介质层相接，其另一侧与所述第二导电类型的漂移区中的第二导电类型掺杂区最近的一侧对齐。
所述隔离氧化硅层的上方还具有金属硅化反应阻挡氧化硅层。
进一步的改进是，所述衬底表面还具有绝缘介质层，以及层间介质；所述层间介质中具有多个接触孔，分别与所述体区中的金属硅化物、所述多晶硅栅极上方的金属硅化物、所述隔离氧化硅层上方的金属硅化反应阻挡氧化硅层以及所述漂移区中的金属硅化物表面接触，将各个结构进行引出。
进一步的改进是，所述层间介质表面还具有第一金属层，其中，所述多晶硅栅极结构上方的接触孔与金属硅化反应阻挡氧化硅层上方的接触孔还通过第一金属层进行连接。
进一步的改进是，所述隔离氧化硅层的厚度定义为第一场氧的厚度，所述隔离氧化硅层与所述金属硅化反应阻挡氧化硅层的厚度之和定义为第二场氧的厚度；所述第一场氧与多晶硅栅极形成第一场板，所述第二场氧与其上方的接触孔形成第二场板。
进一步的改进是，所述第一场板与第二场板具有不同的厚度，能使LDMOS器件具有更好的击穿电压-特征导通电阻关系。
本发明所述的LDMOS器件的工艺方法，包含如下的工艺步骤：
步骤一，在第一导电类型的衬底表面形成隔离氧化硅层，然后进行第一导电类型的体区以及第二导电类型的漂移区的注入以分别形成体区及漂移区。
步骤二，形成热氧化层，淀积多晶硅层，刻蚀形成多晶硅栅极及栅介质层；再淀积绝缘介质层并刻蚀形成栅极侧墙，然后进行重掺杂的第一导电类型掺杂区及重掺杂的第二导电类型掺杂区的离子注入。
步骤三，淀积金属硅化反应阻挡氧化硅层并进行选择性刻蚀，以暴露出重掺杂的第一导电类型掺杂区及第二导电类型掺杂区，以及多晶硅栅极的顶部，保留隔离氧化硅层表面的金属硅化反应阻挡氧化硅层，然后进行金属硅化反应，在多晶硅栅极顶部以及第一导电类型掺杂区及第二导电类型掺杂区的上方形成金属硅化物；淀积绝缘介质层及层间介质层。
步骤四，刻蚀层间介质及绝缘介质层形成接触孔并填充及平坦化，在层间介质表面淀积第一金属层。
进一步的改进是，所述步骤一中，隔离氧化硅层通过氧化硅层沉积并选择性刻蚀工艺形成，所述隔离氧化硅层位于漂移区中的表层。
进一步的改进是，所述步骤二中，重掺杂的第一导电类型掺杂区用于将第一导电类型的体区引出，重掺杂的第二导电类型掺杂区形成LDMOS器件的源区及漏区。
进一步的改进是，所述步骤四中，接触孔刻蚀和填充时，在金属硅化反应阻挡氧化硅层上方形成多排接触孔，且所述多排接触孔通过第一金属层与多晶硅栅极短接，形成第二场板。所述多排接触孔也可通过第一金属层与LDMOS器件的源区或体区引出的电极短接,形成第二场板。
进一步的改进是，所述金属硅化反应阻挡氧化硅层的外侧无需与隔离氧化层的外侧完全对齐；所述金属硅化反应阻挡氧化硅层上最外侧的接触孔的下方必须有金属硅化反应阻挡氧化硅层。
本发明所述的LDMOS器件，在工艺上可以与BCD集成。所述器件的场氧由两个不同厚度的氧化硅层组成，第一个场氧的厚度为隔离氧化硅层的厚度，第二个场氧的厚度为隔离氧化硅层与金属硅化反应阻挡氧硅层的厚度之和，第一场氧与多晶硅栅构成LDMOS器件的第一场板，第二场氧与接触孔构成LDMOS器件的第二场板，第一场板和第二场板通过第一金属层短接在一起。两个不同厚度场氧的场板，能获得更好的BV-Rsp关系。
附图说明
图1 是传统的LDMOS器件剖面图。
图2 是另一种传统的LDMOS器件剖面图。
图3 是本发明提供的一LDMOS器件。
图4-6 是本发明制造图3所示结构的工艺步骤示意图。
图7是本发明提供的另一LDMOS器件。
图8-10 是本发明制造图7所示结构的工艺步骤示意图。
图11 是本发明器件结构的仿真效果曲线图。
附图标记说明
101—金属硅化反应阻挡氧化硅层， 102—P型衬底/P型外延层，103—隔离氧化硅层，104—漂移区， 105—体区， 106—栅介质层，107—多晶硅栅极，108—重掺杂的第二导电类型掺杂区，109—重掺杂的第一导电类型掺杂区，110—金属硅化物，111—侧墙，112—接触孔，113 —第一金属层，114 —层间介质层，115 —绝缘介质层。
具体实施方式
以下就本发明所述的技术方案做具体说明，在以下的实施例中，本发明均以N型LDMOS器件为例做说明，即，本实施例中第一导电类型定义为P型，第二导电类型定义为N型。在其他相反的实施例中可以将第一导电类型定义为N型，第二导电类型定义为P型，直接替换即可，本发明不再对此做进一步的具体说明。
实施例一：
本发明所述的一种LDMOS器件，如图3所示，在P的衬底102（或者是P型外延）中具有P型的体区105以及N型的漂移区104。
在所述P型的衬底表面还具有多晶硅栅极结构，所述多晶硅栅极结构包括栅介质层106、多晶硅栅极107、多晶硅栅极上方的金属硅化物110以及栅极侧墙111，所述栅介质层位于所述衬底表面，将多晶硅栅极与衬底隔离，所述侧墙位于多晶硅栅极两侧。
所述多晶硅栅极结构位于所述P型的体区与N型的漂移区之间的衬底表面，且与位于其两侧的体区105和漂移区106均有重叠，即图3中多晶硅栅极结构向左覆盖到体区105，向右覆盖到隔离氧化硅层103。
所述P型的体区中还包括重掺杂的P型掺杂区109以及重掺杂的N型掺杂区108；在所述P型掺杂区109以及N型掺杂区108的上方还具有金属硅化物。所述体区中的P型掺杂区109用于将体区引出，所述N型掺杂区作为LDMOS器件的源区。
所述N型的漂移区104中还具有重掺杂的N型掺杂区108作为LDMOS器件的漏区，所述漏区上方具有金属硅化物110。
所述N型的漂移区104中的隔离氧化硅层103一侧延伸至多晶硅栅极结构之下，其另一侧延伸至与漏区横向相接触。
所述隔离氧化硅层103的上方还具有金属硅化反应阻挡氧化硅层101。
所述衬底表面还具有绝缘介质层115以及层间介质114.所述层间介质114中具有多个接触孔112，分别与所述体区105中的金属硅化物110、所述多晶硅栅极上方的金属硅化物、所述隔离氧化硅层上方的金属硅化反应阻挡氧化硅层以及所述漂移区中的金属硅化物表面接触，将各个结构进行引出。
所述层间介质表面还具有第一金属层113，其中，所述多晶硅栅极结构上方的接触孔与金属硅化反应阻挡氧化硅层上方的接触孔还通过第一金属层113进行短接。
所述隔离氧化硅层103的厚度定义为第一场氧的厚度，所述隔离氧化硅层103与所述金属硅化反应阻挡氧化硅层101的厚度之和定义为第二场氧的厚度；所述第一场氧与多晶硅栅极形成第一场板，所述第二场氧与其上方的接触孔形成第二场板。
上述的LDMOS器件结构，由于所第一场板与第二场板具有不同的厚度，优化了电场的分布，强化了电场的调制，能使LDMOS器件具有更好的击穿电压-特征导通电阻关系。
上述的LDMOS器件通过如下的工艺步骤并同时对应参考图4-6及图3来完成制造：
步骤一，在P衬底102中通过STI或LOCOS工艺形成隔离氧化硅层103，然后进行P型的体区以及N型的漂移区的注入以分别形成体区105及漂移区104。
步骤二，形成热氧化层，淀积多晶硅层，刻蚀形成多晶硅栅极107及栅介质层106；再淀积绝缘介质层并刻蚀形成栅极侧墙111，然后进行重掺杂的P型掺杂区109及重掺杂的N型掺杂区108的离子注入。
步骤三，淀积金属硅化反应阻挡氧化硅层并进行选择性刻蚀，以暴露出重掺杂的P型掺杂区及N型掺杂区，以及多晶硅栅极107的顶部，保留隔离氧化硅层表面的金属硅化反应阻挡氧化硅层101，然后进行金属硅化反应，在多晶硅栅极顶部以及第一导电类型掺杂区及第二导电类型掺杂区的上方形成金属硅化物110；淀积绝缘介质层115及层间介质层114。
步骤四，刻蚀层间介质及绝缘介质层形成接触孔112并填充及平坦化，在层间介质表面淀积第一金属层。接触孔刻蚀和填充时，在金属硅化反应阻挡氧化硅层上方形成多排接触孔，且所述多排接触孔通过第一金属层与多晶硅栅极短接，形成第二场板。所述多排接触孔也可通过第一金属层与LDMOS器件的源区或体区引出的电极短接,形成第二场板。
所述金属硅化反应阻挡氧化硅层的外侧无需与隔离氧化层的外侧对齐；所述金属硅化反应阻挡氧化硅层上最外侧的接触孔的下方必须有金属硅化反应阻挡氧化硅层，即第二场板的接触孔必须与金属硅化反应阻挡氧化硅层完全接触。
实施例二：
本发明提供的另一种LDMOS器件，如图7所示，其主体结构大致与实施例一相同，不再赘述，其与实施例一不同的是，所述的隔离氧化硅层103位于衬底的表面之上，而实施例一中的结构是隔离氧化硅层103嵌入到衬底中。
所述隔离氧化硅层103一侧延伸至多晶硅栅极结构之下与栅介质层相接，即嵌入到多晶硅栅极之中，其另一侧与所述N型的漂移区中的N型掺杂区108最近的一侧对齐。
所述隔离氧化硅层103的上方还具有金属硅化反应阻挡氧化硅层101。
所述隔离氧化硅层103的厚度定义为第一场氧的厚度，所述隔离氧化硅层与所述金属硅化反应阻挡氧化硅层的厚度之和定义为第二场氧的厚度；所述第一场氧与多晶硅栅极形成左侧的第一场板，所述第二场氧与其上方的接触孔形成右侧的第二场板。
所述第一场板与第二场板具有不同的厚度，能使LDMOS器件具有更好的击穿电压-特征导通电阻关系。
上述的LDMOS器件通过如下的工艺步骤并同时对应参考图8-10及图7来完成制造：
步骤一，在P型的衬底表面进行氧化硅层沉积并进行选择性刻蚀形成隔离氧化硅层103，然后进行P型的体区以及N型的漂移区的注入以分别形成体区105及漂移区104。
步骤二，形成热氧化层，淀积多晶硅层，刻蚀形成多晶硅栅极107及栅介质层106；再淀积绝缘介质层并刻蚀形成栅极侧墙111，然后进行重掺杂的P型掺杂区109及重掺杂的N型掺杂区108的离子注入；重掺杂的P型掺杂区109用于将体区105引出，重掺杂的N型掺杂区形成LDMOS器件的源区及漏区。
步骤三，淀积金属硅化反应阻挡氧化硅层并进行选择性刻蚀，以暴露出重掺杂的第一导电类型掺杂区及第二导电类型掺杂区，以及多晶硅栅极的顶部，保留隔离氧化硅层表面的金属硅化反应阻挡氧化硅层，然后进行金属硅化反应，在多晶硅栅极顶部以及第一导电类型掺杂区及第二导电类型掺杂区的上方形成金属硅化物110；淀积绝缘介质层115及层间介质层114。
步骤四，刻蚀层间介质及绝缘介质层形成接触孔112并填充及平坦化，在层间介质表面淀积第一金属层113。接触孔刻蚀和填充时，在金属硅化反应阻挡氧化硅层101上方形成多排接触孔，且所述多排接触孔通过第一金属层与多晶硅栅极短接，形成第二场板。所述多排接触孔也可通过第一金属层与LDMOS器件的源区或体区引出的电极短接,形成第二场板。所述金属硅化反应阻挡氧化硅层的外侧无需与隔离氧化层的外侧完全对齐；所述金属硅化反应阻挡氧化硅层上最外侧的接触孔的下方必须有金属硅化反应阻挡氧化硅层。
本发明所述的LDMOS器件，能获得更高的BV-Rsp关系。经过验证，如图11所示，在保证击穿电压BV不变的情况下，其漏端的导通电流能提高17%。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (22)

1.一种LDMOS器件，在第一导电类型的衬底中具有第一导电类型的体区以及第二导电类型的漂移区；
在所述第一导电类型的衬底表面还具有多晶硅栅极结构，所述多晶硅栅极结构包括栅介质层、多晶硅栅极、多晶硅栅极上方的金属硅化物以及栅极侧墙，所述栅介质层位于所述衬底表面，将多晶硅栅极与衬底隔离，所述侧墙位于多晶硅栅极两侧；
所述多晶硅栅极结构位于所述第一导电类型的体区与第二导电类型的漂移区之间的衬底表面，且与位于其两侧的体区和漂移区均有重叠；
所述第一导电类型的体区中还包括重掺杂的第一导电类型掺杂区以及重掺杂的第二导电类型掺杂区；在所述第一导电类型掺杂区以及第二导电类型掺杂区的上方还具有金属硅化物；
所述第二导电类型的漂移区中还具有重掺杂的第二导电类型掺杂区，以及位于第二导电类型掺杂区上方的金属硅化物；
其特征在于：所述第二导电类型的漂移区中还具有隔离氧化硅层，且所述隔离氧化硅层一侧延伸至多晶硅栅极结构之下，其另一侧延伸至所述第二导电类型的漂移区中的第二导电类型掺杂区；
所述隔离氧化硅层的上方还具有金属硅化反应阻挡氧化硅层。
2.如权利要求1所述的LDMOS器件，其特征在于：所述衬底表面还具有绝缘介质层，以及层间介质；所述层间介质中具有多个接触孔，分别与所述体区中的金属硅化物、所述多晶硅栅极上方的金属硅化物、所述隔离氧化硅层上方的金属硅化反应阻挡氧化硅层以及所述漂移区中的金属硅化物表面接触，将各个结构进行引出。
3.如权利要求2所述的LDMOS器件，其特征在于：所述层间介质表面还具有第一金属层，其中，所述多晶硅栅极结构上方的接触孔与金属硅化反应阻挡氧化硅层上方的接触孔还通过第一金属层进行连接。
4.如权利要求1所述的LDMOS器件，其特征在于：所述隔离氧化硅层的厚度定义为第一场氧的厚度，所述隔离氧化硅层与所述金属硅化反应阻挡氧化硅层的厚度之和定义为第二场氧的厚度；所述第一场氧与多晶硅栅极形成第一场板，所述第二场氧与其上方的接触孔形成第二场板。
5.如权利要求4所述的LDMOS器件，其特征在于：所述第一场板与第二场板具有不同的厚度，能使LDMOS器件具有更好的击穿电压-特征导通电阻关系。
6.制造如权利要求1所述的LDMOS器件的工艺方法，其特征在于：包含如下的工艺步骤：
步骤一，在第一导电类型的衬底中形成隔离氧化硅层，然后进行第一导电类型的体区以及第二导电类型的漂移区的注入以分别形成体区及漂移区；
步骤二，形成热氧化层，淀积多晶硅层，刻蚀形成多晶硅栅极及栅介质层；再淀积绝缘介质层并刻蚀形成栅极侧墙，然后进行重掺杂的第一导电类型掺杂区及重掺杂的第二导电类型掺杂区的离子注入；
步骤三，淀积金属硅化反应阻挡氧化硅层并进行选择性刻蚀，以暴露出重掺杂的第一导电类型掺杂区及第二导电类型掺杂区，以及多晶硅栅极的顶部，保留隔离氧化硅层表面的金属硅化反应阻挡氧化硅层，然后进行金属硅化反应，在多晶硅栅极顶部以及第一导电类型掺杂区及第二导电类型掺杂区的上方形成金属硅化物；淀积绝缘介质层及层间介质层；
步骤四，刻蚀层间介质及绝缘介质层形成接触孔并填充及平坦化，在层间介质表面淀积第一金属层并进行刻蚀。
7.如权利要求6所述的LDMOS器件的工艺方法，其特征在于：所述步骤一中，隔离氧化硅层通过STI或LOCOS工艺形成，所述隔离氧化硅层位于漂移区中的表层。
8.如权利要求6所述的LDMOS器件的工艺方法，其特征在于：所述步骤二中，重掺杂的第一导电类型掺杂区用于将第一导电类型的体区引出，重掺杂的第二导电类型掺杂区形成LDMOS器件的源区及漏区。
9.如权利要求6所述的LDMOS器件的工艺方法，其特征在于：所述步骤四中，接触孔刻蚀和填充时，在金属硅化反应阻挡氧化硅层上方形成多排接触孔，且所述多排接触孔通过第一金属层与多晶硅栅极短接，形成第二场板。
10.如权利要求9所述的LDMOS器件的工艺方法，其特征在于：所述多排接触孔或者是通过第一金属层与LDMOS器件的源区或体区引出的电极短接,形成第二场板。
11.如权利要求9所述的LDMOS器件的工艺方法，其特征在于：所述金属硅化反应阻挡氧化硅层的外侧无需与隔离氧化层的外侧对齐；所述金属硅化反应阻挡氧化硅层上最外侧的接触孔的下方必须有金属硅化反应阻挡氧化硅层。
12.一种LDMOS器件，在第一导电类型的衬底中具有第一导电类型的体区以及第二导电类型的漂移区；
在所述第一导电类型的衬底表面还具有多晶硅栅极结构，所述多晶硅栅极结构包括栅介质层、多晶硅栅极、多晶硅栅极上方的金属硅化物以及栅极侧墙，所述栅介质层位于所述衬底表面，将多晶硅栅极与衬底隔离，所述侧墙位于多晶硅栅极两侧；
所述多晶硅栅极结构位于所述第一导电类型的体区与第二导电类型的漂移区之间的衬底表面，且与位于其两侧的体区和漂移区均有重叠；
所述第一导电类型的体区中还包括重掺杂的第一导电类型掺杂区以及重掺杂的第二导电类型掺杂区；在所述第一导电类型掺杂区以及第二导电类型掺杂区的上方还具有金属硅化物；
所述第二导电类型的漂移区中还具有重掺杂的第二导电类型掺杂区，以及位于第二导电类型掺杂区上方的金属硅化物；
其特征在于：所述第二导电类型的漂移区的表面还具有隔离氧化硅层，且所述隔离氧化硅层一侧延伸至多晶硅栅极结构之下与栅介质层相接，其另一侧与所述第二导电类型的漂移区中的第二导电类型掺杂区最近的一侧对齐；
所述隔离氧化硅层的上方还具有金属硅化反应阻挡氧化硅层。
13.如权利要求12所述的LDMOS器件，其特征在于：所述衬底表面还具有绝缘介质层，以及层间介质；所述层间介质中具有多个接触孔，分别与所述体区中的金属硅化物、所述多晶硅栅极上方的金属硅化物、所述隔离氧化硅层上方的金属硅化反应阻挡氧化硅层以及所述漂移区中的金属硅化物表面接触，将各个结构进行引出。
14.如权利要求13所述的LDMOS器件，其特征在于：所述层间介质表面还具有第一金属层，其中，所述多晶硅栅极结构上方的接触孔与金属硅化反应阻挡氧化硅层上方的接触孔还通过第一金属层进行连接。
15.如权利要求12所述的LDMOS器件，其特征在于：所述隔离氧化硅层的厚度定义为第一场氧的厚度，所述隔离氧化硅层与所述金属硅化反应阻挡氧化硅层的厚度之和定义为第二场氧的厚度；所述第一场氧与多晶硅栅极形成第一场板，所述第二场氧与其上方的接触孔形成第二场板。
16.如权利要求15所述的LDMOS器件，其特征在于：所述第一场板与第二场板具有不同的厚度，能使LDMOS器件具有更好的击穿电压-特征导通电阻关系。
17.制造如权利要求12所述的LDMOS器件的工艺方法，其特征在于：包含如下的工艺步骤：
步骤一，在第一导电类型的衬底表面形成隔离氧化硅层，然后进行第一导电类型的体区以及第二导电类型的漂移区的注入以分别形成体区及漂移区；
步骤二，形成热氧化层，淀积多晶硅层，刻蚀形成多晶硅栅极及栅介质层；再淀积绝缘介质层并刻蚀形成栅极侧墙，然后进行重掺杂的第一导电类型掺杂区及重掺杂的第二导电类型掺杂区的离子注入；
步骤三，淀积金属硅化反应阻挡氧化硅层并进行选择性刻蚀，以暴露出重掺杂的第一导电类型掺杂区及第二导电类型掺杂区，以及多晶硅栅极的顶部，保留隔离氧化硅层表面的金属硅化反应阻挡氧化硅层，然后进行金属硅化反应，在多晶硅栅极顶部以及第一导电类型掺杂区及第二导电类型掺杂区的上方形成金属硅化物；淀积绝缘介质层及层间介质层；
步骤四，刻蚀层间介质及绝缘介质层形成接触孔并填充及平坦化，在层间介质表面淀积第一金属层。
18.如权利要求17所述的LDMOS器件的工艺方法，其特征在于：所述步骤一中，隔离氧化硅层通过氧化硅层沉积并选择性刻蚀工艺形成，所述隔离氧化硅层位于漂移区中的表层。
19.如权利要求17所述的LDMOS器件的工艺方法，其特征在于：所述步骤二中，重掺杂的第一导电类型掺杂区用于将第一导电类型的体区引出，重掺杂的第二导电类型掺杂区形成LDMOS器件的源区及漏区。
20.如权利要求17所述的LDMOS器件的工艺方法，其特征在于：所述步骤四中，接触孔刻蚀和填充时，在金属硅化反应阻挡氧化硅层上方形成多排接触孔，且所述多排接触孔通过第一金属层与多晶硅栅极短接，形成第二场板。
21.如权利要求20所述的LDMOS器件的工艺方法，其特征在于：所述多排接触孔或者是通过第一金属层与LDMOS器件的源区或体区引出的电极短接,形成第二场板。
22.如权利要求20所述的LDMOS器件的工艺方法，其特征在于：所述金属硅化反应阻挡氧化硅层的外侧无需与隔离氧化层的外侧完全对齐；所述金属硅化反应阻挡氧化硅层上最外侧的接触孔的下方必须有金属硅化反应阻挡氧化硅层。
CN201911164294.0A 2019-11-25 2019-11-25 Ldmos器件及工艺方法 Pending CN111063737A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911164294.0A CN111063737A (zh) 2019-11-25 2019-11-25 Ldmos器件及工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911164294.0A CN111063737A (zh) 2019-11-25 2019-11-25 Ldmos器件及工艺方法

Publications (1)

Publication Number Publication Date
CN111063737A true CN111063737A (zh) 2020-04-24

Family

ID=70298623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911164294.0A Pending CN111063737A (zh) 2019-11-25 2019-11-25 Ldmos器件及工艺方法

Country Status (1)

Country Link
CN (1) CN111063737A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635330A (zh) * 2020-12-18 2021-04-09 华虹半导体(无锡)有限公司 Ldmos器件制作方法、ldmos器件和终端设备
CN112909095A (zh) * 2021-01-21 2021-06-04 上海华虹宏力半导体制造有限公司 Ldmos器件及工艺方法
CN113972265A (zh) * 2020-07-23 2022-01-25 和舰芯片制造(苏州)股份有限公司 一种改善带场板的ldmos制程工艺的方法
CN114743970A (zh) * 2022-06-09 2022-07-12 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241358A (zh) * 2013-06-19 2014-12-24 上海华虹宏力半导体制造有限公司 射频ldmos器件及其制造方法
CN104465404A (zh) * 2014-12-24 2015-03-25 上海华虹宏力半导体制造有限公司 射频ldmos器件的制造方法
CN110299413A (zh) * 2019-07-11 2019-10-01 上海华虹宏力半导体制造有限公司 一种ldmos器件及其制造方法
CN110391293A (zh) * 2019-07-29 2019-10-29 上海华虹宏力半导体制造有限公司 Ldmosfet器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241358A (zh) * 2013-06-19 2014-12-24 上海华虹宏力半导体制造有限公司 射频ldmos器件及其制造方法
CN104465404A (zh) * 2014-12-24 2015-03-25 上海华虹宏力半导体制造有限公司 射频ldmos器件的制造方法
CN110299413A (zh) * 2019-07-11 2019-10-01 上海华虹宏力半导体制造有限公司 一种ldmos器件及其制造方法
CN110391293A (zh) * 2019-07-29 2019-10-29 上海华虹宏力半导体制造有限公司 Ldmosfet器件及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113972265A (zh) * 2020-07-23 2022-01-25 和舰芯片制造(苏州)股份有限公司 一种改善带场板的ldmos制程工艺的方法
CN113972265B (zh) * 2020-07-23 2023-07-04 和舰芯片制造(苏州)股份有限公司 一种改善带场板的ldmos制程工艺的方法
CN112635330A (zh) * 2020-12-18 2021-04-09 华虹半导体(无锡)有限公司 Ldmos器件制作方法、ldmos器件和终端设备
CN112909095A (zh) * 2021-01-21 2021-06-04 上海华虹宏力半导体制造有限公司 Ldmos器件及工艺方法
CN112909095B (zh) * 2021-01-21 2024-03-19 上海华虹宏力半导体制造有限公司 Ldmos器件及工艺方法
CN114743970A (zh) * 2022-06-09 2022-07-12 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法

Similar Documents

Publication Publication Date Title
US7345341B2 (en) High voltage semiconductor devices and methods for fabricating the same
US9450091B2 (en) Semiconductor device with enhanced mobility and method
JP3395473B2 (ja) 横型トレンチｍｉｓｆｅｔおよびその製造方法
US6737704B1 (en) Transistor and method of manufacturing the same
JP4171268B2 (ja) 半導体装置およびその製造方法
CN111063737A (zh) Ldmos器件及工艺方法
CN112117332B (zh) Ldmos器件及工艺方法
US8445958B2 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
EP2242107A1 (en) Semiconductor device
US11264269B1 (en) Method of manufacturing trench type semiconductor device
TW202006956A (zh) 具有整合的偽肖特基二極體於源極接觸溝槽之功率金屬氧化物半導體場效電晶體
CN111540785A (zh) Ldmos器件及其制造方法
KR20100079573A (ko) 반도체 소자 및 그 제조 방법
CN115424932A (zh) Ldmos器件及工艺方法
CN101803030A (zh) 半导体功率装置的制造方法
CN112909095A (zh) Ldmos器件及工艺方法
CN115719759A (zh) Ldmos器件及工艺方法
JP4088031B2 (ja) 半導体装置およびその製造方法
CN115547838A (zh) 金属氧化物半导体器件的制备方法及器件
CN102956704B (zh) 准垂直功率mosfet及其形成方法
CN111785634B (zh) Ldmos器件及工艺方法
US11444167B2 (en) Method of manufacturing trench type semiconductor device
CN112635330A (zh) Ldmos器件制作方法、ldmos器件和终端设备
US6992352B2 (en) Trenched DMOS devices and methods and processes for making same
CN108831832B (zh) 沟槽台阶栅igbt芯片的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200424