CN113972265A - 一种改善带场板的ldmos制程工艺的方法 - Google Patents
一种改善带场板的ldmos制程工艺的方法 Download PDFInfo
- Publication number
- CN113972265A CN113972265A CN202010718128.7A CN202010718128A CN113972265A CN 113972265 A CN113972265 A CN 113972265A CN 202010718128 A CN202010718128 A CN 202010718128A CN 113972265 A CN113972265 A CN 113972265A
- Authority
- CN
- China
- Prior art keywords
- field plate
- oxide layer
- ldmos
- improving
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 230000008569 process Effects 0.000 title claims abstract description 33
- 229910044991 metal oxide Inorganic materials 0.000 title description 2
- 150000004706 metal oxides Chemical class 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 title description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000002035 prolonged effect Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000004075 alteration Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种改善带场板的LDMOS制程工艺的方法，包括步骤：提供衬底并在衬底上形成栅极；在栅极上沉积第一氧化层；在第一氧化层上沉积场板；在场板上沉积第二氧化层；在第二氧化层上覆盖光阻并进行显影，然后对第二氧化层进行蚀刻；对场板进行蚀刻；形成带场板的LDMOS。通过本发明改善带场板的LDMOS制程工艺的方法，本发明在场板沉积以后再沉积或增加氧化层改善了场板阶梯高低太大的问题，该增加的氧化层可作为硬掩膜保护需要留下的场板的区域，从而可以延长蚀刻时间以确保不会有残留。
Description
技术领域
本发明涉及LDMOS制程工艺的改善，并且更具体地，涉及一种改善带场板的LDMOS制程工艺的方法。
背景技术
目前，区别于常规的LDMOS，在LDMOS工艺需求中搭配场板技术可以降低沟道开启时的源漏区电场，从而提高击穿电压。在带场板的LDMOS的制程工艺中，现有的做法通常是在栅极定义完成后沉积一层氧化层作为隔离层，然后沉积场板，之后对该场板进行光阻显影后直接进行蚀刻以获得带场板的LDMOS，然而，在现有的工艺或制备方法中，往往在沉积场板时该场板的阶梯高低太大，在对该场板进行蚀刻时，通常蚀刻不能太多以免损坏到隔离层以及底下的栅极，因此，在现有技术中对场板蚀刻之后往往会在栅极之间存在场板的残留，也就是对场板蚀刻不干净，无法满足制程工艺需求。
参照附图1，图1更详细地说明了现有技术的情况：图1示出了通过现有制程工艺制备的带场板的LDMOS的轮廓示意图，如图所示，在对该场板4进行蚀刻之后，两个栅极2之间留有未蚀刻干净而留下来的残留场板5，会产生残留场板5所示的缺陷，主要是氧化层3沉积后，会有很深的凹陷产生，这个凹陷在后续的上光阻和显影过程中，因为凹陷深又狭窄，光阻显影过程不容易去掉光阻，因此可能有光阻残留，导致后续蚀刻时，残留的光阻变成掩膜(mask)，在后续蚀刻时使底下的场板/氧化层/栅极没有被蚀刻到,所以留下来变成缺陷。
发明内容
针对现有技术的不足，本发明的目的在于提供一种改善带场板的LDMOS制程工艺的方法，本发明在场板沉积之后对该场板再沉积一层氧化层以改进场板阶梯高低太大的问题，然后针对所需的区域，在该氧化层上覆盖光阻并进行显影，之后先对场板上再次沉积的氧化层进行蚀刻，再对场板进行蚀刻，从而将场板蚀刻干净，实现栅极之间无场板的残留。
为了解决上述技术问题，本发明采用以下技术方案：
根据本发明的一方面，提供一种改善带场板的LDMOS制程工艺的方法，该方法包括以下步骤：
(1)提供衬底并在衬底上形成栅极；
(2)在栅极上沉积第一氧化层；
(3)在第一氧化层上沉积场板；
(4)在场板上沉积第二氧化层；
(5)在第二氧化层上覆盖光阻并进行显影，然后对第二氧化层进行蚀刻；
(6)对场板进行蚀刻；
(7)形成带场板的LDMOS。
在本发明的一个实施例中，步骤(1)中的衬底由硅、锗或碳化硅材料制成。
在本发明的一个实施例中，步骤(1)中形成的栅极是多晶硅栅极(poly gate)，其中栅极包含栅极多晶硅层和在栅极多晶硅层下方的栅极氧化硅层。
在本发明的一个实施例中，栅极的数量为两个或多个，并且其中的栅极间隔地分布在衬底上。
在本发明的一个实施例中，步骤(2)中的第一氧化层的厚度为
在本发明的一个实施例中，步骤(3)中的场板由多晶硅(poly)制成。
在本发明的一个实施例中，步骤(4)中的第二氧化层的厚度为
在本发明的一个实施例中，第二氧化层的厚度为
在本发明的一个实施例中，步骤(6)和步骤(7)之间还包括去除光阻的步骤。
根据本发明的另一方面，提供一种采用如上所述的改善的带场板的LDMOS的制备方法制备的带场板的LDMOS。
通过采用上述技术方案，本发明相比于现有技术具有如下优点：
在本发明改善带场板的LDMOS制程工艺的方法中，本发明在场板沉积以后在场板上再沉积或增加氧化层改善了场板阶梯高低太大的问题，该增加的氧化层可作为硬掩膜保护需要留下的场板的区域，从而可以延长蚀刻时间以确保不会有残留。
附图说明
本发明的上述和/或附加的方面和优点在与附图结合对实施例进行的描述中将更加明显并容易理解，其中：
图1示出了通过现有制程工艺制备的带场板的LDMOS的轮廓示意图；
图2是本发明中满足制程工艺需求的带场板的LDMOS的轮廓示意图；
图3是本发明改善带场板的LDMOS制程工艺的方法的流程图；
图4是本发明改善的带场板的LDMOS制程工艺的示意图。
附图标记说明
1衬底、2栅极、3第一氧化层、4场板、5残留场板、6第二氧化层、7光阻
具体实施方式
应当理解，在示例性实施例中所示的本发明的实施例仅是说明性的。虽然在本发明中仅对少数实施例进行了详细描述，但本领域技术人员很容易领会在未实质脱离本发明主题的教导情况下，多种修改是可行的。相应地，所有这样的修改都应当被包括在本发明的范围内。在不脱离本发明的主旨的情况下，可以对以下示例性实施例的设计、操作条件和参数等做出其他的替换、修改、变化和删减。
本发明提供一种改善带场板的LDMOS制程工艺的方法，该方法包括如下步骤：提供衬底并在衬底上形成栅极；在栅极上沉积第一氧化层；在第一氧化层上沉积场板；在场板上沉积第二氧化层；在第二氧化层上覆盖光阻并进行显影，然后对第二氧化层进行蚀刻；对场板进行蚀刻；形成带场板的LDMOS。
在上述制备方法中，衬底由硅、锗或碳化硅材料制成。
在上述制备方法中，形成的栅极是多晶硅栅极，其中栅极包含栅极多晶硅层和在栅极多晶硅层下方的栅极氧化硅层。
在上述制备方法中，栅极的数量为两个或多个，并且其中的栅极间隔地分布在衬底上。
在上述制备方法中，第一氧化层的厚度为
在上述制备方法中，场板由多晶硅制成。
在上述制备方法中，第二氧化层的厚度为
优选第二氧化层的厚度为
在上述制备方法中，该方法还包括去除光阻的步骤。
此外，本发明还提供一种采用如上所述的改善带场板的LDMOS制程工艺的方法制备的带场板的LDMOS。
下面将参照附图2-4对本发明的技术方案进行详细说明。
参照图2，图2是本发明中满足制程工艺需求的带场板的LDMOS的轮廓示意图，也就是本发明改进后的工艺/方法制备的带场板的LDMOS，与图1现有制备工艺制备的带场板的LDMOS相比，本发明改进后方法制备得到的带场板的LDMOS在栅极2之间没有场板的残留，也就是不再存在图1中栅极2之间的残留场板5。
参照图3-4，图3和4分别是本发明改善带场板的LDMOS制程工艺的方法的流程图和示意图。本发明的方法300开始于框301，在框301中，提供衬底1并在衬底1上形成栅极2，然后进行到框302，在框302中，实施在栅极2上沉积第一氧化层3的步骤，接着继续进行到框303，完成在第一氧化层3上沉积场板4，该方法300继续进行到框304，在场板4上沉积第二氧化层6，然后进行到框305，在第二氧化层6上覆盖光阻7并进行显影，对第二氧化层6进行蚀刻，接着进行到框306，对场板4进行蚀刻，最后进行到框307，去除光阻7后获得满足要求的带场板的LDMOS。
本发明在现有LDMOS制程工艺的基础上进行改进，本发明在场板沉积之后对该场板再沉积一层氧化层以改进场板阶梯高低太大的问题，然后针对所需的区域，在该氧化层上覆盖光阻并进行显影，之后先对场板上再次沉积的氧化层进行蚀刻，再对场板进行蚀刻。在该改进工艺或方法中，本发明在场板沉积以后在场板上再沉积或增加氧化层改善了场板阶梯高低太大的问题，该增加的氧化层可作为硬掩膜保护需要留下的场板的区域，从而可以延长蚀刻时间以确保不会有残留。
以上所述仅为本发明的较佳实施例，并非用来限定本发明的实施范围；如果不脱离本发明的精神和范围，对本发明进行修改或者等同替换，均应涵盖在本发明权利要求的保护范围当中。
Claims (10)
1.一种改善带场板的LDMOS制程工艺的方法，其特征在于，包括以下步骤：
(1)提供衬底并在所述衬底上形成栅极；
(2)在所述栅极上沉积第一氧化层；
(3)在所述第一氧化层上沉积场板；
(4)在所述场板上沉积第二氧化层；
(5)在所述第二氧化层上覆盖光阻并进行显影，然后对所述第二氧化层进行蚀刻；
(6)对所述场板进行蚀刻；
(7)形成带场板的LDMOS。
2.根据权利要求1所述的改善带场板的LDMOS制程工艺的方法，其特征在于，步骤(1)中的所述衬底由硅、锗或碳化硅材料制成。
3.根据权利要求1所述的改善带场板的LDMOS制程工艺的方法，其特征在于，步骤(1)中形成的所述栅极是多晶硅栅极，其中所述栅极包含栅极多晶硅层和在所述栅极多晶硅层下方的栅极氧化硅层。
4.根据权利要求1所述的改善带场板的LDMOS制程工艺的方法，其特征在于，所述栅极的数量为两个或多个，并且其中的所述栅极间隔地分布在所述衬底上。
5.根据权利要求1所述的改善带场板的LDMOS制程工艺的方法，其特征在于，步骤(2)中的所述第一氧化层的厚度为
6.根据权利要求1所述的改善带场板的LDMOS制程工艺的方法，其特征在于，步骤(3)中的所述场板由多晶硅制成。
7.根据权利要求1所述的改善带场板的LDMOS制程工艺的方法，其特征在于，步骤(4)中的所述第二氧化层的厚度为
8.根据权利要求7所述的改善带场板的LDMOS制程工艺的方法，其特征在于，所述第二氧化层的厚度为
9.根据权利要求1所述的改善带场板的LDMOS制程工艺的方法，其特征在于，步骤(6)和步骤(7)之间还包括去除光阻的步骤。
10.一种采用上述权利要求1-9中任一项所述的改善带场板的LDMOS制程工艺的方法制备的带场板的LDMOS。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010718128.7A CN113972265B (zh) | 2020-07-23 | 2020-07-23 | 一种改善带场板的ldmos制程工艺的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010718128.7A CN113972265B (zh) | 2020-07-23 | 2020-07-23 | 一种改善带场板的ldmos制程工艺的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113972265A true CN113972265A (zh) | 2022-01-25 |
| CN113972265B CN113972265B (zh) | 2023-07-04 |
Family
ID=79585355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010718128.7A Active CN113972265B (zh) | 2020-07-23 | 2020-07-23 | 一种改善带场板的ldmos制程工艺的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113972265B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020072159A1 (en) * | 2000-12-07 | 2002-06-13 | Eiji Nishibe | Semiconductor device and manufacturing method thereof |
| CN101777497A (zh) * | 2010-01-12 | 2010-07-14 | 上海宏力半导体制造有限公司 | 一种功率mos场效应管的制作方法 |
| US20150048448A1 (en) * | 2013-08-15 | 2015-02-19 | Vanguard International Semiconductor Corporation | Semiconductor device and method for forming the same |
| CN105374686A (zh) * | 2014-09-02 | 2016-03-02 | 无锡华润上华半导体有限公司 | 一种ldmos器件的制作方法 |
| CN106206310A (zh) * | 2015-05-07 | 2016-12-07 | 北大方正集团有限公司 | 射频横向双扩散金属氧化物半导体器件的制作方法 |
| US20180219093A1 (en) * | 2014-11-25 | 2018-08-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methodology and structure for field plate design |
| CN110310892A (zh) * | 2018-03-20 | 2019-10-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN110838524A (zh) * | 2018-08-16 | 2020-02-25 | 中芯国际集成电路制造(上海)有限公司 | Ldmos器件及其形成方法 |
| CN111063737A (zh) * | 2019-11-25 | 2020-04-24 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
| CN111092123A (zh) * | 2019-12-10 | 2020-05-01 | 杰华特微电子（杭州）有限公司 | 横向双扩散晶体管及其制造方法 |
| CN111200006A (zh) * | 2018-11-19 | 2020-05-26 | 无锡华润上华科技有限公司 | 横向双扩散金属氧化物半导体场效应管及其制备方法 |
-
2020
- 2020-07-23 CN CN202010718128.7A patent/CN113972265B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020072159A1 (en) * | 2000-12-07 | 2002-06-13 | Eiji Nishibe | Semiconductor device and manufacturing method thereof |
| CN101777497A (zh) * | 2010-01-12 | 2010-07-14 | 上海宏力半导体制造有限公司 | 一种功率mos场效应管的制作方法 |
| US20150048448A1 (en) * | 2013-08-15 | 2015-02-19 | Vanguard International Semiconductor Corporation | Semiconductor device and method for forming the same |
| CN105374686A (zh) * | 2014-09-02 | 2016-03-02 | 无锡华润上华半导体有限公司 | 一种ldmos器件的制作方法 |
| US20180219093A1 (en) * | 2014-11-25 | 2018-08-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methodology and structure for field plate design |
| CN106206310A (zh) * | 2015-05-07 | 2016-12-07 | 北大方正集团有限公司 | 射频横向双扩散金属氧化物半导体器件的制作方法 |
| CN110310892A (zh) * | 2018-03-20 | 2019-10-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN110838524A (zh) * | 2018-08-16 | 2020-02-25 | 中芯国际集成电路制造(上海)有限公司 | Ldmos器件及其形成方法 |
| CN111200006A (zh) * | 2018-11-19 | 2020-05-26 | 无锡华润上华科技有限公司 | 横向双扩散金属氧化物半导体场效应管及其制备方法 |
| CN111063737A (zh) * | 2019-11-25 | 2020-04-24 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
| CN111092123A (zh) * | 2019-12-10 | 2020-05-01 | 杰华特微电子（杭州）有限公司 | 横向双扩散晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113972265B (zh) | 2023-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8334566B2 (en) | Semiconductor power device having shielding electrode for improving breakdown voltage | |
| JP2013508984A (ja) | 曲線状のゲート酸化物プロファイルを有するスプリットゲート半導体素子 | |
| US20210020778A1 (en) | Shield gate mosfet and method for fabricating the same | |
| CN107403721B (zh) | 功率金氧半导体场效晶体管的制造方法 | |
| CN112216611A (zh) | 制造对浅沟槽隔离中的缺陷不敏感的高压晶体管的方法 | |
| US6929995B2 (en) | Method of forming high voltage metal oxide semiconductor transistor | |
| CN114420564A (zh) | 一种分离栅沟槽mos器件及其制造方法 | |
| CN112038225A (zh) | 栅氧的形成方法 | |
| US20100035366A1 (en) | Production of VDMOS-Transistors Having Optimized Gate Contact | |
| CN109103106B (zh) | 横向扩散金属氧化物半导体的制备方法 | |
| US6551883B1 (en) | MOS device with dual gate insulators and method of forming the same | |
| CN111564413A (zh) | 鳍结构制作方法 | |
| JP2003229571A (ja) | 半導体装置 | |
| CN113972265B (zh) | 一种改善带场板的ldmos制程工艺的方法 | |
| US9012289B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN113327858B (zh) | 屏蔽栅场效应晶体管及其制造方法 | |
| CN115332075A (zh) | 具有注入物对准间隔件的ldmos晶体管 | |
| CN111129153B (zh) | Ldmos的制作方法及ldmos器件 | |
| US7378322B2 (en) | Semiconductor device having non-uniformly thick gate oxide layer for improving refresh characteristics | |
| TWI838718B (zh) | 溝槽式功率半導體裝置及其製造方法 | |
| GB2368460A (en) | Reducing dishing related issues during the formation of shallow trench isolation structures | |
| KR100331032B1 (ko) | 측벽막을 이용한 트렌치 게이트 전력소자 제조방법 | |
| JPH08321607A (ja) | 半導体装置およびその製造方法 | |
| EP4141963A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US20050026457A1 (en) | Method for forming a localized region of a material difficult to etch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |