CN112909095B - Ldmos器件及工艺方法 - Google Patents
Ldmos器件及工艺方法 Download PDFInfo
- Publication number
- CN112909095B CN112909095B CN202110080613.0A CN202110080613A CN112909095B CN 112909095 B CN112909095 B CN 112909095B CN 202110080613 A CN202110080613 A CN 202110080613A CN 112909095 B CN112909095 B CN 112909095B
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- sti
- region
- ldmos device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 46
- 230000008569 process Effects 0.000 title claims description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 79
- 229920005591 polysilicon Polymers 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims description 34
- 210000000746 body region Anatomy 0.000 claims description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000000407 epitaxy Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000000605 extraction Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 238000000227 grinding Methods 0.000 claims description 2
- 238000002955 isolation Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 69
- 230000006872 improvement Effects 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 206010063385 Intellectualisation Diseases 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种LDMOS器件，通过对LDMOS器件靠近沟道一侧的场板介质层STI进行刻蚀并填充可导电的第二掺杂多晶硅层，使得靠近沟道区的场板介质层厚度小于STI的整体介质层厚度，并且填充的多晶硅层与器件的栅极多晶硅层短接，器件的场板介质层由第二多晶硅层进行分割，实现第二多晶硅靠近沟道一侧的侧壁的场板介质层厚度和底部的场板介质层厚度小于STI的整体厚度，使得器件的特性得到进一步改善。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种在BCD工艺中集成的LDMOS器件。本发明还涉及所述LDMOS器件的工艺方法。
背景技术
DMOS（Double-diffused MOS）由于具有耐高压，大电流驱动能力和极低功耗等特点，目前广泛应用在电源管理芯片中。在LDMOS (Lateral Double-diffused MOSFET，横向双扩散场效应晶体管) 器件中，导通电阻是一个重要的指标。在BCD (Bipolar-CMOS-DMOS)工艺中，LDMOS虽然与CMOS集成在同一块芯片中，但由于高击穿电压BV (BreakdownVoltage)和低特征导通电阻RSP (Specific on-Resistance)之间存在矛盾/折中，往往无法满足开关管应用的要求。高压LDMOS既具有分立器件高压大电流特点，又吸取了低压集成电路高密度智能逻辑控制的优点，单芯片实现原来多个芯片才能完成的功能，大大缩小了面积，降低了成本，提高了能效，符合现代电力电子器件小型化、智能化、低能耗的发展方向。击穿电压和导通电阻是衡量高压LDMOS器件的关键参数。因此在获得相同击穿电压的情况下，应尽量降低RSP以提高产品的竞争力。
现有的一种LDMOS结构中，如图1所示，以最为常见的NLDMOS器件为例，图中101是P型衬底或者是P型外延，103是栅介质层，104是多晶硅栅极，105是漂移区及RESURF层注入，107是P型体区注入，108是栅极侧墙，109是重掺杂N型区（源区、漏区），110是重掺杂P型区。
上述现有的LDMOS结构，利用CMOS工艺中的STI作为LDMOS器件的场板介质层，由于STI的工艺与CMOS器件共用，因此不能随意改动STI工艺的参数来优化LDMOS器件。因此，需要开发新的LDMOS器件结构和实现工艺来优化LDMOS器件的性能。
发明内容
本发明所要解决的技术问题是提供一种LDMOS器件，具有更优异的耐压性能及特征导通电阻性能。
本发明所要解决的另一技术问题在于提供所述LDMOS器件的工艺方法。
为解决上述问题，本发明所述的一种LDMOS器件，在剖视角度上，在第一导电类型的衬底101或者外延中具有第一导电类型的体区107以及第二导电类型的漂移区105，呈横向的排布。
在所述第一导电类型的衬底101表面还具有多晶硅栅极结构，所述多晶硅栅极结构包括栅介质层103、多晶硅栅极104以及栅极侧墙108，所述栅介质层103位于所述衬底101表面，将多晶硅栅极104与衬底101隔离，所述侧墙108位于多晶硅栅极104的两侧。
所述多晶硅栅极结构位于所述第一导电类型的体区107与第二导电类型的漂移区105之间的衬底101表面，且与分别位于其两侧的第一导电类型的体区107和第二导电类型的漂移区105均有重叠；所述多晶硅栅极104下方的体区107浅层形成所述LDMOS器件的沟道区。
所述第一导电类型的体区107中还包括重掺杂的第二导电类型掺杂区109，作为LDMOS器件的源区；在所述第一导电类型的体区107中还具有重掺杂的第一导电类型掺杂区110，形成体区107的接触引出区；所述重掺杂的第一导电类型掺杂区110位于所述重掺杂的第二导电类型掺杂区109之间，互相抵靠接触。
在所述漂移区105远离体区107的一侧的衬底101表面具有外侧STI102，漂移区105与衬底101的交界处位于外侧STI102的下方。
在所述漂移区105的表层中具有内侧STI102，其部分位于多晶硅栅极结构的下方。
所述第二导电类型的漂移区105位于所述第一导电类型的体区107的两侧；所述第二导电类型的漂移区105中还具有重掺杂的第二导电类型掺杂区109作为LDMOS器件的漏区，所述漏区位于衬底101表面处，且位于漂移区的外侧STI与内侧STI之间。
所述漂移区105中的内侧STI中具有凹槽，凹槽内填充第二多晶硅112，且第二多晶硅112穿通衬底上方的栅介质层103与多晶硅栅极104连成一个整体。
所述多晶硅栅极104的顶部、第一导电类型的重掺杂区110的顶部以及作为所述LDMOS器件的源区和漏区的第二导电类型的重掺杂区109的顶部，均具有金属硅化物111。
进一步的改进是，所述位于半导体衬底101或者外延中的第二导电类型的漂移区105与第一导电类型的体区107是以衬底或外延间隔一段距离，或者是互相抵靠接触。
进一步的改进是，所述的内侧STI中的凹槽，在横向上将内侧STI分割为两部分，靠近体区一侧的部分内侧STI，其横向上的宽度t1和凹槽底部剩余的STI的厚度t2小于STI的厚度tSTI，t1和t2的厚度范围为0.1～0.25um。
进一步的改进是，所述的第二多晶硅112以及多晶硅栅极104均进行重掺杂。
进一步的改进是，所述的第一导电类型为P型，第二导电类型为N型；或者是，所述第一导电类型为N型，第二导电类型为P型。
本发明还提供一种的LDMOS器件的工艺方法，包含如下的工艺步骤：
步骤一，在第一导电类型的衬底101或者外延上形成STI102，包括内侧STI以及外侧STI；然后进行第二导电类型离子注入形成LDMOS器件的漂移区和RESURF层105；在衬底101表面形成介质层103，沉积多晶硅层104；依次沉积氧化硅层、氮化硅层形成叠层501。
步骤二，涂光刻胶502，光刻打开STI的刻蚀区域，并向下刻蚀叠层501。
步骤三，去除光刻胶502，以叠层501为硬质掩膜层，依次刻蚀多晶硅层104、栅介质层103、以及STI102，在所述的内侧STI102中刻蚀出凹槽。
步骤四，沉积第二多晶硅层112。
步骤五，以叠层501作为研磨停止层，对第二多晶硅层112进行CMP工艺；CMP工艺研磨终止后再刻蚀去除叠层501。
步骤六，再次涂光刻胶503，光刻打开体区的注入区域；向下刻蚀多晶硅层104，并继续向下刻蚀作为栅介质层的介质层103保留一定厚度的栅介质层作为注入介质层；在保留光刻胶的情况下进行第一导电类型离子注入。
步骤七，再次涂光刻胶504，光刻打开LDMOS器件的漏区进行多晶硅层104的第二次刻蚀，定义出多晶硅栅极的靠漏端的边界。
步骤八，去除光刻胶504，在多晶硅栅极104两侧形成侧墙108，进行第二导电类型的离子注入以形成重掺杂的掺杂区109作为LDMOS器件的源区及漏区，进行第一导电类型的离子注入形成体区的引出区110；进行金属硅化反应制作金属硅化物111。
进一步的改进是，所述步骤一中，所述介质层103采用热氧化法形成；所述叠层501采用沉积法或者是热氧化法形成。
进一步的改进是，所述的第一导电类型的衬底或外延为硅衬底或者是硅外延层。
进一步的改进是，所述步骤三中，凹槽的位置是是凹槽在横向上将内侧STI分割为两部分，其中靠近器件中心区的部分STI的横向的厚度小于STI本身在纵向上的高度。
进一步的改进是，所述步骤四中，沉积的第二多晶硅层112填充满内侧STI102的凹槽，并在整个衬底表面累积一层第二多晶硅层112。
进一步的改进是，所述步骤五中，所述对第二多晶硅层112进行CMP工艺，或者是替换为刻蚀工艺对第二多晶硅层112进行去除；叠层501采用湿法刻蚀工艺去除。
进一步的改进是，所述的第一导电类型为P型，第二导电类型为N型；或者是，所述第一导电类型为N型，第二导电类型为P型。
本发明所述的LDMOS器件，在漂移区中的内侧STI中形成凹槽并填充第二多晶硅与多晶硅栅极相连，凹槽使内侧多晶硅靠沟道的介质层厚度及凹槽底部的介质层厚度小于内侧STI的整体厚度，提高了器件内部的电场优化水平，使器件的性能进一步提高。
附图说明
图1 是传统的LDMOS器件剖面图。
图2-9 是本发明LDMOS器件的制造工艺步骤示意图。
图10 是本发明工艺步骤流程图。
附图标记说明
101是衬底或者外延，102是STI(内侧STI,外侧STI),103是栅介质层，104是多晶硅栅极，105是漂移区及RESURF层注入， 107是体区，108是栅极侧墙，109是重掺杂区（源、漏区），110是重掺杂P型区，111是金属硅化物，112是第二多晶硅层，501是叠层，502、503、504是光刻胶。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
以下就本发明所述的技术方案做具体说明，在以下的实施例中，本发明均以最为常见及应用最广的N型LDMOS器件为例做说明，即，本实施例中第一导电类型定义为P型，第二导电类型定义为N型。在其他相反的实施例中可以将第一导电类型定义为N型，第二导电类型定义为P型，直接替换即可，本发明不再对此做进一步的具体说明。
本发明所述的一种LDMOS器件，其结构如图9所示，在剖视角度上，在P型的衬底101或者外延中具有P型的体区107以及N型的漂移区105，呈横向的排布。体区107和漂移区105之间可以互相抵靠接触，也可以间隔一段距离。
在所述P型的衬底101表面还具有多晶硅栅极结构，所述多晶硅栅极结构包括栅介质层103、多晶硅栅极104以及栅极侧墙108，所述栅介质层103位于所述衬底101表面，将多晶硅栅极104与衬底101隔离，所述侧墙108位于多晶硅栅极104的两侧。
所述多晶硅栅极结构位于所述P型的体区107与N型的漂移区105之间的衬底101表面，且与分别位于其两侧的P型的体区107和N型的漂移区105均有重叠；所述多晶硅栅极104下方的体区107浅层形成所述LDMOS器件的沟道区。
所述P型的体区107中还包括重掺杂的N型掺杂区109，作为LDMOS器件的源区；在所述体区107中还具有重掺杂的P型掺杂区110，形成体区107的接触引出区；所述重掺杂的P型掺杂区110位于所述重掺杂的N型掺杂区109之间，互相抵靠接触。整个器件以体区为中心呈左右对称的形态。
在所述漂移区105远离体区107的一侧的衬底101表面具有外侧STI102，也就是最***的STI，对器件之间形成隔离。漂移区105与衬底101的交界处位于外侧STI102的下方。
在所述漂移区105的表层中具有内侧STI102，其部分位于多晶硅栅极结构的下方，另一部分暴露于晶圆表面。
所述漂移区105位于所述体区107的两侧；所述N型的漂移区105中还具有重掺杂的N型掺杂区109作为LDMOS器件的漏区，所述漏区位于衬底101表面处，且位于漂移区的外侧STI与内侧STI之间。
在所述漂移区105中的内侧STI中刻蚀有凹槽，凹槽的位置靠近与体区，凹槽底部保留一定厚度的STI，凹槽内填充第二多晶硅112，且第二多晶硅112穿通衬底上方的栅介质层103与多晶硅栅极104连成一个整体。
所述多晶硅栅极104的顶部、P型的重掺杂区110的顶部以及作为所述LDMOS器件的源区和漏区的N型的重掺杂区109的顶部，均具有金属硅化物111。
如图9所示，本发明中LDMOS器件的场板介质层即内侧STI由多部分组成，可实现第二多晶硅靠近沟道一侧的侧壁的场板介质层厚度t1和底部的场板介质层厚度t2小于STI的厚度tSTI，更加优化电场，提高对器件内部电场的调制能力，使得器件的耐压特性和特征电阻的要求得到进一步改善。
本发明所述的LDMOS器件的工艺方法，以制造NLDMOS器件结合附图2～9进行说明，分别对应如下的步骤：
步骤一，在P型的衬底101或者外延上刻蚀并填充形成STI102，包括内侧STI以及外侧STI；然后进行N型离子注入形成LDMOS器件的漂移区和RESURF层105；在衬底101表面通过热氧化法形成介质层103，该介质层103后续将刻蚀形成栅介质层。沉积多晶硅层104；依次沉积或者是采用热氧化法形成氧化硅层、氮化硅层形成复合的叠层501，如图2所示。
步骤二，如图3所示，涂光刻胶502，以光刻胶定义打开STI的刻蚀区域，并向下刻蚀叠层501；该步刻蚀用于在内侧STI中形成凹槽，也就是第二多晶硅的填充区域。
步骤三，去除光刻胶502，以叠层501为硬质掩膜层，依次向下刻蚀多晶硅层104、栅介质层103、以及STI102，在所述的内侧STI102中刻蚀出凹槽，如图4所示，凹槽的位置需要更靠近沟道，使如图9所示的介质层厚度t1和底部的场板介质层厚度t2小于STI的厚度tSTI。
步骤四，如图5所示，沉积第二多晶硅层112。第二多晶硅层112填充满内侧STI中的凹槽，并在叠层501上累积一定厚度的第二多晶硅层。
步骤五，以叠层501作为研磨停止层，对第二多晶硅层112进行CMP工艺去除第二多晶硅层；或者是，采用过量刻蚀第二多晶硅的方法去除第二多晶硅层。第二多晶硅层112去除后再通过湿法刻蚀工艺刻蚀去除叠层501。如图6所示。
步骤六，如图7所示，再次涂光刻胶503，光刻打开体区107的注入区域；向下刻蚀多晶硅层104，并继续向下刻蚀介质层103保留一定厚度的栅介质层作为注入介质层。在保留光刻胶的情况下进行P型离子注入，由于光刻胶未去除，可以进行高能量的P型杂质注入形成体区107。
步骤七，如图8所示，再次涂光刻胶504，光刻打开LDMOS器件的漏区进行多晶硅层104的第二次刻蚀，定义出多晶硅栅极的靠漏端的边界。同时定义出其他器件的多晶硅栅极结构。
步骤八，去除光刻胶504，在多晶硅栅极104两侧形成侧墙108，进行N型的离子注入以形成重掺杂的掺杂区109作为LDMOS器件的源区及漏区，进行P型的离子注入形成体区的引出区110；进行金属硅化反应制作金属硅化物111，如图9所示。后续再进行常规的后段互连工艺，完成器件的制作。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种LDMOS器件的工艺方法，其特征在于：包含如下的工艺步骤：
步骤一，在第一导电类型的衬底（101）或者外延上形成STI（102），包括内侧STI以及外侧STI；然后进行第二导电类型离子注入形成LDMOS器件的漂移区和RESURF层（105）；在衬底（101）表面形成介质层（103），沉积多晶硅层（104）；依次沉积氧化硅层、氮化硅层形成叠层（501）；
步骤二，涂光刻胶（502），光刻打开STI的刻蚀区域，并向下刻蚀叠层（501）；
步骤三，去除光刻胶（502），以叠层（501）为硬质掩膜层，依次刻蚀多晶硅层（104）、栅介质层（103）、以及STI（102），在所述的内侧STI（102）中刻蚀出凹槽；
步骤四，沉积第二多晶硅（112）；
步骤五，以叠层（501）作为研磨停止层，对第二多晶硅（112）进行CMP工艺；CMP工艺研磨终止后再刻蚀去除叠层（501）；
步骤六，再次涂光刻胶（503），光刻打开体区的注入区域；向下刻蚀多晶硅层（104），并继续向下刻蚀介质层（103）保留一定厚度以形成栅介质层；在保留光刻胶的情况下进行第一导电类型离子注入；
步骤七，再次涂光刻胶（504），光刻打开LDMOS器件的漏区进行多晶硅层（104）的第二次刻蚀，定义出多晶硅栅极的靠漏端的边界；
步骤八，去除光刻胶（504），在多晶硅栅极（104）两侧形成侧墙（108），进行第二导电类型的离子注入以形成重掺杂的掺杂区（109）作为LDMOS器件的源区及漏区，进行第一导电类型的离子注入形成体区的引出区（110）；进行金属硅化反应制作金属硅化物（111）。
2.如权利要求1所述的LDMOS器件的工艺方法，其特征在于：所述步骤一中，所述介质层（103）采用热氧化法形成；所述叠层（501）采用沉积法或者是热氧化法形成。
3.如权利要求1所述的LDMOS器件的工艺方法，其特征在于：所述的第一导电类型的衬底或外延为硅衬底或者是硅外延层。
4.如权利要求1所述的LDMOS器件的工艺方法，其特征在于：所述步骤三中，凹槽的位置是是凹槽在横向上将内侧STI分割为两部分，其中靠近器件中心区的部分STI的横向的厚度小于STI本身在纵向上的高度。
5.如权利要求1所述的LDMOS器件的工艺方法，其特征在于：所述步骤四中，沉积的第二多晶硅（112）填充满内侧STI（102）的凹槽，并在整个衬底表面累积一层第二多晶硅（112）。
6.如权利要求1所述的LDMOS器件的工艺方法，其特征在于：所述步骤五中，所述对第二多晶硅（112）进行CMP工艺，或者是替换为刻蚀工艺对第二多晶硅（112）进行去除；叠层（501）采用湿法刻蚀工艺去除。
7.如权利要求1所述的LDMOS器件的工艺方法，其特征在于：所述的第一导电类型为P型，第二导电类型为N型；或者是，所述第一导电类型为N型，第二导电类型为P型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110080613.0A CN112909095B (zh) | 2021-01-21 | 2021-01-21 | Ldmos器件及工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110080613.0A CN112909095B (zh) | 2021-01-21 | 2021-01-21 | Ldmos器件及工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112909095A CN112909095A (zh) | 2021-06-04 |
| CN112909095B true CN112909095B (zh) | 2024-03-19 |
Family
ID=76117834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110080613.0A Active CN112909095B (zh) | 2021-01-21 | 2021-01-21 | Ldmos器件及工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112909095B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113410306B (zh) * | 2021-06-15 | 2023-06-30 | 西安微电子技术研究所 | 一种抗总剂量辐射加固ldmos器件结构及制备方法 |
| CN113394298B (zh) * | 2021-06-23 | 2023-06-16 | 电子科技大学 | 一种超低比导通电阻的ldmos器件及其制造方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008182106A (ja) * | 2007-01-25 | 2008-08-07 | Denso Corp | 半導体装置 |
| CN101471380A (zh) * | 2007-12-28 | 2009-07-01 | 东部高科股份有限公司 | 横向双扩散金属氧化物半导体晶体管及其制造方法 |
| CN103383963A (zh) * | 2012-05-04 | 2013-11-06 | 联华电子股份有限公司 | 半导体结构及其制造方法 |
| CN104882481A (zh) * | 2014-02-27 | 2015-09-02 | 瑞萨电子株式会社 | 半导体器件 |
| CN105206665A (zh) * | 2014-05-27 | 2015-12-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN108336134A (zh) * | 2016-12-28 | 2018-07-27 | 瑞萨电子株式会社 | 半导体装置及其制造方法 |
| CN109585550A (zh) * | 2017-09-28 | 2019-04-05 | 台湾积体电路制造股份有限公司 | 半导体结构和半导体制造方法 |
| CN110323279A (zh) * | 2018-03-29 | 2019-10-11 | 拉碧斯半导体株式会社 | 半导体装置 |
| CN110391293A (zh) * | 2019-07-29 | 2019-10-29 | 上海华虹宏力半导体制造有限公司 | Ldmosfet器件及其制造方法 |
| CN111063737A (zh) * | 2019-11-25 | 2020-04-24 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
| CN111446299A (zh) * | 2020-05-11 | 2020-07-24 | 杰华特微电子（杭州）有限公司 | 一种ldmos器件及其制作方法 |
| CN112117332A (zh) * | 2020-11-02 | 2020-12-22 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8174071B2 (en) * | 2008-05-02 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | High voltage LDMOS transistor |
| JP5385679B2 (ja) * | 2008-05-16 | 2014-01-08 | 旭化成エレクトロニクス株式会社 | 横方向半導体デバイスおよびその製造方法 |
| US8987813B2 (en) * | 2012-08-10 | 2015-03-24 | United Microelectronics Corp. | High voltage metal-oxide-semiconductor transistor device |
| JP6509665B2 (ja) * | 2015-07-23 | 2019-05-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2021
- 2021-01-21 CN CN202110080613.0A patent/CN112909095B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008182106A (ja) * | 2007-01-25 | 2008-08-07 | Denso Corp | 半導体装置 |
| CN101471380A (zh) * | 2007-12-28 | 2009-07-01 | 东部高科股份有限公司 | 横向双扩散金属氧化物半导体晶体管及其制造方法 |
| CN103383963A (zh) * | 2012-05-04 | 2013-11-06 | 联华电子股份有限公司 | 半导体结构及其制造方法 |
| CN104882481A (zh) * | 2014-02-27 | 2015-09-02 | 瑞萨电子株式会社 | 半导体器件 |
| CN105206665A (zh) * | 2014-05-27 | 2015-12-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN108336134A (zh) * | 2016-12-28 | 2018-07-27 | 瑞萨电子株式会社 | 半导体装置及其制造方法 |
| CN109585550A (zh) * | 2017-09-28 | 2019-04-05 | 台湾积体电路制造股份有限公司 | 半导体结构和半导体制造方法 |
| CN110323279A (zh) * | 2018-03-29 | 2019-10-11 | 拉碧斯半导体株式会社 | 半导体装置 |
| CN110391293A (zh) * | 2019-07-29 | 2019-10-29 | 上海华虹宏力半导体制造有限公司 | Ldmosfet器件及其制造方法 |
| CN111063737A (zh) * | 2019-11-25 | 2020-04-24 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
| CN111446299A (zh) * | 2020-05-11 | 2020-07-24 | 杰华特微电子（杭州）有限公司 | 一种ldmos器件及其制作方法 |
| CN112117332A (zh) * | 2020-11-02 | 2020-12-22 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112909095A (zh) | 2021-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI515900B (zh) | 二維遮罩柵電晶體裝置及其製備方法 | |
| CN112713184B (zh) | 具有屏蔽栅的沟槽栅mosfet及其制造方法 | |
| US20070290260A1 (en) | Trench Type Mosfet And Method Of Fabricating The Same | |
| US6921699B2 (en) | Method for manufacturing a semiconductor device with a trench termination | |
| CN113632228B (zh) | 整合型沟道分离式功率组件及其制造方法 | |
| CN111540785A (zh) | Ldmos器件及其制造方法 | |
| TW201740564A (zh) | 半導體結構及相關之製造方法 | |
| KR20130092936A (ko) | 분할 게이트 장치 및 분할 게이트 장치를 제조하는 방법 | |
| CN112909095B (zh) | Ldmos器件及工艺方法 | |
| CN112117332B (zh) | Ldmos器件及工艺方法 | |
| US8754472B2 (en) | Methods for fabricating transistors including one or more circular trenches | |
| CN111063737A (zh) | Ldmos器件及工艺方法 | |
| KR101912030B1 (ko) | 결합된 게이트 및 소스 트렌치 형성 및 관련 구조 | |
| CN115547838A (zh) | 金属氧化物半导体器件的制备方法及器件 | |
| CN114566540A (zh) | Ldmos器件及其制造方法 | |
| CN115332309A (zh) | 双绝缘体上硅器件及其制造方法 | |
| CN115719759A (zh) | Ldmos器件及工艺方法 | |
| CN114023811B (zh) | 屏蔽栅沟槽型mosfet器件及其制作方法 | |
| KR102435160B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| CN212587513U (zh) | 一种Trench MOS器件 | |
| CN114464673B (zh) | 双栅ldmosfet器件、制造方法及芯片 | |
| CN114093950B (zh) | 一种阶梯型sti辅助式场板的ldmos器件及其制造方法 | |
| WO2013090401A1 (en) | Self-aligned gate structure for field effect transistor | |
| CN116525659B (zh) | 纵向栅ldmosfet器件及制造方法、功率芯片 | |
| CN117476770B (zh) | 一种低栅极电荷屏蔽栅mosfet器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |