CN110506394B - 频率产生器 - Google Patents

频率产生器 Download PDF

Info

Publication number
CN110506394B
CN110506394B CN201880000473.8A CN201880000473A CN110506394B CN 110506394 B CN110506394 B CN 110506394B CN 201880000473 A CN201880000473 A CN 201880000473A CN 110506394 B CN110506394 B CN 110506394B
Authority
CN
China
Prior art keywords
frequency
signal
phase
output
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880000473.8A
Other languages
English (en)
Other versions
CN110506394A (zh
Inventor
黄彦颖
张镕谕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Publication of CN110506394A publication Critical patent/CN110506394A/zh
Application granted granted Critical
Publication of CN110506394B publication Critical patent/CN110506394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/191Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种频率产生器,所述频率产生器包括三角积分调变器,用来产生除数控制信号以及相位控制信号;振荡器,用来产生振荡信号,其中所述振荡信号具有第一频率;可调式除频器,用来根据所述除数控制信号对所述振荡信号进行除频操作,以产生第一除频信号以及第二除频信号,其中所述第一除频信号以及所述第二除频信号具有第二频率;以及相位内插器,用来根据所述相位控制信号对所述第一除频信号以及所述第二除频信号进行相位内插操作,以产生输出信号,所述输出信号具有输出频率;其中,所述第一频率大于所述第二频率。

Description

频率产生器
技术领域
本申请涉及一种频率产生器,尤其涉及一种降低功率消耗的分数型频率产生器。
背景技术
电子***需要不同频率的频率信号以适应不同的操作或应用,基于设计与成本考虑,电子***通常是根据参考频率信号产生各种不同频率的信号。
一般来说,若所需要的频率信号与参考频率信号之间为整数的倍数关系,电子***可藉由锁相回路(Phase-Locked Loop,PLL)取得所需要的频率;若所需要的频率信号与参考频率信号之间的倍数关系为分数的倍数关系,电子***可藉由频率合成器(FrequencySynthesizer)取得。请参考图1,图1为一锁相回路10的示意图。锁相回路10包括频率相位侦测器100、充电泵102、低通滤波器104、压控振荡器106以及除频器108。首先,除频器108可对输出信号CKOUT进行整数除数的除频操作。频率相位侦测器100用来接收除频后的输出信号CKOUT以及参考频率信号CKIN,且比较两者的频率以及相位以产生比较结果。充电泵102耦接于频率相位侦测器100,用来根据频率相位侦测器100产生的比较结果进行充电或放电以产生不同电压信号,通过低通滤波器104滤除频率相位侦测器100产生的高频噪声后,调整压控振荡器106产生相对应的振荡频率。如此一来,锁相回路10产生的输出频率信号CKOUT与参考频率信号CKIN之间为整数除数的关系。值得注意的是,若锁相回路10中的参考频率信号CKIN带宽内噪声很大时,可降低锁相回路10的带宽以抑制频带内噪声,如此一来需降低回路滤波器的带宽以降低噪声,却也伴随着回路滤波器的面积增加,造成锁相回路10的生产成本增加,除此之外,压控振荡器106的噪声也会因为带宽的缘故而提高,造成频率信号质量降低。
另外,请参考图2,图2为一频率合成器20的示意图。频率合成器20包括频率相位侦测器200、充电泵202、低通滤波器204、压控振荡器206、可程序化除频器208以及三角积分调变器210。相较于锁相回路10,频率合成器20以可程序化除频器208代替除频器,另包括三角积分调变器210。因此,频率合成器20可利用三角积分调变器210接收除频后的输出信号CKOUT,进而调整可程序化除频器208的除数。如此一来,频率合成器20产生的输出信号CKOUT的平均与参考频率信号CKIN之间为分数除数的关系。然而,由于频率合成器20中的三角积分调变器208会产生额外的量化噪声(Quantization Noise),需降低回路带宽或提高可程序化除频器208的分辨率以抑制量化噪声,其中,降低回路带宽需要增加电路面积,提高分辨率需要增加压控振荡器206的输出相位数量,因而产生额外的功率消耗。
简单而言,不论透过锁相回路或是频率合成器,皆无法排除参考频率信号带宽内噪声,且在***需求高分辨率的时候,更需透过增加输出信号的相位数量,如此一来,即增加***的制造成本以及功率消耗。因此,现有技术实有改善的必要。
发明内容
因此,本申请部分实施例的目的即在于提供一种低功率且低噪声的分数型除数频率产生器,以改善现有技术的缺点。
为了解决上述技术问题,本申请实施例提供了一种频率产生器,所述频率产生器包括三角积分调变器,用来产生除数控制信号以及相位控制信号;振荡器,用来产生振荡信号,其中所述振荡信号具有第一频率;可调式除频器,用来根据所述除数控制信号对所述第一信号进行除频操作,以产生第一除频信号以及第二除频信号,其中所述第一除频信号以及所述第二除频信号具有第二频率;以及相位内插器,用来根据所述相位控制信号对所述第一除频信号以及所述第二除频信号进行相位内插操作,以产生输出信号,所述输出信号具有输出频率;其中,所述第一频率大于所述第二频率。
例如,所述第一频率为所述第二频率的整数倍。
例如,所述第二除频信号比所述第一除频信号延迟一个时间周期,所述时间周期为所述振荡信号的周期。
例如,所述输出信号比所述第一除频信号延迟,且所述第二除频信号比所述输出信号延迟。
例如,所述相位内插器包括第一内插模块,包括复数个缓冲器耦接于所述第一除频信号及内插节点之间;第二内插模块,包括复数个缓冲器耦接于所述第二除频信号及所述内插节点之间;以及输出缓冲器,耦接于所述内插节点,用来产生所述输出信号。
例如,所述三角积分调变器另接收一比值信号以产生所述除数控制信号以及所述相位控制信号。
例如,所述频率产生器,另包括频率侦测器,耦接于所述相位内插器,用来接收比值信号和参考信号,比较参考信号以及所述输出信号以产生比较信号,其中所述参考信号具有参考频率;以及低通滤波器,耦接于所述频率侦测器以及所述三角积分调变器之间,用来滤除所述比较信号的高频噪声。
例如,所述三角积分调变器接收滤除高频噪声后的所述比较信号,以产生所述除数控制信号以及所述相位控制信号,指示所述可调式除频器进行除频操作以及指示所述相位内插器进行相位内插操作,使所述输出频率与所述参考频率的比值为分数。
例如,所述相位频率侦测器包括一第一D型正反器,包括D数据输入端,耦接于***供应电源,频率输入端耦接于所述输出信号,数据输出端用来产生第一比较信号,以及复位端;第二D型正反器,包括D数据输入端,耦接于地,频率输入端耦接于所述参考信号,数据输出端用来产生第二比较信号,以及复位端;数字电路,用来接收比值信号,所述第一比较信号以及所述第二比较信号,以比较所述输出频率以及所述参考频率,且产生所述比较信号;以及与非门,包括第一数据输入端接收所述第一比较信号,第二数据输入端接收所述第二比较信号,以及数据输出端耦接于所述第一D型正反器的所述复位端、以及所述第二D型正反器的所述复位端。
例如,所述频率产生器还包括锁相回路,耦接于所述相位内插器,用来滤除所述三角积分调变器产生的高频噪声。
附图说明
图1为一锁相回路的示意图。
图2为一频率合成器的示意图。
图3为本申请实施例一频率产生器的示意图。
图4为本申请实施例一相位内插器的示意图。
图5为本申请实施例另一频率产生器的示意图。
图6为本申请实施例一频率侦测器的示意图。
图7为本申请实施例另一频率产生器的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。此外,本发明用来描述两组件之间的链接关系所使用的文字,例如「耦接」以及「连接」,不应用来限制两组件之间的连接关系为直接连结或间接连结。
在以下说明中,本申请实施例提供了一种低噪声的分数型频率产生器。为了产生低噪声的输出信号,频率产生器中的振荡器产生单一频率且低噪声的高频信号,以及藉由除频器降低操作频率,使电路于低频下进行相位内插操作,因而降低频率产生器的功率消耗且提升信号的线性度。
请参考图3,图3为本申请实施例一频率产生器30的示意图。频率产生器30包括振荡器300、可调式除频器302、相位内插器304以及三角积分调变器306。振荡器300可于第一频率振荡而产生具第一频率的一振荡信号CK_OSC。可调式除频器302耦接于振荡器300,用来对第一信号进行整数的除频操作,以产生第一除频信号CK_DIV,及延迟一周期的一第二除频信号CK_DIV_D。相位内插器304耦接于可调式除频器302,用来对第一除频信号CK_DIV以及第二除频信号CK_DIV_D进行相位内插操作,以产生相位介于第一除频信号CK_DIV以及第二除频信号CK_DIV_D之间的输出信号CKOUT。三角积分调变器306则用来接收一控制码以控制可调式除频器302以及相位内插器304,换句话说,三角积分调变器306可产生一除数控制信号以及一相位控制信号,分别调整第一频率以及第二频率之间的除数,以及调整第一除频信号CK_DIV与输出信号CKOUT之间的延迟。
本申请的振荡器300可产生低噪声的高频频率信号,于高频的频段进行振荡。可调式除频器302可进行不同除数的除频操作,根据三角积分调变器306的指示以决定除频操作的除数,以于低频的频段产生第一除频信号CK_DIV,可调式除频器302亦将第一除频信号CK_DIV延迟振荡信号CK_OSC的一周期以产生第二除频信号CK_DIV_D。相位内插器304可对第一除频信号CK_DIV以及第二除频信号CK_DIV_D进行相位内插操作,根据三角积分调变器306的指示以决定输出信号CKOUT的相位,提供所需要的延迟至第一除频信号CK_DIV以调整输出信号CKOUT的周期,换句话说,即调整输出信号CKOUT的频率。值得注意的是,可调式除频器302提供整数的频率除数,而相位内插器304提供分数的频率除数,如此一来,频率产生器30利用三角积分调变器306以指示可调式除频器302以及相位内插器304可进行分数型的除频操作。值得注意的是,三角积分调变器306可透过接收一比值信号R1以产生除数控制信号以及相位控制信号。
值得注意的是,透过本申请的本申请频率产生器30的架构,由频率产生器30先透过可调式除频器302进行除频操作将信号的频率降低后,再传递第一除频信号CK_DIV至相位内插器304进行相位内差操作,如此一来,在操作频率较低且每单位周期的时间较长的情况下,相位内插器304可利用简单的数字电路实现,藉此降低功率消耗,有较充裕的时间进行相位内插操作以产生线性度较佳的输出信号CKOUT外,且不需要额外的驱动电路(如位准偏移器(Level Shifter))以驱动振荡器300信号至相位内插器304,据此,本申请可降低输出驱动电路的功率消耗且改善输出信号CKOUT的质量。再者,由于本申请的频率产生器30不需藉由一参考频率信号以产生输出信号CKOUT,取而代之,频率产生器30利用了振荡器300产生单一频率的高频频率信号,在这样的情况下,振荡器300不需要应用于宽带操作,因而降低振荡器300的设计复杂度且提升了振荡器300所产生的信号质量。最后,本申请透过可调式除频器302将操作频率降低,使频率产生器30的相位内插器304可于低频进行信号的处理,降低其功率消耗。简单来说,本申请的频率产生器30可利用振荡器300、可调式除频器302、相位内插器304以及三角积分调变器306产生低噪声的信号路径,并藉由可调式除频器302降低操作频率以降低功率消耗,以达到低功率低噪声的分数型频率产生器。
请参考图4,其为本申请实施例一相位内插器404的示意图,相位内插器404包括内插模块4040、4042以及缓冲器BUF_OUT。内插模块4040耦接于第一除频信号CK_DIV及一内插节点404N之间,其中内插模块包括N个缓冲器BUF_1~BUF_N,并联连接于第一除频信号CK_DIV以及内插节点404N之间;内插模块4042耦接于第二除频信号CK_DIV_D以及内插节点404N之间,其中内插模块4042包括复数个缓冲器BUF_N+1~BUF_2N,并联连接于第二除频信号CK_DIV_D以及内插节点404N之间。在内插节点404N上的信号相位会根据第一除频信号CK_DIV、第二除频信号CK_DIV_D的相位,以及内插模块4040、4042的驱动能力而决定,再经由缓冲器BUF_OUT驱动内插节点404N上的信号以产生输出信号CKOUT。详细而言,内插模块4040透过内插权重信号S_1~S_N分别控制缓冲器BUF_1~BUF_N的开启或关闭;内插模块4042透过内插权重信号S_N+1~S_2N分别控制缓冲器BUF_N+1~BUF_2N的开启或关闭。举例来说,当内插权重信号S_1~S_N指示缓冲器BUF_1~BUF_N中仅开启一个缓冲器,且内插权重信号S_N+1~S_2N指示缓冲器BUF_N+1~BUF_2N中开启N-1个缓冲器时,代表在内插节点404N的第一除频信号CK_DIV的相位权重为1/N,且第二除频信号CK_DIV_D的相位权重为N-1/N,如此一来,于内插节点404N会产生第一除频信号CK_DIV的相位权重为1/N且第二除频信号CK_DIV_D的相位权重为N-1/N的信号相位,经由缓冲器BUF_OUT驱动以产生输出信号CKOUT。值得注意的是,在此实施例中,相位内插器404具有2N个内插权重信号S_1~S_2N,以对第一除频信号CK_DIV以及第二除频信号CK_DIV_D进行相位内插操作。
值得注意的是,在习知技术中,若要提高输出信号的分辨率,可以透过增加振荡器级数或是将振荡器输出加以内插以增加输出相位的数量,除了提高了振荡器的功率消耗外,亦需消耗额外的功率以驱动信号。因此,本发明透过较少的振荡器信号相位数量以及降低相位内插器的操作频率产生输出信号,可以因此达到低功率的频率产生器。
在一实施例中,频率产生器可另包括一频率侦测器以及一低通滤波器,其中频率侦测器耦接于相位内插器,用来接收一比值信号R1且比较输出信号与一参考信号CKIN;低通滤波器耦接于频率侦测器以及三角积分调变器之间,用来滤除频率侦测器的高频噪声信号。
请参考图5,其为本申请实施例另一频率产生器50的示意图。频率产生器50由频率产生器30所衍生,因此相同组件以相同符号表示。频率产生器50包括振荡器300、可调式除频器302、相位内插器304、三角积分调变器306、频率侦测器508以及低通滤波器510。图5所示的实施例中,三角积分调变器306除了通过直接接收比值信号以产生除数控制信号以及相位控制信号之外,更可藉由频率侦测器508的指示以产生除数控制信号以及相位控制信号。频率侦测器508耦接于相位内插器304,用来接收比值信号R1,且比较输出信号CKOUT与参考信号CKIN以产生比较信号Comp并传递至低通滤波器510,低通滤波器510滤除比较信号Comp中的高频噪声信号后传递至三角积分调变器306以进一步指示可调式除频器302调整除频操作的除数以及相位内插器304调整输出信号CKOUT的相位。值得注意的是,频率侦测器508是根据比值信号R1以比较输出信号CKOUT的输出频率与参考信号CKIN的参考频率的比值是否符合比值信号R1所指示的比值,且产生相对应的比较信号Comp至三角积分调变器306。相较于频率产生器30,频率产生器50可利用频率侦测器508比较参考信号CKIN与输出信号CKOUT以产生比较信号Comp,透过低通滤波器510回授至三角积分调变器306,以控制可调式除频器302以及相位内插器304,如此一来,当振荡器300产生的第一信号有误差的情况下,频率产生器50可透过频率侦测器508与低通滤波器510产生的回授回路以调整频率产生器50的除频操作。详细而言,频率侦测器508接收参考信号CKIN以比较参考信号CKIN以及输出信号CKOUT的频率,藉此动态调整可调式除频器302的除频操作的除数,以及调整相位内插器304的相位内插操作,使频率产生器50产生电子***所需的输出信号CKOUT。值得注意的是,藉由频率侦测器508与低通滤波器510的回授回路,输出信号CKOUT的频率与参考信号CKIN的频率可根据比值信号R1维持固定的分数关系,以于振荡器300产生误差时产生平均频率为***所需的输出信号CKOUT。除此之外,本申请的频率产生器50虽然于信号路径中利用了外部输入的参考信号CKIN,其中参考信号CKIN可能具有较大的in-band噪声,然而,本申请利用了频率侦测器508只取出参考信号CKIN的频率资讯的特性,可在输出信号CKOUT的产生路径上有效的阻隔参考信号CKIN的噪声,且达到低功率低噪声的分数型频率产生器。
此外,请参考图6,其为本申请实施例一频率侦测器608的示意图。其中,频率侦测器608包括D型正反器(D Flip-flop,DFF)DFF1、DFF2,一与非门6080以及一数字单元6082。D型正反器DFF1包括一数据输入端耦接于***供应电源VDD、一频率输入端耦接于输出信号CKOUT、一数据输出端用来产生第一比较信号C1,以及一复位端;D型正反器DFF2包括一数据输入端耦接于一接地GND、一频率输入端耦接于参考信号CKIN、一数据输出端用来产生第二比较信号C2,以及一复位端;与非门6080耦接于第一输出端、第二输出端以及D型正反器DFF1、DFF2之间,与非门6080包括一第一数据输入端接收第一比较信号C1,一第二数据输入端接收第二比较信号C2、以及一数据输出端耦接于D型正反器DFF1、DFF2的复位端。数字单元6082耦接于D型正反器DFF1、DFF2,用来接收比值信号R1以第一比较信号C1以及第二比较信号C2,判断输出信号CKOUT的输出频率与参考信号CKIN的参考频率之间的比值是否符合比值信号R1的指示,进而产生比较信号Comp。如此一来,频率侦测器608可利用D型正反器DFF1、DFF2以取得比较输出信号CKOUT以及参考信号CKIN的频率信息,且透过与非门6080以复位D型正反器DFF1、DFF2,数字单元6082可根据比值信号R1判断输出信号CKOUT的频率与参考信号CKIN的频率之间的比值以产生比较信号Comp,而频率侦测器608产生的比较信号Comp透过低通滤波器510滤除噪声后传递至三角积分调变器,藉由调整除数控制信号以及相位控制信号以调整可调式除频器302的除频操作以及相位内插器304的相位内插操作。
在一实施例中,频率产生器可另包括一锁相回路,其中锁相回路耦接于相位内插器,用来滤除三角积分调变器所产生的量化噪声(Quantization Noise)。
请参考图7,其为本申请实施例另一频率产生器70的示意图。频率产生器70由频率产生器50所衍生,因此相同组件以相同符号表示。频率产生器70包括振荡器300、可调式除频器302、相位内插器304、三角积分调变器306、频率侦测器508、低通滤波器510以及锁相回路712。在图7所示的实施例中,锁相回路712耦接于相位内插器304,用来滤除三角积分调变器306所产生的高频量化噪声,并进一步降低输出信号CKOUT的噪声。另外,由于本发明的频率产生器70透过振荡器300产生输出频率的信号路径,其已大幅降低参考信号路径中的带宽内噪声以及三角积分调变器306产生的高频量化噪声,若欲更进一步降低三角积分调变器306的高频量化噪声,本发明可透过锁相回路712针对量化噪声进行滤波,以符合***需求。值得注意的是,由于此高频量化噪声已透过频率产生器70***架构降低,因此,锁相回路712仅需针对三角积分调变器306产生的高频量化噪声进行优化,不须设计为低带宽的锁相回路,如此一来,可大幅地降低锁相回路712的设计复杂度、电路面积以及功率消耗。
习知技术中,当输入信号与输出信号为分数型的倍数关系的情况下,为取得良好的输出信号质量往往需透过增加制造成本以及功率消耗以达成,相较之下,本申请的频率产生器透过振荡器产生干净的高频信号,可调式除频器先将操作频率降低,再藉由相位内插器调整所需要的输出相位以达到所需要的输出频率,如此一来,本申请的频率产生器可达到低功率低噪声的分数型频率产生器。

Claims (9)

1.一种频率产生器,所述频率产生器包括:
三角积分调变器,用来产生除数控制信号以及相位控制信号;
振荡器,用来产生振荡信号,其中所述振荡信号具有第一频率;可调式除频器,用来根据所述除数控制信号对所述振荡信号进行除频操作,以产生第一除频信号以及第二除频信号,其中所述第一除频信号以及所述第二除频信号具有第二频率;以及
相位内插器,用来根据所述相位控制信号对所述第一除频信号以及所述第二除频信号进行相位内插操作,以产生输出信号,所述输出信号具有输出频率,包括:
第一内插模块,包括第一复数个缓冲器耦接于所述第一除频信号及内插节点之间;
第二内插模块,包括第二复数个缓冲器耦接于所述第二除频信号及所述内插节点之间;以及
输出缓冲器,耦接于所述内插节点,用来产生所述输出信号;
其中:
所述第一内插模块的所述第一复数个缓冲器对应地依据第一复数个内插权重信号的控制来开启或关闭;
所述第二内插模块的所述第二复数个缓冲器对应地依据第二复数个内插权重信号的控制来开启或关闭;
根据所述第一复数个缓冲器的开启或关闭及所述第二复数个缓冲器的开启或关闭,所述第一除频信号的相位权重及所述第二除频信号的相位权重被决定;
根据所述第一除频信号的所述相位权重及所述第二除频信号的所述相位权重,信号相位被产生于所述内插节点;以及
根据所述信号相位,所述输出缓冲器产生所述输出信号;
其中,所述第一频率大于所述第二频率。
2.如权利要求1所述的频率产生器,其中所述第一频率为所述第二频率的整数倍。
3.如权利要求1所述的频率产生器,其中所述第二除频信号比所述第一除频信号延迟一个时间周期,所述时间周期为所述振荡信号的周期。
4.如权利要求3所述的频率产生器,其中所述输出信号比所述第一除频信号延迟,且所述第二除频信号比所述输出信号延迟。
5.如权利要求1所述的频率产生器,所述三角积分调变器另接收一比值信号以产生所述除数控制信号以及所述相位控制信号。
6.如权利要求1所述的频率产生器,另包括:
频率侦测器,耦接于所述相位内插器,用来接收比值信号和参考信号,比较参考信号以及所述输出信号以产生比较信号,其中所述参考信号具有参考频率;以及
低通滤波器,耦接于所述频率侦测器以及所述三角积分调变器之间,用来滤除所述比较信号的高频噪声。
7.如权利要求6所述的频率产生器,其中所述三角积分调变器接收滤除高频噪声后的所述比较信号,以产生所述除数控制信号以及所述相位控制信号,指示所述可调式除频器进行除频操作以及指示所述相位内插器进行相位内插操作,使所述输出频率与所述参考频率的比值为分数。
8.如权利要求6所述的频率产生器,其中所述频率侦测器包括:第一D型正反器,包括D数据输入端,耦接于***供应电源,频率输入端耦接于所述输出信号,数据输出端用来产生第一比较信号,以及复位端;
第二D型正反器,包括D数据输入端,耦接于地,频率输入端耦接于所述参考信号,数据输出端用来产生第二比较信号,以及复位端;
数字电路,用来接收比值信号,所述第一比较信号以及所述第二比较信号,以比较所述输出频率以及所述参考频率,且产生所述比较信号;以及
与非门,包括第一数据输入端接收所述第一比较信号,第二数据输入端接收所述第二比较信号,以及数据输出端耦接于所述第一D型正反器的所述复位端、以及所述第二D型正反器的所述复位端。
9.如权利要求6所述的频率产生器,还包括:
锁相回路,耦接于所述相位内插器,用来滤除所述三角积分调变器产生的高频噪声。
CN201880000473.8A 2018-03-20 2018-03-20 频率产生器 Active CN110506394B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/079632 WO2019178748A1 (zh) 2018-03-20 2018-03-20 频率产生器

Publications (2)

Publication Number Publication Date
CN110506394A CN110506394A (zh) 2019-11-26
CN110506394B true CN110506394B (zh) 2023-05-05

Family

ID=67985190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880000473.8A Active CN110506394B (zh) 2018-03-20 2018-03-20 频率产生器

Country Status (4)

Country Link
US (1) US11086353B2 (zh)
EP (1) EP3567727A1 (zh)
CN (1) CN110506394B (zh)
WO (1) WO2019178748A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112350694B (zh) * 2020-10-30 2022-09-06 上海兆芯集成电路有限公司 相位插值器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103023495A (zh) * 2011-09-23 2013-04-03 硅谷实验室公司 将内插分频器用作数控振荡器的pll
CN107455009A (zh) * 2017-07-03 2017-12-08 深圳市汇顶科技股份有限公司 音频***及耳机
CN107615226A (zh) * 2015-12-31 2018-01-19 深圳市汇顶科技股份有限公司 积分电路及电容感测电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426662B1 (en) * 2001-11-12 2002-07-30 Pericom Semiconductor Corp. Twisted-ring oscillator and delay line generating multiple phases using differential dividers and comparators to match delays
US7417510B2 (en) 2006-09-28 2008-08-26 Silicon Laboratories Inc. Direct digital interpolative synthesis
US20110031906A1 (en) * 2008-04-15 2011-02-10 Panasonic Corporation Motor driving device, integrated circuit device, motor device, and motor driving system
JP5106330B2 (ja) * 2008-09-16 2012-12-26 パナソニック株式会社 ディジタル制御発振回路、周波数シンセサイザ及び無線通信機器
US7733151B1 (en) * 2008-12-08 2010-06-08 Texas Instruments Incorporated Operating clock generation system and method for audio applications
TWI502308B (zh) * 2009-07-09 2015-10-01 Univ Nat Taiwan 全數位展頻時脈產生器
JP2012010308A (ja) * 2010-05-24 2012-01-12 Panasonic Corp リファレンスリークの発生や位相ノイズを低減できるpll回路
US8248175B2 (en) * 2010-12-30 2012-08-21 Silicon Laboratories Inc. Oscillator with external voltage control and interpolative divider in the output path
US8963588B2 (en) * 2011-08-22 2015-02-24 Infineon Technologies Ag Fractional frequency divider
US8653869B2 (en) * 2011-10-20 2014-02-18 Media Tek Singapore Pte. Ltd. Segmented fractional-N PLL
US8692599B2 (en) * 2012-08-22 2014-04-08 Silicon Laboratories Inc. Interpolative divider linearity enhancement techniques
US9344065B2 (en) * 2012-10-22 2016-05-17 Mediatek Inc. Frequency divider, clock generating apparatus, and method capable of calibrating frequency drift of oscillator
US8791734B1 (en) * 2013-02-13 2014-07-29 Silicon Laboratories Inc. Cascaded PLL for reducing low-frequency drift in holdover mode
US9244484B2 (en) * 2013-12-11 2016-01-26 International Business Machines Corporation Fractional-N spread spectrum state machine
US10678294B2 (en) * 2016-10-14 2020-06-09 Sound Devices, LLC Clock for recording devices
US10534025B2 (en) * 2017-06-12 2020-01-14 Qualcomm Incorporated Phase frequency detector linearization using switching supply

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103023495A (zh) * 2011-09-23 2013-04-03 硅谷实验室公司 将内插分频器用作数控振荡器的pll
CN107615226A (zh) * 2015-12-31 2018-01-19 深圳市汇顶科技股份有限公司 积分电路及电容感测电路
CN107455009A (zh) * 2017-07-03 2017-12-08 深圳市汇顶科技股份有限公司 音频***及耳机

Also Published As

Publication number Publication date
CN110506394A (zh) 2019-11-26
US11086353B2 (en) 2021-08-10
WO2019178748A1 (zh) 2019-09-26
EP3567727A4 (en) 2019-11-13
US20190294201A1 (en) 2019-09-26
EP3567727A1 (en) 2019-11-13

Similar Documents

Publication Publication Date Title
US6553089B2 (en) Fractional-N frequency synthesizer with fractional compensation method
US7924193B2 (en) All-digital spread spectrum clock generator
US8368435B2 (en) Method and apparatus for jitter reduction
CN103001631B (zh) 小数n锁相环路
EP1148648B1 (en) Frequency synthesizer
US8008955B2 (en) Semiconductor device
US7973606B2 (en) Fractional-N frequency synthesizer and method thereof
US20020136342A1 (en) Sample and hold type fractional-N frequency synthesezer
US8248175B2 (en) Oscillator with external voltage control and interpolative divider in the output path
US8559587B1 (en) Fractional-N dividers having divider modulation circuits therein with segmented accumulators
EP1609243A1 (en) Method and system of jitter compensation
CN110612667B (zh) 频率产生器以及频率产生方法
US9019016B2 (en) Accumulator-type fractional N-PLL synthesizer and control method thereof
JP7324013B2 (ja) 分数分周器および周波数シンセサイザ
CA2442721A1 (en) Fractional-n frequency synthesizer with fractional compensation method
CN110506394B (zh) 频率产生器
EP1297619B1 (en) Linear dead-band-free digital phase detection
US20050169419A1 (en) Fractional-integer phase-locked loop system with a fractional-frequency-interval phase frequency detector
TWI795035B (zh) 小數-n鎖相環及其電荷泵控制方法
CN116647233B (zh) 一种降低不同分频比相位差的多模分频器、锁相环及芯片
CN107113002B (zh) 振荡器校准
US11909409B1 (en) Low jitter PLL
KR102392109B1 (ko) 위상 회전자를 이용한 분수 위상 고정 루프
US9000853B1 (en) Packaged MEMS-based oscillator circuits that support frequency margining and methods of operating same
CN116633349A (zh) 一种低时钟抖动的分数锁相环

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant